JPS63167518A - 電子同調チユ−ナ - Google Patents
電子同調チユ−ナInfo
- Publication number
- JPS63167518A JPS63167518A JP31100486A JP31100486A JPS63167518A JP S63167518 A JPS63167518 A JP S63167518A JP 31100486 A JP31100486 A JP 31100486A JP 31100486 A JP31100486 A JP 31100486A JP S63167518 A JPS63167518 A JP S63167518A
- Authority
- JP
- Japan
- Prior art keywords
- tuning
- converter
- circuit section
- control voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 description 13
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はラジオ受信機などに使用できる電子同調チュー
ナに関するものである。
ナに関するものである。
従来の技術
近年、放送波および通信波が増加の傾向にあり、これに
ともなう受信機の性能の向上が重要となってきている。
ともなう受信機の性能の向上が重要となってきている。
また、受信機の小型化の要求も年々強くなってきている
。
。
以下図面を参照しながら、従来の電子同調チューナの一
例について説明する。
例について説明する。
第3図は従来の電子同調チューナの主要部分の構成図を
示すものである。第3図において、100は高周波増幅
回路部であり、同調回路104・106および増幅素子
105等によって構成されている。
示すものである。第3図において、100は高周波増幅
回路部であり、同調回路104・106および増幅素子
105等によって構成されている。
103は局部発振回路部であり、同調回路107等によ
って構成されている。102は混合器であり、高周波増
幅回路部100および局部発振回路部103と接続され
ている。そして、それぞれの同調回路の電圧可変容量素
子にはすべて同一の電圧■、が与えられるように接続さ
れている。
って構成されている。102は混合器であり、高周波増
幅回路部100および局部発振回路部103と接続され
ている。そして、それぞれの同調回路の電圧可変容量素
子にはすべて同一の電圧■、が与えられるように接続さ
れている。
以上のように構成された電子同調チューナについて、以
下その動作について説明する。
下その動作について説明する。
端子108から入力された信号は高周波増幅回路部10
0によって増幅されて混合器102に入力される。そし
てその際に同調回路104および106によって希望信
号以外の信号は減衰させられる。一方、局部発振回路部
103によって発生する信号も混合器102に入力され
る。そしてこの時の発振周波数は希望信号と一定の周波
数rだけ離れた周波数になるように通常はPLL回路に
よって同調回路107の電圧可変容量素子に与えられる
電圧V、が制御されている。そして、この電圧VT高周
波増幅回路部100の同調周波数の制御用として同調回
路104および106の電圧可変容量素子にも与えられ
ている。そして、混合器102からfに相当する周波数
のIF倍信号出力される。したがって、通常は発振回路
部103の発振周波数と高周波増幅回路部の同調周波数
の差が受信帯域内において常にIF周波数fとなるよう
に同調回路104・106および107のコイルとトリ
マコンデンサを調整する必要がある。
0によって増幅されて混合器102に入力される。そし
てその際に同調回路104および106によって希望信
号以外の信号は減衰させられる。一方、局部発振回路部
103によって発生する信号も混合器102に入力され
る。そしてこの時の発振周波数は希望信号と一定の周波
数rだけ離れた周波数になるように通常はPLL回路に
よって同調回路107の電圧可変容量素子に与えられる
電圧V、が制御されている。そして、この電圧VT高周
波増幅回路部100の同調周波数の制御用として同調回
路104および106の電圧可変容量素子にも与えられ
ている。そして、混合器102からfに相当する周波数
のIF倍信号出力される。したがって、通常は発振回路
部103の発振周波数と高周波増幅回路部の同調周波数
の差が受信帯域内において常にIF周波数fとなるよう
に同調回路104・106および107のコイルとトリ
マコンデンサを調整する必要がある。
発明が解決しようとする問題点
しかしながら上記のような構成では、高周波増幅回路部
の同調周波数帯域と局部発振回路部の発振周波数帯域が
違うために、同調回路部品のバラツキをなくしたとして
も受信帯域内においてその周波数差を一定に保つことが
不可能であった。ちなみに、FM放送の周波数帯域にお
いて約±150K tlz以内のトラッキングずれをお
こしていた。
の同調周波数帯域と局部発振回路部の発振周波数帯域が
違うために、同調回路部品のバラツキをなくしたとして
も受信帯域内においてその周波数差を一定に保つことが
不可能であった。ちなみに、FM放送の周波数帯域にお
いて約±150K tlz以内のトラッキングずれをお
こしていた。
本発明は上記問題点に鑑み、受信帯域内におけるトラッ
キングずれを小さくできしかもすべての調整を電気的に
行なうことができるIC化に適した電子同調チューナを
提供するものである。
キングずれを小さくできしかもすべての調整を電気的に
行なうことができるIC化に適した電子同調チューナを
提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の電子同調チューナ
は、高周波増幅回路部のそれぞれの同調回路に同調周波
数制御電圧を発生するD/Δコンバータがそれぞれ接続
されており、前記D/Aコンバータが任意のビット数の
抵抗回路網型D/Aコンバータの縦続接続によって構成
されているものである。
は、高周波増幅回路部のそれぞれの同調回路に同調周波
数制御電圧を発生するD/Δコンバータがそれぞれ接続
されており、前記D/Aコンバータが任意のビット数の
抵抗回路網型D/Aコンバータの縦続接続によって構成
されているものである。
作用
本発明は上記した構成によって高周波増幅回路部のそれ
ぞれの同調回路に最適な同調周波数制御電圧をD/Aコ
ンバータから与えることができるのでトラッキングずれ
がほとんど起らないようになり、さらにD/Aコンバー
タを任意のビット数の抵抗回路網型D/Aコンバータの
縦続接続によって構成しているために同調段数が多くて
も比較的1チツプIC化が可能であるので受信機の高性
能化および小型化がはかれることとなる。
ぞれの同調回路に最適な同調周波数制御電圧をD/Aコ
ンバータから与えることができるのでトラッキングずれ
がほとんど起らないようになり、さらにD/Aコンバー
タを任意のビット数の抵抗回路網型D/Aコンバータの
縦続接続によって構成しているために同調段数が多くて
も比較的1チツプIC化が可能であるので受信機の高性
能化および小型化がはかれることとなる。
実施例
以下本発明の一実施例の電子同調チューナについて、図
面を参照しながら説明する。
面を参照しながら説明する。
第1図は本発明の一実施例における電子同調チューナの
主要部分の構成を示すものである。第1図において、1
は高周波増幅回路部であり、同調回路1)・13および
増幅素子12等によって構成されている。3は局部発振
回路部であり、同調回路14等によって構成されている
。2は混合器であり、高周波増幅回路部1および局部発
振回路部3と接続されている。4および5はD/Aコン
バータであり同調回路1)および13は電圧可変容量素
子に接続されている。
主要部分の構成を示すものである。第1図において、1
は高周波増幅回路部であり、同調回路1)・13および
増幅素子12等によって構成されている。3は局部発振
回路部であり、同調回路14等によって構成されている
。2は混合器であり、高周波増幅回路部1および局部発
振回路部3と接続されている。4および5はD/Aコン
バータであり同調回路1)および13は電圧可変容量素
子に接続されている。
以上のように構成された電子同調チューナについて、以
下その動作を説明する。
下その動作を説明する。
端子6から入力された信号は高周波増幅回路部1によっ
て増幅されて混合器2に入力される。そしてその際に同
調回路1)および13の電圧可変容量素子はD/Aコン
バータ4および5から与えられる直流電圧vlおよびv
2によってそれぞれの同調回路の同調周波数が希望信号
周波数となるように制御される。なお、D/Aコンバー
タ4および5には制御データD+およびD2が与えられ
る。
て増幅されて混合器2に入力される。そしてその際に同
調回路1)および13の電圧可変容量素子はD/Aコン
バータ4および5から与えられる直流電圧vlおよびv
2によってそれぞれの同調回路の同調周波数が希望信号
周波数となるように制御される。なお、D/Aコンバー
タ4および5には制御データD+およびD2が与えられ
る。
一方、局部発振回路部3によって発生する信号も混合器
2に入力される。そしてこの時の発振周波数は希望信号
と一定の周波数fだけ離れた周波数になるように通常は
PLL回路によって同調回路14の電圧可変容量素子に
与えられる電圧v丁が禦制御されている。そして、混合
器2からfに相当する周波数のIF倍信号出力される。
2に入力される。そしてこの時の発振周波数は希望信号
と一定の周波数fだけ離れた周波数になるように通常は
PLL回路によって同調回路14の電圧可変容量素子に
与えられる電圧v丁が禦制御されている。そして、混合
器2からfに相当する周波数のIF倍信号出力される。
また、第2図は上記したD/Aコンバータの主要部分の
構成を示したものである。第2図において20〜25は
端子であり26〜28はデコーダである。
構成を示したものである。第2図において20〜25は
端子であり26〜28はデコーダである。
端子20と端子21の間には抵抗R0〜R4が縦続接続
されており、また端子20には電圧VA+端子21には
電圧■3与えられている。
されており、また端子20には電圧VA+端子21には
電圧■3与えられている。
したがって、端子20から端子21の間のn番目の端子
には V+n=Vm + (VA Vl ) □ΣR1+
% なる電圧が発生している。そしてデコーダ26によって
n番目と(n−1)番目の端子を端子30から入力され
るデータに従って選択して次段の端子22および端子2
3に電圧VlnおよびVl(n−1)を与える。
には V+n=Vm + (VA Vl ) □ΣR1+
% なる電圧が発生している。そしてデコーダ26によって
n番目と(n−1)番目の端子を端子30から入力され
るデータに従って選択して次段の端子22および端子2
3に電圧VlnおよびVl(n−1)を与える。
以下、任意の段数だけこの構成を繰り返し、最終的にデ
コーダ28から同調回路の電圧可変容量素子に与える制
御電圧V0を取り出す。
コーダ28から同調回路の電圧可変容量素子に与える制
御電圧V0を取り出す。
以上のように本実施例によれば、高周波増幅回路部の同
調回路の制御電圧としてそれぞれの同調回路に設けられ
たD/Aコンバータの出力を用いるため非常に簡単な手
段でトラッキングずれを小さくすることができる。さら
に、第2図に示したような構成のD/Aコンバータであ
るので非常に小さく実現でき、しかも動作速度も速いも
のが実現できる。
調回路の制御電圧としてそれぞれの同調回路に設けられ
たD/Aコンバータの出力を用いるため非常に簡単な手
段でトラッキングずれを小さくすることができる。さら
に、第2図に示したような構成のD/Aコンバータであ
るので非常に小さく実現でき、しかも動作速度も速いも
のが実現できる。
なお、本実施例において高周波増幅回路部の同調回路の
数およびD/Aコンバータのピッ)ik・段数・各段の
抵抗の数(ビア)数)は任意である。
数およびD/Aコンバータのピッ)ik・段数・各段の
抵抗の数(ビア)数)は任意である。
また、D/Aコンバータの各段の抵抗の重み付けについ
ても任意であり、たとえば指数関数的な重み付けを行な
えば電圧可変容量素子の対制御データ特性をリニアにす
ることもできる。また、第2図においてデコーダ26お
よび27で2つの端子を選択する必要は必ずしもなく、
一つの端子を選択して次段の端子のいずれか一方に接続
し、もう一方の端子にはデコーダの出力を演算した電圧
を与えるようにしてもよい。
ても任意であり、たとえば指数関数的な重み付けを行な
えば電圧可変容量素子の対制御データ特性をリニアにす
ることもできる。また、第2図においてデコーダ26お
よび27で2つの端子を選択する必要は必ずしもなく、
一つの端子を選択して次段の端子のいずれか一方に接続
し、もう一方の端子にはデコーダの出力を演算した電圧
を与えるようにしてもよい。
発明の効果
以上のように本発明は高周波増幅回路部のそれぞれの同
調回路に同調周波数制御電圧を発生するD/Aコンバー
タがそれぞれ接続されており、前記D/Aコンバータが
任意のビット数の抵抗回路網型D/Aコンバータの縦続
接続によって構成されていることにより、非常に筒車な
手段でトラッキングずれを小さくすることができ、さら
にD/Aコンバータを非常に小さく実現でき、しかも動
作速度も速いものが実現できる。
調回路に同調周波数制御電圧を発生するD/Aコンバー
タがそれぞれ接続されており、前記D/Aコンバータが
任意のビット数の抵抗回路網型D/Aコンバータの縦続
接続によって構成されていることにより、非常に筒車な
手段でトラッキングずれを小さくすることができ、さら
にD/Aコンバータを非常に小さく実現でき、しかも動
作速度も速いものが実現できる。
【図面の簡単な説明】
第1図は本発明の一実施例における電子同調チューナの
主要部分の構成図、第2図は第1図のD/Aコンバータ
の主要部分の構成図、第3図は従来の電子同調チューナ
の主要部分の構成図である。 1.100・・・・・・高周波増幅回路部、 2.1
02・・・・・・混合器、 3.103・・・・・・
局部発振回路部、4,5・・・・・・D/Aコンバータ
、Il、 13.14.104.106.107・・・
・・・同調回路、6. 7. 8. 9.10.20.
21.22゜23、24.25.29.30.31.3
2.108.109.1)0・・・・・・端子、26.
27.28・・・・・・デコーダ。 代理人の氏名 弁理士 中尾敏男 はが1名第1図
主要部分の構成図、第2図は第1図のD/Aコンバータ
の主要部分の構成図、第3図は従来の電子同調チューナ
の主要部分の構成図である。 1.100・・・・・・高周波増幅回路部、 2.1
02・・・・・・混合器、 3.103・・・・・・
局部発振回路部、4,5・・・・・・D/Aコンバータ
、Il、 13.14.104.106.107・・・
・・・同調回路、6. 7. 8. 9.10.20.
21.22゜23、24.25.29.30.31.3
2.108.109.1)0・・・・・・端子、26.
27.28・・・・・・デコーダ。 代理人の氏名 弁理士 中尾敏男 はが1名第1図
Claims (2)
- (1)高周波増幅回路部のそれぞれの同調回路に同調周
波数制御電圧を発生するD/Aコンバータがそれぞれ接
続されており、前記D/Aコンバータが任意のビット数
の抵抗回路網型D/Aコンバータの縦続接続によって構
成されていることを特徴とする電子同調チューナ。 - (2)D/Aコンバータの出力電圧が指数関数的に変化
するようにしたことを特徴とする特許請求の範囲第(1
)項記載の電子同調チューナ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31100486A JPS63167518A (ja) | 1986-12-29 | 1986-12-29 | 電子同調チユ−ナ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31100486A JPS63167518A (ja) | 1986-12-29 | 1986-12-29 | 電子同調チユ−ナ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63167518A true JPS63167518A (ja) | 1988-07-11 |
Family
ID=18011964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31100486A Pending JPS63167518A (ja) | 1986-12-29 | 1986-12-29 | 電子同調チユ−ナ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63167518A (ja) |
-
1986
- 1986-12-29 JP JP31100486A patent/JPS63167518A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6400231B1 (en) | Numerically controlled variable oscillator | |
JP2002368642A (ja) | 受信機およびic | |
JPH07500957A (ja) | 利得制御増幅器 | |
Chaturvedi et al. | A new versatile universal biquad configuration for emerging signal processing applications | |
US7860478B2 (en) | Poly-phase filter | |
US20090253395A1 (en) | Antenna input tuning circuit | |
JPS61251313A (ja) | 電子同調式fm受信機 | |
EP0732807A2 (en) | Controllable filter arrangement | |
JPS63167518A (ja) | 電子同調チユ−ナ | |
JPS61125211A (ja) | 混合増幅回路 | |
GB2058505A (en) | Channel selector for television receiver | |
JPS63187718A (ja) | 電子同調チユ−ナ | |
JPS62264732A (ja) | ユニバ−サルダブルコンバ−タ | |
US5420646A (en) | Bandswitched tuning system having a plurality of local oscillators for a digital television receiver | |
JPS5852374B2 (ja) | 周波数シンセサイザ受信機 | |
US7286810B1 (en) | Capacitor load mixer with PAM function | |
JP2000295539A (ja) | テレビジョン信号受信チューナー | |
JP2984399B2 (ja) | チューナ | |
JP2578854B2 (ja) | 受信回路 | |
KR850001674Y1 (ko) | 텔레비젼의 튜너밴드 절환회로 | |
JP3088182B2 (ja) | 無線選択呼出受信機 | |
JPS6360926B2 (ja) | ||
GB2081541A (en) | Muting radio receiver | |
KR930005163Y1 (ko) | Uhf 입력 동조회로 | |
JPH0332932B2 (ja) |