JPH0432818Y2 - - Google Patents
Info
- Publication number
- JPH0432818Y2 JPH0432818Y2 JP12894586U JP12894586U JPH0432818Y2 JP H0432818 Y2 JPH0432818 Y2 JP H0432818Y2 JP 12894586 U JP12894586 U JP 12894586U JP 12894586 U JP12894586 U JP 12894586U JP H0432818 Y2 JPH0432818 Y2 JP H0432818Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- oscillator
- circuit
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 39
- 238000009499 grossing Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Circuits Of Receivers In General (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Noise Elimination (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、バツテリー等を用いる低電圧駆動の
シンセサイザチユーナにおけるビート妨害の除去
に関するものである。
シンセサイザチユーナにおけるビート妨害の除去
に関するものである。
（従来の技術とその問題点）
一般にシンセサイザチユーナ等の電子同調式の
チユーナにおいては、受信周波数を可変する場
合、同調段及び局発段において共振回路を形成す
るバリキヤツプダイオードの制御電圧を可変して
その容量を可変することによつて行つている。
チユーナにおいては、受信周波数を可変する場
合、同調段及び局発段において共振回路を形成す
るバリキヤツプダイオードの制御電圧を可変して
その容量を可変することによつて行つている。
したがつて各受信バンドにおいて、その受信周
波数の帯域に応じてバリキヤツプダイオードに印
加される直流電圧の可変範囲すなわち受信周波数
の上限、下限に対応するバリキヤツプダイオード
の制御電圧の最大値、最小値が決定される。実例
をあげると、回路構成及び回路素子によつて多少
異なるが、一般的にはFMバンド（76〜90MHz）
で１〜9V、AMバンドで１〜9V、VHFテレビバ
ンドで１〜24V、UHFテレビバンドで１〜30V
等の可変範囲が必要となるであろう。
波数の帯域に応じてバリキヤツプダイオードに印
加される直流電圧の可変範囲すなわち受信周波数
の上限、下限に対応するバリキヤツプダイオード
の制御電圧の最大値、最小値が決定される。実例
をあげると、回路構成及び回路素子によつて多少
異なるが、一般的にはFMバンド（76〜90MHz）
で１〜9V、AMバンドで１〜9V、VHFテレビバ
ンドで１〜24V、UHFテレビバンドで１〜30V
等の可変範囲が必要となるであろう。
ところで、チユーナの電源を電灯線からとつて
いれば電源電圧を十分高くとることができるた
め、いずれのバンドにおいてもバリキヤツプダイ
オード制御電圧を容易に得ることができるが、バ
ツテリーを電源として用いることを前提とする低
電圧駆動の機器においては、電源電圧自体が低い
ため、上述のバリキヤツプダイオードに印加すべ
き制御電圧をそのまま得ることは難しい。
いれば電源電圧を十分高くとることができるた
め、いずれのバンドにおいてもバリキヤツプダイ
オード制御電圧を容易に得ることができるが、バ
ツテリーを電源として用いることを前提とする低
電圧駆動の機器においては、電源電圧自体が低い
ため、上述のバリキヤツプダイオードに印加すべ
き制御電圧をそのまま得ることは難しい。
そこで従来より用いられている手段としては、
電源電圧を一旦DC−DCコンバータによつて昇圧
し、バリキヤツプダイオードの制御電圧として十
分な直流電圧を得る方法がとられていた。
電源電圧を一旦DC−DCコンバータによつて昇圧
し、バリキヤツプダイオードの制御電圧として十
分な直流電圧を得る方法がとられていた。
第３図はこのような従来のシンセサイザチユー
ナの一例を示すブロツクダイヤグラムである。
ナの一例を示すブロツクダイヤグラムである。
同図において、ANTはアンテナ、BPFは受信
可能な周波数帯域を取り出すためのバンドパスフ
イルタ、RFは高周波増幅回路、MIXは高周波増
幅回路RFの出力と、後述する局部発振回路１の
電圧制御発振器VCOからの局部発振周波数とを
混合する混合回路、IFは中間周波増幅回路、
DETは検波回路、FMDはFMステレオマルチプ
レツクス復調回路である。
可能な周波数帯域を取り出すためのバンドパスフ
イルタ、RFは高周波増幅回路、MIXは高周波増
幅回路RFの出力と、後述する局部発振回路１の
電圧制御発振器VCOからの局部発振周波数とを
混合する混合回路、IFは中間周波増幅回路、
DETは検波回路、FMDはFMステレオマルチプ
レツクス復調回路である。
一方、１はPLLシンセサイザ方式を用いた局
部発振回路を示すものである。
部発振回路を示すものである。
VCOは受信すべき周波数に応じた局部発振周
波数を発振し、その発振周波数を直流電圧によつ
て可変し得るようになされた電圧制御発振器で、
発振コイルＬとバリキヤツプダイオードVDから
なる共振回路によつて発振器OSCIの発振周波数
を可変するようになつており、バリキヤツプダイ
オードVDに印加する直流電圧を可変させること
によつてその容量を可変し、発振周波数を変える
ことができるようになつている。
波数を発振し、その発振周波数を直流電圧によつ
て可変し得るようになされた電圧制御発振器で、
発振コイルＬとバリキヤツプダイオードVDから
なる共振回路によつて発振器OSCIの発振周波数
を可変するようになつており、バリキヤツプダイ
オードVDに印加する直流電圧を可変させること
によつてその容量を可変し、発振周波数を変える
ことができるようになつている。
PDは電圧制御発振器VCOの発振周波数を後述
するシンセサイザコントーラSCの出力制御信号
に応じて分周するプログラマブルデイバイダ、
ROは水晶発振子Ｘによる基準周波数発振器、PC
は基準周波数発振器ROの発振周波数とプログラ
マブルデイバイダPDによつて分周された電圧制
御発振器VCOの出力の位相（周波数）を比較し、
その誤差に応じた出力を発生する位相比較器、
LPは位相比較器PCから出力された誤差出力信号
を平滑し、後述するDC−DCコンバータ２よりバ
リキヤツプダイオードVDに印加される制御電圧
を得るループフイルタである。そして実際の動作
は、たとえばループフイルタの出力信号によつて
後述するDC−DCコンバータの出力とバリキヤツ
プダイオードとの間に接続されたトランジスタ
Tr1等のインスーダンス可変素子を制御し、バリ
キヤツプダイオードVDに印加される制御電圧を
可変するようにすればよい。
するシンセサイザコントーラSCの出力制御信号
に応じて分周するプログラマブルデイバイダ、
ROは水晶発振子Ｘによる基準周波数発振器、PC
は基準周波数発振器ROの発振周波数とプログラ
マブルデイバイダPDによつて分周された電圧制
御発振器VCOの出力の位相（周波数）を比較し、
その誤差に応じた出力を発生する位相比較器、
LPは位相比較器PCから出力された誤差出力信号
を平滑し、後述するDC−DCコンバータ２よりバ
リキヤツプダイオードVDに印加される制御電圧
を得るループフイルタである。そして実際の動作
は、たとえばループフイルタの出力信号によつて
後述するDC−DCコンバータの出力とバリキヤツ
プダイオードとの間に接続されたトランジスタ
Tr1等のインスーダンス可変素子を制御し、バリ
キヤツプダイオードVDに印加される制御電圧を
可変するようにすればよい。
SCは選局釦TUの操作に応じてプログラマブル
デイバイダPDの分周比を可変することにより、
電圧制御発振器VCOの発振周波数すなわち局部
発振周波数を可変し、受信周波数を可変するシン
セサイザコントローラである。
デイバイダPDの分周比を可変することにより、
電圧制御発振器VCOの発振周波数すなわち局部
発振周波数を可変し、受信周波数を可変するシン
セサイザコントローラである。
したがつて上述の構成によれば、電圧制御発振
器VCOの発振周波数をプログラマブルデイバイ
ダPDで分周し、位相比較器PCによつて基準周波
数発振器ROの基準発振器周波数と比較し、両周
波数の周波数及び位相の誤差に応じた電圧を発生
し、これをループフイルタLPで平滑し、局部発
振周波数制御用電圧として電圧制御発振器VCO
へと供給することにより、局部発振周波数を常に
一定の値にロツクすることができる。
器VCOの発振周波数をプログラマブルデイバイ
ダPDで分周し、位相比較器PCによつて基準周波
数発振器ROの基準発振器周波数と比較し、両周
波数の周波数及び位相の誤差に応じた電圧を発生
し、これをループフイルタLPで平滑し、局部発
振周波数制御用電圧として電圧制御発振器VCO
へと供給することにより、局部発振周波数を常に
一定の値にロツクすることができる。
一方２は、バリキヤツプダイオードVDに制御
電圧を供給するためのDC−DCコンバータで、発
振器OSC２の発振出力を昇圧トランスＴを介し
て昇圧し、ダイオードＤで整流したのちコンデン
サC1からなる平滑回路よつて直流電圧を得るよ
うになつている。
電圧を供給するためのDC−DCコンバータで、発
振器OSC２の発振出力を昇圧トランスＴを介し
て昇圧し、ダイオードＤで整流したのちコンデン
サC1からなる平滑回路よつて直流電圧を得るよ
うになつている。
したがつてバツテリーを用いるような低電圧駆
動の機器であつてもバリキヤツプダイオードVD
に印加する制御電圧を十分に高くとることがで
き、VHF，UHF等の高いバリキヤツプ制御電圧
を必要とするバンドであつても、受信することが
できるわけである。
動の機器であつてもバリキヤツプダイオードVD
に印加する制御電圧を十分に高くとることがで
き、VHF，UHF等の高いバリキヤツプ制御電圧
を必要とするバンドであつても、受信することが
できるわけである。
しかしながら、上述の従来例のように、DC−
DCコンバータ内に発振器を独立して備えたシン
セサイザチユーナにおいては、DC−DCコンバー
タの構成が複雑になる上、DC−DCコンバータの
発振周波数の高調波と他の回路ブロツクとの相互
のビート障害を生じたり、さらにPLLの基準発
振器とDC−DCコンバータの発振周波数との間に
ビートを生じ、これが受信経路に混入するなどし
て受信障害を生じたり、Ｓ／Ｎ等を劣化させる原
因となるなど、多くの問題点を有しており、バリ
キヤツプダイオード制御電圧に電源電圧以上の高
い電圧を必要とし、この電圧を得るためにDC−
DCコンバータを用いる機器においては、大きな
問題点となつているものであつた。
DCコンバータ内に発振器を独立して備えたシン
セサイザチユーナにおいては、DC−DCコンバー
タの構成が複雑になる上、DC−DCコンバータの
発振周波数の高調波と他の回路ブロツクとの相互
のビート障害を生じたり、さらにPLLの基準発
振器とDC−DCコンバータの発振周波数との間に
ビートを生じ、これが受信経路に混入するなどし
て受信障害を生じたり、Ｓ／Ｎ等を劣化させる原
因となるなど、多くの問題点を有しており、バリ
キヤツプダイオード制御電圧に電源電圧以上の高
い電圧を必要とし、この電圧を得るためにDC−
DCコンバータを用いる機器においては、大きな
問題点となつているものであつた。
（考案の目的）
上述した問題点を解決することを目的とするも
ので、ビート障害等による受信障害、Ｓ／Ｎの悪
化を防止するとともに、構成を簡略化した低電圧
駆動のシンセサイザチユーナを提供することにあ
る。
ので、ビート障害等による受信障害、Ｓ／Ｎの悪
化を防止するとともに、構成を簡略化した低電圧
駆動のシンセサイザチユーナを提供することにあ
る。
（考案の概要）
バツテリーを用いるような低電圧駆動で、局部
発振回路のバリキヤツプダイオード制御用電圧を
得るためにDC−DCコンバータによる電源電圧の
昇圧を必要とすPLLシンセサイザチユーナにお
いて、局部発振回路の基準発振器の発振出力を昇
圧、整流して得た直流電圧を、局部発振周波数制
御用バリキヤツプダイオードの制御電圧として供
給することにより、バリキヤツプダイオード制御
用電圧を得るためのDC−DCコンバータの構成を
簡略化するとともに、DC−DCコンバータの発振
出力と他の回路ブロツクとの相互のビート障害等
を防止するようにした新規なシンセサイザチユー
ナである。
発振回路のバリキヤツプダイオード制御用電圧を
得るためにDC−DCコンバータによる電源電圧の
昇圧を必要とすPLLシンセサイザチユーナにお
いて、局部発振回路の基準発振器の発振出力を昇
圧、整流して得た直流電圧を、局部発振周波数制
御用バリキヤツプダイオードの制御電圧として供
給することにより、バリキヤツプダイオード制御
用電圧を得るためのDC−DCコンバータの構成を
簡略化するとともに、DC−DCコンバータの発振
出力と他の回路ブロツクとの相互のビート障害等
を防止するようにした新規なシンセサイザチユー
ナである。
（実施例）
第１図は、本考案のシンセサイザチユーナのブ
ロツクダイヤグラムを示すものである。シンセサ
イザチユーナの受信機としての基本的な構成は第
３図の従来例と同一であるので、同一箇所につい
ては同一の符号を付し、その説明を省略する。
ロツクダイヤグラムを示すものである。シンセサ
イザチユーナの受信機としての基本的な構成は第
３図の従来例と同一であるので、同一箇所につい
ては同一の符号を付し、その説明を省略する。
本考案のシンセサイザチユーナの特徴は、バリ
キヤツプダイオードに制御電圧を与えるDC−DC
コンバータの構成にある。
キヤツプダイオードに制御電圧を与えるDC−DC
コンバータの構成にある。
すなわちPLLシンセサイザ方式の局部発振回
路３内の基準発振部ROの発振出力をコンデンサ
C2を介してトランスＴへと供給し、これによつ
て昇圧する。また基準発振器ROの出力電圧値に
応じて昇圧トランスの前にアンプを入れて増幅し
てから昇圧してもよいし、昇圧トランスの巻数比
も必要に応じて設定することができる。
路３内の基準発振部ROの発振出力をコンデンサ
C2を介してトランスＴへと供給し、これによつ
て昇圧する。また基準発振器ROの出力電圧値に
応じて昇圧トランスの前にアンプを入れて増幅し
てから昇圧してもよいし、昇圧トランスの巻数比
も必要に応じて設定することができる。
昇圧トランスの出力は、ダイオードＤで整流さ
れ続いてコンデンサC1で平滑されて直流電圧と
なる。これによつてDC−DCコンバータに独立し
て発振器を設けなくてもPLLシンセサイザブロ
ツクの基準発振器ROからの発振出力を利用する
ことにより、バリキヤツプダイオードに印加すべ
き高い直流電圧を得ることができる。またPLL
の基準発振器ROには通常水晶発振子Ｘが用いら
れており、その発振周波数はきわめて安定である
ため、DC−DCコンバータの出力も変動の少ない
安定した直流電圧を得ることができる。
れ続いてコンデンサC1で平滑されて直流電圧と
なる。これによつてDC−DCコンバータに独立し
て発振器を設けなくてもPLLシンセサイザブロ
ツクの基準発振器ROからの発振出力を利用する
ことにより、バリキヤツプダイオードに印加すべ
き高い直流電圧を得ることができる。またPLL
の基準発振器ROには通常水晶発振子Ｘが用いら
れており、その発振周波数はきわめて安定である
ため、DC−DCコンバータの出力も変動の少ない
安定した直流電圧を得ることができる。
したがつて９〜12V等の低いバツテリー電源電
圧の機器であつても、VHFテレビバンド（１〜
24V）、UHFテレビバンド（１〜30V）等の電源
電圧よりも高い電圧のバリキヤツプダイオード制
御用直流電圧を得ることができる。
圧の機器であつても、VHFテレビバンド（１〜
24V）、UHFテレビバンド（１〜30V）等の電源
電圧よりも高い電圧のバリキヤツプダイオード制
御用直流電圧を得ることができる。
第２図はDC−DCコンバータの実際の回路図の
一例を示す。
一例を示す。
同図においてROはPLLシンセサイザブロツク
の基準発振器、Ｔは基準発振器ROの発振出力を
昇圧する昇圧トランス、トランジスタTr2は基準
発振器ROの発振出力を昇圧トランスＴに供給す
る前に所定のレベルまで増幅する増幅器、昇圧ト
ランスＴの２次側に接続されたダイオードＤ，
D′は、昇圧トランスＴより出力された発振出力
を整流する整流回路５を形成するダイオードで、
この例では、各ダイオードによつて電圧の異なる
２系統の出力V1，V2が取り出されている。
の基準発振器、Ｔは基準発振器ROの発振出力を
昇圧する昇圧トランス、トランジスタTr2は基準
発振器ROの発振出力を昇圧トランスＴに供給す
る前に所定のレベルまで増幅する増幅器、昇圧ト
ランスＴの２次側に接続されたダイオードＤ，
D′は、昇圧トランスＴより出力された発振出力
を整流する整流回路５を形成するダイオードで、
この例では、各ダイオードによつて電圧の異なる
２系統の出力V1，V2が取り出されている。
６はそれぞれの出力端子V1，V2に挿入された
コンデンサC3，C4，C3′，C4′からなる平滑回路
である。
コンデンサC3，C4，C3′，C4′からなる平滑回路
である。
また７は、出力の変動を検出してこれを昇圧ト
ランスの１次側に設けられたトランジスタTr1へ
とフイードバツクし、増幅用トランジスタTr2を
制御して出力電圧V1，V2の定電圧化をはかる電
圧制御回路、８は電源電圧側のフイルタである。
ランスの１次側に設けられたトランジスタTr1へ
とフイードバツクし、増幅用トランジスタTr2を
制御して出力電圧V1，V2の定電圧化をはかる電
圧制御回路、８は電源電圧側のフイルタである。
昇圧トランスRTに供給される発振電圧は、
PLLシンセサイザブロツクの基準周波数発振器
ROから供給されるため、きわめて周波数の安定
な駆動を行うことができ、ダイオードによつて整
流し平滑回路によつて平滑された後もきわめて安
定な直流電圧を得ることができる。
PLLシンセサイザブロツクの基準周波数発振器
ROから供給されるため、きわめて周波数の安定
な駆動を行うことができ、ダイオードによつて整
流し平滑回路によつて平滑された後もきわめて安
定な直流電圧を得ることができる。
（考案の効果）
以上述べたように、本考案のシンセサイザチユ
ーナによれば、バリキヤツプダイオードの直流制
御電圧をPLLシンセサイザブロツク之基準発振
器の発振出力を昇圧して整流することによつて得
ているので、DC−DCコンバータに独立して発振
器を設ける必要がなく構成を大幅に簡略化するこ
とができる。
ーナによれば、バリキヤツプダイオードの直流制
御電圧をPLLシンセサイザブロツク之基準発振
器の発振出力を昇圧して整流することによつて得
ているので、DC−DCコンバータに独立して発振
器を設ける必要がなく構成を大幅に簡略化するこ
とができる。
またDC−DCコンバータの発振器とPLLシンセ
サイザブロツクの基準発振器との間の相互のビー
ト障害等を未然に防止することができるため、こ
れによる受信障害やＳ／Ｎの劣化等がない良好な
受信を行うことができる。
サイザブロツクの基準発振器との間の相互のビー
ト障害等を未然に防止することができるため、こ
れによる受信障害やＳ／Ｎの劣化等がない良好な
受信を行うことができる。
またDC−DCコンバータの発振器としてPLLシ
ンセサイザブロツクの基準発振器を用いるため、
その発振はきわめて安定化しており、結局バリキ
ヤツプダイオード制御電圧の安定化にも効果があ
る。
ンセサイザブロツクの基準発振器を用いるため、
その発振はきわめて安定化しており、結局バリキ
ヤツプダイオード制御電圧の安定化にも効果があ
る。
第１図は本考案きシンセサイザチユーナのブロ
ツクダイヤグラム、第２図は本考案のシンセサイ
ザチユーナのDC−DCコンバータ部分の実際の回
路例、第３図は従来のシンセサイザチユーナの一
例を示すブロツクダイヤグラムである。 ３……局部発振回路、４……DC−DCコンバー
タ、VCO……電圧制御発振器、Ｔ……昇圧トラ
ンス、VD……バリキヤツプダイオード、PD…
…プログラマブルデイバイダ、PC……位相比較
器、LP……ループフイルタ、RO……基準周波数
発振器、SC……シンセサイザコントローラ。
ツクダイヤグラム、第２図は本考案のシンセサイ
ザチユーナのDC−DCコンバータ部分の実際の回
路例、第３図は従来のシンセサイザチユーナの一
例を示すブロツクダイヤグラムである。 ３……局部発振回路、４……DC−DCコンバー
タ、VCO……電圧制御発振器、Ｔ……昇圧トラ
ンス、VD……バリキヤツプダイオード、PD…
…プログラマブルデイバイダ、PC……位相比較
器、LP……ループフイルタ、RO……基準周波数
発振器、SC……シンセサイザコントローラ。
Claims (1)
- 基準周波数発振器の周波数と、局部発振周波数
を直流電圧で可変できる電圧制御発振器の発振周
波数との位相差にもとづく直流電圧を前記電圧制
御発振器にフイードバツクしてその発振周波数を
ロツクするようになされたPLL周波数シンセサ
イザチユーナにおいて、前記基準周波数発振器の
発振出力を昇圧トランスを介して昇圧した後、整
流回路、平滑回路にて直流化し、該平滑回路より
得られた直流電圧を前記位相差にもとづく直流電
圧により制御されるインピーダンス可変回路を介
して前記電圧制御発振器の発振周波数を可変する
ためのバリキヤツプダイオードに直流電源として
供給するように構成したことを特徴とするシンセ
サイザチユーナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12894586U JPH0432818Y2 (ja) | 1986-08-26 | 1986-08-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12894586U JPH0432818Y2 (ja) | 1986-08-26 | 1986-08-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6335322U JPS6335322U (ja) | 1988-03-07 |
| JPH0432818Y2 true JPH0432818Y2 (ja) | 1992-08-06 |
Family
ID=31025077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12894586U Expired JPH0432818Y2 (ja) | 1986-08-26 | 1986-08-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0432818Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6925291B2 (en) * | 2002-09-27 | 2005-08-02 | Thomson Licensing S.A. | Electronic alignment system for a television signal tuner |
-
1986
- 1986-08-26 JP JP12894586U patent/JPH0432818Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6335322U (ja) | 1988-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1263700A (en) | Frequency controlled resonant regulator | |
| CA1051567A (en) | Tuning system for am/fm receivers | |
| US8428531B2 (en) | Radio wave receiver | |
| EP0645891A1 (en) | Frequency tuning for a phase locked loop | |
| EP0645882A1 (en) | Demodulation of FM carrier | |
| JPH0432818Y2 (ja) | ||
| US4904964A (en) | Voltage control oscillator with modulation compensation | |
| CA1135426A (en) | Channel selecting apparatus employing frequency synthesizer | |
| EP0440405A1 (en) | Channel selecting circuit | |
| US7263339B2 (en) | Tuner comprising a voltage converter | |
| US2871349A (en) | Discriminator circuit | |
| US4021752A (en) | Phase locked loop for use with local oscillator | |
| US7519342B2 (en) | Tunable tracking filter | |
| US5406631A (en) | Stereo signal demodulator circuit and stereo signal demodulator using the same | |
| JPH036150Y2 (ja) | ||
| JPH048675Y2 (ja) | ||
| JPH05315980A (ja) | 無線受信機 | |
| JPS596011Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| US6522107B1 (en) | DC-DC converter circuit for preventing beat interference | |
| JPH09261087A (ja) | 受信機 | |
| JPH0450672Y2 (ja) | ||
| US5589804A (en) | Oscillator with impedance buffer for increased pullability | |
| JP2005039373A (ja) | 地上波デジタル放送受信チューナ | |
| JPH09261954A (ja) | 安定化電源装置およびそれを用いた受信機 | |
| KR900002077Y1 (ko) | 라디오 수신기의 트래킹 오차 보상 장치 |