JPH02121516A - アンテナ同調制御回路 - Google Patents
アンテナ同調制御回路Info
- Publication number
- JPH02121516A JPH02121516A JP27535788A JP27535788A JPH02121516A JP H02121516 A JPH02121516 A JP H02121516A JP 27535788 A JP27535788 A JP 27535788A JP 27535788 A JP27535788 A JP 27535788A JP H02121516 A JPH02121516 A JP H02121516A
- Authority
- JP
- Japan
- Prior art keywords
- tuning
- information
- circuit
- antenna
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はアンテナ同調制御回路に係り、特にアンテナ同
調回路の構成要素たる可変容量ダイオードの同調容量の
制御技術に関する。
調回路の構成要素たる可変容量ダイオードの同調容量の
制御技術に関する。
(従来の技術)
周知のように、複数の無線チャネルを1つのアンテナで
扱う無線機では、アンテナ同調回路に1または2以上の
可変容量ダイオードを用い、その可変容量ダイオードの
同調容量を制御するようにしている。このようなアンテ
ナ同調制御回路としては、従来、例えば第6図に示すも
のが知られている。
扱う無線機では、アンテナ同調回路に1または2以上の
可変容量ダイオードを用い、その可変容量ダイオードの
同調容量を制御するようにしている。このようなアンテ
ナ同調制御回路としては、従来、例えば第6図に示すも
のが知られている。
第6図は無線受信機の所謂高周波回路を示す。
この高周波回路は、受信アンテナたるアンテナ1と、こ
のアンテナ1と共にアンテナ同調回路2を構成するコン
デンサ3、可変容量ダイオード4およびコンデンサ5と
、高周波増幅回路および帯域フィルタ6と、ミキサ回路
および帯域フィルタ7と、P L L (Phase
Locked Loop)局部発振回路8と、PLL制
御回路9′と、チャネル指定情報メモリ21と、直流増
幅器15とを基本的に備えるが、アンテナ同調制御回路
は狭義にはPLL局部発振回路8が構成し、また広義に
はPLL局部発振回路8以降の各要素が構成していると
することができる。
のアンテナ1と共にアンテナ同調回路2を構成するコン
デンサ3、可変容量ダイオード4およびコンデンサ5と
、高周波増幅回路および帯域フィルタ6と、ミキサ回路
および帯域フィルタ7と、P L L (Phase
Locked Loop)局部発振回路8と、PLL制
御回路9′と、チャネル指定情報メモリ21と、直流増
幅器15とを基本的に備えるが、アンテナ同調制御回路
は狭義にはPLL局部発振回路8が構成し、また広義に
はPLL局部発振回路8以降の各要素が構成していると
することができる。
即ち、PLL制御回路9′は、複数のチャネル指定情報
を格納するチャネル指定情報メモリ21からチャネル指
定情報を読み出し、それをチャネル指定情報信号19と
してPLL局部発振回路8の可変分周器10へ与える。
を格納するチャネル指定情報メモリ21からチャネル指
定情報を読み出し、それをチャネル指定情報信号19と
してPLL局部発振回路8の可変分周器10へ与える。
PLL局部発振回路8は、電圧制御発振器(VCo)1
1の発振周波数を分周する可変分周器10の出力信号と
基準発振器14の出力信号を位相比較器13にて位相比
較し、その誤差信号を低域通過フィルタ12にて積分し
て得られる制御電圧■アによって■C011の発振周波
数を制御するように構成され、■C011の出力信号が
ミキサ回路へローカル信号として与えられるが、可変分
周器10の分周比を前記チャネル指定情報信号19によ
って変更し、以てチャネル指定情報信号19に対応した
ローカル信号が得られるようになっている。そして、チ
ャネル指定情報信号19に対応したローカル信号を発生
させる■Co11の制御電圧VTを直流増幅器15を介
して可変容量ダイオード4に印加してその同調容量を所
望値に可変設定し、以て複数の無線チャネルを包含する
広い周波数範囲に渡りアンテナ同調が取れるようになっ
ている。
1の発振周波数を分周する可変分周器10の出力信号と
基準発振器14の出力信号を位相比較器13にて位相比
較し、その誤差信号を低域通過フィルタ12にて積分し
て得られる制御電圧■アによって■C011の発振周波
数を制御するように構成され、■C011の出力信号が
ミキサ回路へローカル信号として与えられるが、可変分
周器10の分周比を前記チャネル指定情報信号19によ
って変更し、以てチャネル指定情報信号19に対応した
ローカル信号が得られるようになっている。そして、チ
ャネル指定情報信号19に対応したローカル信号を発生
させる■Co11の制御電圧VTを直流増幅器15を介
して可変容量ダイオード4に印加してその同調容量を所
望値に可変設定し、以て複数の無線チャネルを包含する
広い周波数範囲に渡りアンテナ同調が取れるようになっ
ている。
(発明が解決しようとする課題)
しかしながら、前述した従来のアンテナ同調制御回路に
あっては次のような問題がある。
あっては次のような問題がある。
まず、アンテナ同調回路の可変容量ダイオードの同調容
量をVCOの制御電圧で調整制御する場合、VCoに用
いられる可変容量ダイオードとアンテナ同調回路の可変
容量ダイオードの両者において電圧対容量値を同一にす
るのは困難であるので、各無線機間においてVCO制御
電圧■□が同値であっても同調容量は同値とはならず誤
差が生ずる。即ち、全ての無線機を一律に最適同調状態
に設定するのが困難である。
量をVCOの制御電圧で調整制御する場合、VCoに用
いられる可変容量ダイオードとアンテナ同調回路の可変
容量ダイオードの両者において電圧対容量値を同一にす
るのは困難であるので、各無線機間においてVCO制御
電圧■□が同値であっても同調容量は同値とはならず誤
差が生ずる。即ち、全ての無線機を一律に最適同調状態
に設定するのが困難である。
丈な、アンテナのQは無線機によってばらつきがあるが
、一定のチャネル周波数では一定の同調容量しか得られ
ないので、アンテナのQが低い場合には大して問題とは
ならないが、アンテナのQが高い場合には全チャネル周
波数の中の上限周波数と下限周波数では同調ずれが大き
くなる。
、一定のチャネル周波数では一定の同調容量しか得られ
ないので、アンテナのQが低い場合には大して問題とは
ならないが、アンテナのQが高い場合には全チャネル周
波数の中の上限周波数と下限周波数では同調ずれが大き
くなる。
本発明は、このような従来の問題点に鑑みなされたもの
で、その目的は、各無線機ごとに最適同調が可能であり
、かつアンテナそれぞれに適した同調を取ることができ
るアンテナ同調制御回路を提供することにある。
で、その目的は、各無線機ごとに最適同調が可能であり
、かつアンテナそれぞれに適した同調を取ることができ
るアンテナ同調制御回路を提供することにある。
(課題を解決するための手段)
前記目的を達成するために、本発明のアンテナ同調制御
回路は次の如き構成を有する。
回路は次の如き構成を有する。
即ち、本発明のアンテナ同調制御回路は、アンテナ同調
回路の構成要素たる可変容量ダイオードの同調容量を規
定する各種の制御電圧を発生するアンテナ同調制御回路
であって; このアンテナ同調制御回路は、前記各種の
制御電圧と1対1に対応する各種の同調情報が格納され
る記憶手段と; 前記記憶手段から所定の同調情報を読
み出す読出制御手段と; 前記読み出された同調情報を
アナログ化し可変容量ダイオードに印加すべき制御電圧
信号を形成する信号形成手段と; を備えていることを
特徴とするものである。
回路の構成要素たる可変容量ダイオードの同調容量を規
定する各種の制御電圧を発生するアンテナ同調制御回路
であって; このアンテナ同調制御回路は、前記各種の
制御電圧と1対1に対応する各種の同調情報が格納され
る記憶手段と; 前記記憶手段から所定の同調情報を読
み出す読出制御手段と; 前記読み出された同調情報を
アナログ化し可変容量ダイオードに印加すべき制御電圧
信号を形成する信号形成手段と; を備えていることを
特徴とするものである。
(作 用)
次に、前記の如く構成される本発明のアンテナ同調制御
回路の作用を説明する。
回路の作用を説明する。
記憶手段から読み出された同調情報はアナログ化され可
変容量ダイオードに印加すべき電圧制御信号となる。こ
こに、記憶手段に格納される同調情報は可変容量ダイオ
ードが所定の同調容量を示すのに必要な制御電圧と1対
1に対応した所定ビットパターンからなるものである。
変容量ダイオードに印加すべき電圧制御信号となる。こ
こに、記憶手段に格納される同調情報は可変容量ダイオ
ードが所定の同調容量を示すのに必要な制御電圧と1対
1に対応した所定ビットパターンからなるものである。
そして、可変容量ダイオードが所定の同調容量を示すと
は、アンテナ同調回路がある無線周波数に同調した場合
のことであるから、それはアンテナのQのばらつきを包
含したものとなる。
は、アンテナ同調回路がある無線周波数に同調した場合
のことであるから、それはアンテナのQのばらつきを包
含したものとなる。
従って、無線機ごとに最適同調が可能であり、かつアン
テナのQの無線機間のばらつきが大きい場合でもアンテ
ナそれぞれに適した同調を取ることが可能となる。
テナのQの無線機間のばらつきが大きい場合でもアンテ
ナそれぞれに適した同調を取ることが可能となる。
(実 施 例)
以下、本発明の実施例を図面を参照して説明する。
第1図は本発明の一実施例に係るアンテナ同調制御回路
を示す、なお、従来例と同一構成部分には同一符号を付
しその説明を省略する。
を示す、なお、従来例と同一構成部分には同一符号を付
しその説明を省略する。
第1図において、本発明のアンテナ同調制御回路は、P
LLIIIm回路9と、チャネル指定情報同調情報メモ
リ16と、D/A変換器17と、低域通過フィルタ23
とで構成され、PLL制御回路9には設定スイッチ18
が付加されている。
LLIIIm回路9と、チャネル指定情報同調情報メモ
リ16と、D/A変換器17と、低域通過フィルタ23
とで構成され、PLL制御回路9には設定スイッチ18
が付加されている。
チャネル指定情報同調情報メモリ16は、例えば第2図
に示すように、アドレス毎にチャネル指定情報エリア(
例えば14ビツト幅)と同調情報エリア(例えば8ビツ
ト幅)が設けてあり、あるアドレスをアクセスすると、
あるチャネルの指定情報とこれに対応した同調情報が対
になって読み出されるようになっている。チャネル指定
情報の設定は従来と同様に全ての無線機において同一に
行われる。一方、同調情報の設定は無線機ごとにその無
線機のアンテナ同調回路に最適となるように行われる(
詳細は後述する)、このメモリは、例えば電気的書込み
消去可能プログラムROMたる[lIIFROMが使用
される。
に示すように、アドレス毎にチャネル指定情報エリア(
例えば14ビツト幅)と同調情報エリア(例えば8ビツ
ト幅)が設けてあり、あるアドレスをアクセスすると、
あるチャネルの指定情報とこれに対応した同調情報が対
になって読み出されるようになっている。チャネル指定
情報の設定は従来と同様に全ての無線機において同一に
行われる。一方、同調情報の設定は無線機ごとにその無
線機のアンテナ同調回路に最適となるように行われる(
詳細は後述する)、このメモリは、例えば電気的書込み
消去可能プログラムROMたる[lIIFROMが使用
される。
PLL制御回路9は、基本的には、メモリ16の各アド
レスをアクセスして各チャネルごとの指定情報とそれに
対応した同調情報を読み出し、チャネル指定情報を従来
と同様にチャネル指定情報信号19として可変分周器1
0へ与えることと、同調情報を同調情報信号20として
D/A変換器17へ与えることを行う0本実施例では、
設定スイッチ18を操作してメモリ16に同調情報を設
定するための機能を備える。これについては後述する。
レスをアクセスして各チャネルごとの指定情報とそれに
対応した同調情報を読み出し、チャネル指定情報を従来
と同様にチャネル指定情報信号19として可変分周器1
0へ与えることと、同調情報を同調情報信号20として
D/A変換器17へ与えることを行う0本実施例では、
設定スイッチ18を操作してメモリ16に同調情報を設
定するための機能を備える。これについては後述する。
なお、チャネル指定情報のビット幅は、本実施例では、
14ビツトとしであるが、基準発振器14の発振周波数
を10kHzとすると、指定可能な周波数範囲は、最大 (2′4−1)X10kHz=327.67MHz
(1)となる。
14ビツトとしであるが、基準発振器14の発振周波数
を10kHzとすると、指定可能な周波数範囲は、最大 (2′4−1)X10kHz=327.67MHz
(1)となる。
D/A変換器17は、前記同調情報信号20をアナログ
化する。これは低域通過フィルタ23にて平滑化等がな
され所定の制御電圧信号として可変容量ダイオード4に
印加される。ここで、本実施例では、同調情報信号20
は8ビツト幅からなるとしたが、可変容量ダイオードの
制御範囲をOV〜4vとすると、 4/(28−1)=7.8mV/ステップ
(2)のステップ幅で同調容量が可変可能である
。
化する。これは低域通過フィルタ23にて平滑化等がな
され所定の制御電圧信号として可変容量ダイオード4に
印加される。ここで、本実施例では、同調情報信号20
は8ビツト幅からなるとしたが、可変容量ダイオードの
制御範囲をOV〜4vとすると、 4/(28−1)=7.8mV/ステップ
(2)のステップ幅で同調容量が可変可能である
。
次に、PLL制御回路9は、具体的には例えば第3図に
示すように、切換回路151と、14ビツト以降送出回
路152と、先頭14ビット送出回路153と、同調情
報カウンタ154と、読出し回路+55と、書込み回路
156とで基本的に構成され、同調情報カウンタ154
と書込み回路156は同調情報を設定するための回路で
ある。
示すように、切換回路151と、14ビツト以降送出回
路152と、先頭14ビット送出回路153と、同調情
報カウンタ154と、読出し回路+55と、書込み回路
156とで基本的に構成され、同調情報カウンタ154
と書込み回路156は同調情報を設定するための回路で
ある。
設定スイッチ18は、例えばON(閉成) OFF(r
M成)スイッチであり、通常OFF状態にあるが、同調
情報をメモリ16に設定する際にON・OFF操作され
る。この設定スイッチ18のON・OFF操作の状態信
号は切換回路+51と同調情報カウンタ154と書込み
回路156とへ与えられる。
M成)スイッチであり、通常OFF状態にあるが、同調
情報をメモリ16に設定する際にON・OFF操作され
る。この設定スイッチ18のON・OFF操作の状態信
号は切換回路+51と同調情報カウンタ154と書込み
回路156とへ与えられる。
切換回路+51は、設定スイッチ18がOFF状態のと
きは14ビツト以降送出口路152の出力を選択し、O
N状態のときは同調情報カウンタ154の出力を選択し
、その選択した出力をD/A変換器17へ出力する。な
お、先頭14ビット送出回路153の出力はPLL局部
発振回路8の可変分周器10へ与えられる。読出し回路
155はメモリ16の任意アドレスをアクセスしてそこ
から情報を読み出し、その情報の先頭14ビツト(即ち
、チャネル指定情報の部分である)は先頭14ビット送
出回路!53へ、先頭14ビツト以降の8ビツト(即ち
、同調情報の部分である)は14ビツト以降送出口路1
52へそれぞれ分配出力される。
きは14ビツト以降送出口路152の出力を選択し、O
N状態のときは同調情報カウンタ154の出力を選択し
、その選択した出力をD/A変換器17へ出力する。な
お、先頭14ビット送出回路153の出力はPLL局部
発振回路8の可変分周器10へ与えられる。読出し回路
155はメモリ16の任意アドレスをアクセスしてそこ
から情報を読み出し、その情報の先頭14ビツト(即ち
、チャネル指定情報の部分である)は先頭14ビット送
出回路!53へ、先頭14ビツト以降の8ビツト(即ち
、同調情報の部分である)は14ビツト以降送出口路1
52へそれぞれ分配出力される。
次に、第4図に従って同調情報の設定手順を説明する。
なお、この同調情報の設定時には、第1図に示すように
、中間周波出力端子に例えばNF測定回路24を設定し
、中間周波出力点での雑音指数(NF)の最小点の検出
ができるようにしておく。
、中間周波出力端子に例えばNF測定回路24を設定し
、中間周波出力点での雑音指数(NF)の最小点の検出
ができるようにしておく。
同調情報の設定は、本実施例では、チャネルごとに行う
ようにしであるので、設定スイッチ18をON操作する
とともに、読出し回路155に対しメモリ16の例えば
先頭アドレスをアクセスさせ、そこに格納されているチ
ャネル#1の指定情報を読み出させる(ステップ41)
、その結果、チャネル#1の指定情報がPLL局部発振
回路8へ送出され、そこで所定周波数のローカル信号が
発生される。
ようにしであるので、設定スイッチ18をON操作する
とともに、読出し回路155に対しメモリ16の例えば
先頭アドレスをアクセスさせ、そこに格納されているチ
ャネル#1の指定情報を読み出させる(ステップ41)
、その結果、チャネル#1の指定情報がPLL局部発振
回路8へ送出され、そこで所定周波数のローカル信号が
発生される。
そして、設定スイッチ18をON操作した結果、ステッ
プ42の判定は肯定(YES)となり、これに応答して
同調情報カウンタ154はリセットされ(ステップ43
)、歩進動作を開始しくステップ44)、設定スイッチ
18がOFF操作されずステップ45の判定が否定(N
O)である間その歩進動作を続行しカウント値を増大さ
せる。
プ42の判定は肯定(YES)となり、これに応答して
同調情報カウンタ154はリセットされ(ステップ43
)、歩進動作を開始しくステップ44)、設定スイッチ
18がOFF操作されずステップ45の判定が否定(N
O)である間その歩進動作を続行しカウント値を増大さ
せる。
この同調情報カウンタ154のカウントアツプされつつ
ある各カウント値は切換回路151を介してD/A変換
器17へ与えられ、アンテナ同調回路2の同調状態が最
適同調点へ向かって次々と変更される。この状態変化は
NF測定回路24の指針等の表示で視認でき、その表示
が雑音指数の最小点を示すとき、即ち最適同調点が検出
できたとき、設定スイッチ18をOFF操作する。
ある各カウント値は切換回路151を介してD/A変換
器17へ与えられ、アンテナ同調回路2の同調状態が最
適同調点へ向かって次々と変更される。この状態変化は
NF測定回路24の指針等の表示で視認でき、その表示
が雑音指数の最小点を示すとき、即ち最適同調点が検出
できたとき、設定スイッチ18をOFF操作する。
その結果、ステップ45の判定が肯定(YES)となり
、これに応答して同調情報カウンタ154はその歩進動
作を停止する。すると、書込み回路156が作動し、同
調情報カウンタ154の出力カウント値をメモリ16の
先頭アドレスの同調情報エリアにチャネル#1の指定情
報に対応した同調情報として書き込む(ステップ46)
。
、これに応答して同調情報カウンタ154はその歩進動
作を停止する。すると、書込み回路156が作動し、同
調情報カウンタ154の出力カウント値をメモリ16の
先頭アドレスの同調情報エリアにチャネル#1の指定情
報に対応した同調情報として書き込む(ステップ46)
。
以上の手順をチャネルごとに繰り返し行うことによって
、全チャネルにおける同調情報をメモリ16に設定する
ことができる。
、全チャネルにおける同調情報をメモリ16に設定する
ことができる。
次に、第5図は、本発明の他の実施例を示す。
この第2実施例は、メモリの構成方式を変更したもので
、チャネル指定情報メモリ21と同調情報メモリ22と
をそれぞれ設けである。これは、チャネル間隔が比較的
狭い場合には可変容量ダイオード4のチャネルごとの変
化量が少ないことに着目して、複数のチャネル指定情報
を1つの同調情報で賄い、メモリの容量を減少させよう
としたものである。
、チャネル指定情報メモリ21と同調情報メモリ22と
をそれぞれ設けである。これは、チャネル間隔が比較的
狭い場合には可変容量ダイオード4のチャネルごとの変
化量が少ないことに着目して、複数のチャネル指定情報
を1つの同調情報で賄い、メモリの容量を減少させよう
としたものである。
第1実施例は、チャネル数がそれ程多くなく、チャネル
間隔が広い場合に好適であり、この第2実施例はチャネ
ル数が極めて多い場合に好適であるということになる。
間隔が広い場合に好適であり、この第2実施例はチャネ
ル数が極めて多い場合に好適であるということになる。
なお、この第2実施例での同調情報の設定は、例えば−
括される複数チャネルの中心周波数を求め、その中心周
波数またはその中心周波数に近いチャネルについての同
調情報を求めることが考えられる。
括される複数チャネルの中心周波数を求め、その中心周
波数またはその中心周波数に近いチャネルについての同
調情報を求めることが考えられる。
(発明の効果)
以上説明したように、本発明のアンテナ同調制御回路に
よれば、アンテナ同調回路の可変容量ダイオードに印加
する最適電圧と1対1に対応する同調情報を記憶し、こ
れにより可変容量ダイオードの同調容量を最適に制御す
るようにしたので、無線機ごとに最適同調が可能であり
、かつアンテナのQの無線機間のばらつきが大きい場合
でもアンテナそれぞれに適した同調を取ることが可能と
なる効果がある。
よれば、アンテナ同調回路の可変容量ダイオードに印加
する最適電圧と1対1に対応する同調情報を記憶し、こ
れにより可変容量ダイオードの同調容量を最適に制御す
るようにしたので、無線機ごとに最適同調が可能であり
、かつアンテナのQの無線機間のばらつきが大きい場合
でもアンテナそれぞれに適した同調を取ることが可能と
なる効果がある。
第1図は本発明の第1実施例に係るアンテナ同調制御回
路の構成ブロック図、第2図はチャネル指定情報同調情
報メモリの構成図、第3図はPLL制御回路の構成ブロ
ック図、第4図は同調情報の設定手順を示すフローチャ
ート、第5図は本発明の第2実施例に係るアンテナ同調
制御回路の構成ブロック図、第6図は従来例の構成ブロ
ック図である。 1・・・・・・アンテナ、 2・・・・・・アンテナ同
調回路、3・・・・・・コンデンサ、 4・・・・・・
可変容量ダイオード、5・・・・・・コンデンサ、 6
・・・・・・高周波増幅回路および帯域フィルタ、 7
・・・・・・ミキサ回路および帯域フィルタ、 8・・
・・・・PLL局部発振回路、9.9′・・・・・・P
LL制御回路、 10・・・・・・可変分周器、 11
・・・・・・VCO(電圧制御発振器)、12・・・・
・・低域通過フィルタ、 13・・・・・・位相比較器
、 14・・・・・・基準発振器、 15・・・・・・
直流増幅器、 16・・・・・・チャネル指定情報同調
情報メモリ、17・・・・・・D/A変換器、 18・
・・・・・設定スイッチ、1つ・・・・・チャネル指定
情報信号、 20・・・・・・同調情報信号、 21・
・・・・・チャネル指定情報メモリ、22・・・・・・
同調情報メモリ、 23・・・・・・低域通過フィルタ
、 24・・・・・NF測定回路。
路の構成ブロック図、第2図はチャネル指定情報同調情
報メモリの構成図、第3図はPLL制御回路の構成ブロ
ック図、第4図は同調情報の設定手順を示すフローチャ
ート、第5図は本発明の第2実施例に係るアンテナ同調
制御回路の構成ブロック図、第6図は従来例の構成ブロ
ック図である。 1・・・・・・アンテナ、 2・・・・・・アンテナ同
調回路、3・・・・・・コンデンサ、 4・・・・・・
可変容量ダイオード、5・・・・・・コンデンサ、 6
・・・・・・高周波増幅回路および帯域フィルタ、 7
・・・・・・ミキサ回路および帯域フィルタ、 8・・
・・・・PLL局部発振回路、9.9′・・・・・・P
LL制御回路、 10・・・・・・可変分周器、 11
・・・・・・VCO(電圧制御発振器)、12・・・・
・・低域通過フィルタ、 13・・・・・・位相比較器
、 14・・・・・・基準発振器、 15・・・・・・
直流増幅器、 16・・・・・・チャネル指定情報同調
情報メモリ、17・・・・・・D/A変換器、 18・
・・・・・設定スイッチ、1つ・・・・・チャネル指定
情報信号、 20・・・・・・同調情報信号、 21・
・・・・・チャネル指定情報メモリ、22・・・・・・
同調情報メモリ、 23・・・・・・低域通過フィルタ
、 24・・・・・NF測定回路。
Claims (1)
- アンテナ同調回路の構成要素たる可変容量ダイオード
の同調容量を規定する各種の制御電圧を発生するアンテ
ナ同調制御回路であって;このアンテナ同調制御回路は
、前記各種の制御電圧と1対1に対応する各種の同調情
報が格納される記憶手段と;前記記憶手段から所定の同
調情報を読み出す読出制御手段と;前記読み出された同
調情報をアナログ化し可変容量ダイオードに印加すべき
制御電圧信号を形成する信号形成手段と;を備えている
ことを特徴とするアンテナ同調制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63275357A JP2578951B2 (ja) | 1988-10-31 | 1988-10-31 | アンテナ同調制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63275357A JP2578951B2 (ja) | 1988-10-31 | 1988-10-31 | アンテナ同調制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02121516A true JPH02121516A (ja) | 1990-05-09 |
JP2578951B2 JP2578951B2 (ja) | 1997-02-05 |
Family
ID=17554345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63275357A Expired - Lifetime JP2578951B2 (ja) | 1988-10-31 | 1988-10-31 | アンテナ同調制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2578951B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0601743A1 (en) * | 1992-12-10 | 1994-06-15 | Nokia Mobile Phones Ltd. | Tuning of a radio receiver |
JP2010283876A (ja) * | 2002-09-27 | 2010-12-16 | Thomson Licensing | テレビジョン信号チューナ用の電子的整合システム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5632820A (en) * | 1979-08-28 | 1981-04-02 | Mitsumi Electric Co Ltd | Tuning system of tuner |
JPS628612A (ja) * | 1985-07-05 | 1987-01-16 | Matsushita Electric Ind Co Ltd | チユ−ナの入力段フイルタ同調装置 |
JPS62210719A (ja) * | 1986-03-12 | 1987-09-16 | Alps Electric Co Ltd | 電子同調チユ−ナ |
-
1988
- 1988-10-31 JP JP63275357A patent/JP2578951B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5632820A (en) * | 1979-08-28 | 1981-04-02 | Mitsumi Electric Co Ltd | Tuning system of tuner |
JPS628612A (ja) * | 1985-07-05 | 1987-01-16 | Matsushita Electric Ind Co Ltd | チユ−ナの入力段フイルタ同調装置 |
JPS62210719A (ja) * | 1986-03-12 | 1987-09-16 | Alps Electric Co Ltd | 電子同調チユ−ナ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0601743A1 (en) * | 1992-12-10 | 1994-06-15 | Nokia Mobile Phones Ltd. | Tuning of a radio receiver |
JP2010283876A (ja) * | 2002-09-27 | 2010-12-16 | Thomson Licensing | テレビジョン信号チューナ用の電子的整合システム |
Also Published As
Publication number | Publication date |
---|---|
JP2578951B2 (ja) | 1997-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5473289A (en) | Temperature compensated crystal oscillator | |
JPS6224974B2 (ja) | ||
GB2065396A (en) | Phase locked loop circuits | |
US20010006356A1 (en) | Voltage controlled oscillator assembly | |
US6476684B2 (en) | Low noise frequency modulator having variable carrier frequency | |
JPH02121516A (ja) | アンテナ同調制御回路 | |
JP4794790B2 (ja) | 可変周波数発振器 | |
JPS62210719A (ja) | 電子同調チユ−ナ | |
KR19990036887A (ko) | 위상 동기 회로 | |
JP2911269B2 (ja) | Pll周波数シンセサイザ | |
JPS63287113A (ja) | 位相同期ル−プ用集積回路 | |
US5204552A (en) | Voltage controlled oscillator and an operating method thereof | |
JPH11168399A (ja) | 受信回路 | |
JP3088182B2 (ja) | 無線選択呼出受信機 | |
JPH0191531A (ja) | 位相固定ループ回路に関する改良 | |
JPH0349473Y2 (ja) | ||
JPH04145728A (ja) | 電子チューナーの選局装置 | |
KR100269293B1 (ko) | Ota필터의중심주파수제어장치 | |
JP2779270B2 (ja) | 無線受信装置 | |
JPH0645928A (ja) | 発振器回路 | |
JPS6258562B2 (ja) | ||
JP2827307B2 (ja) | Pll受信機 | |
JPH08330998A (ja) | チューナ装置 | |
JPH11274951A (ja) | 小電力無線装置 | |
JPH0371721A (ja) | 位相同期回路 |