JP2578951B2 - アンテナ同調制御回路 - Google Patents

アンテナ同調制御回路

Info

Publication number
JP2578951B2
JP2578951B2 JP63275357A JP27535788A JP2578951B2 JP 2578951 B2 JP2578951 B2 JP 2578951B2 JP 63275357 A JP63275357 A JP 63275357A JP 27535788 A JP27535788 A JP 27535788A JP 2578951 B2 JP2578951 B2 JP 2578951B2
Authority
JP
Japan
Prior art keywords
circuit
tuning
information
memory
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63275357A
Other languages
English (en)
Other versions
JPH02121516A (ja
Inventor
洋一郎 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63275357A priority Critical patent/JP2578951B2/ja
Publication of JPH02121516A publication Critical patent/JPH02121516A/ja
Application granted granted Critical
Publication of JP2578951B2 publication Critical patent/JP2578951B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はアンテナ同調制御回路に係り、特にアンテナ
同調回路の構成要素たる可変容量ダイオードの同調容量
の制御技術に関する。
(従来の技術) 周知のように、複数の無線チャネルを1つのアンテナ
で扱う無線機では、アンテナ同調回路に1または2以上
の可変容量ダイオードを用い、その可変容量ダイオード
の同調容量を制御するようにしている。このようなアン
テナ同調制御回路としては、従来、例えば第6図に示す
ものが知られている。
第6図は無線受信機の所謂高周波回路を示す。この高
周波回路は、受信アンテナたるアンテナ1と、このアン
テナ1と共にアンテナ同調回路2を構成するコンデンサ
3、可変容量ダイオード4およびコンデンサ5と、高周
波増幅回路および帯域フィルタ6と、ミキサ回路および
帯域フィルタ7と、PLL(Phase Locked Loop)局部発振
回路8と、PLL制御回路9′と、チャネル指定情報メモ
リ21と、直流増幅器15とを基本的に備えるが、アンテナ
同調制御回路は狭義にはPLL局部発振回路8が構成し、
また広義にはPLL局部発振回路8以降の各要素が構成し
ているとすることができる。
即ち、PLL制御回路9′は、複数のチャネル指定情報
を格納するチャネル指定情報メモリ21からチャネル指定
情報を読み出し、それをチャネル指定情報信号19として
PLL局部発振回路8の可変分周器10へ与える。
PLL局部発振回路8は、電圧制御発振器(VCO)11の発
振周波数を分周する可変分周器10の出力信号と基準発振
器14の出力信号を位相比較器13にて位相比較し、その誤
差信号を低域通過フィルタ12にて積分して得られる制御
電圧VTによってVCO11の発振周波数を制御するように構
成され、VCO11の出力信号がミキサ回路へローカル信号
として与えられるが、可変分周器10の分周比を前記チャ
ネル指定情報信号19によって変更し、以てチャネル指定
情報信号19に対応したローカル信号が得られるようにな
っている。そして、チャネル指定情報信号19に対応した
ローカル信号を発生させるVCO11の制御電圧VTを直流増
幅器15を介して可変容量ダイオード4に印加してその同
調容量を所望値に可変設定し、以て複数の無線チャネル
を包含する広い周波数範囲に渡りアンテナ同調が取れる
ようになっている。
(発明が解決しようとする課題) しかしながら、前述した従来のアンテナ同調制御回路
にあっては次のような問題がある。
まず、アンテナ同調回路の可変容量ダイオードの同調
容量をVCOの制御電圧で調整制御する場合、VCOに用いら
れる可変容量ダイオードとアンテナ同調回路の可変容量
ダイオードの両者において電圧対容量値を同一にするの
は困難であるので、各無線機間においてVCO制御電圧VT
が同値であっても同調容量は同値とはならず誤差が生ず
る。即ち、全ての無線機を一律に最適同調状態に設定す
るのが困難である。
また、アンテナのQは無線機によってばらつきがある
が、一定のチャンネル周波数では一定の同調容量しか得
られないので、アンテナのQが低い場合には大して問題
とはならないが、アンテナのQが高い場合には全チャネ
ル周波数の中の上限周波数と下限周波数では同調ずれが
大きくなる。
本発明は、このような従来の問題点に鑑みなされたも
ので、その目的は、各無線機ごとに最適同調が可能であ
り、かつアンテナそれぞれに適した同調を取ることがで
きるアンテナ同調制御回路を提供することにある。
(課題を解決するための手段) 前記目的を達成するために、本発明のアンテナ同調制
御回路は次の如き構成を有する。
即ち、本発明のアンテナ同調制御回路は、PLL局部発
振回路(8)と、PLL制御回路(9)と、メモリ(16)
と、設定スイッチ(18)と制御用電圧信号形成回路(3
0)とを有するアンテナ同調制御回路であって、メモリ
(16)は、チャネル指定情報とそのチャネル指定情報に
対応した同調情報とを記憶し、設定スイッチ(18)は、
オン・オフ切換により、同調情報設定モードを設定し、
制御用電圧信号形成回路(30)は、PLL制御回路(9)
から同調情報を入力してアナログ化し、制御用電圧信号
を形成してアンテナ同調回路(2)へ出力し、PLL制御
回路(9)は、切換回路(151)と、指定情報選出回路
(157)と、同調情報用カウンタ(154)と、読出し回路
(155)と、書込み回路(156)とを有し、読出し回路
(155)が、メモリ(16)から指定されたチャネル毎の
情報を読出し、指定情報選出回路(157)がその情報か
らチャネル指定情報と同調情報とを選出して、チャネル
指定情報をPLL局部発振回路(8)に、同調情報を切換
回路(151)に出力し、切換回路(151)が、切換によ
り、入力する指定情報選出回路(157)の出力信号、ま
たは同調情報用カウンタ(154)の発生する歩進信号の
いずれか一方を、制御用電圧信号形成回路(30)に出力
し、同調情報用カウンタ(154)が、設定スイッチ(1
8)のオン信号の入力により、歩進信号を順次発生し、
設定スイッチ(18)のオン信号を入力した同調情報設定
モードの時において、切換回路(151)は、同調情報用
カウンタ(154)の順次発生する歩進信号を制御用電圧
信号形成回路(30)に出力し、最適同調時において、設
定スイッチ(18)のオフ信号を入力したときには、書込
み回路(156)は同調情報用カウンタ(154)の発生した
対応する歩進信号情報をメモリ(16)に書き込む。ま
た、メモリ(16)は、チャネル指定情報メモリ(21)
と、同調情報メモリ(22)とからなってもよい。さら
に、指定情報選出回路(157)は、14ビット以降送出回
路(152)と、先頭14ビット送出回路(153)とからなる
ことを特徴とするものである。
(作用) 次に、前記の如く構成される本発明のアンテナ同調制
御回路の作用を説明する。
同調情報設定モードにおいて、同調情報用カウンタ15
4からの歩進信号を切換回路151を介して制御用電圧信号
形成回路30に出力し、検出した最適同調点における歩進
信号を同調情報としてメモリ16にチャネル指定情報に対
応して記憶する。そして、チャネル指定時に、メモリ16
からチャネル指定情報を読み出してPLL制御回路9を介
してPLL局部発振回路8へ供給するとともに、チャネル
指定情報に対応して記憶された同調情報を切換回路151
を介して制御用電圧信号形成回路30へ供給する。制御用
電圧信号形成回路30では同調情報をアナログ化しアンテ
ナ同調回路2の可変容量ダイオードに印加すべき電圧制
御信号を形成する。ここで、メモリ16に記憶された同調
情報は、最適同調点の検出に基づき得られたものであ
り、可変容量ダイオードが所定の同調容量の示すのに必
要な制御電圧と1対1に対応した所定ビットパターンか
らなるものである。そして、可変容量ダイオードが所定
の同調容量を示すとは、アンテナ同調回路がある無線周
波数に同調した場合のことであるから、それはアンテナ
のQのばらつきを包含したものとなる。
従って、無線機ごとに最適同調が可能であり、かつア
ンテナのQの無線機間のばらつきが大きい場合でもアン
テナそれぞれに適した同調を取ることが可能となる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
第1図は本発明の一実施例に係るアンテナ同調制御回
路を示す。なお、従来例と同一構成部分には同一符号を
付しその説明を省略する。
第1図において、本発明のアンテナ同調制御回路は、
PLL制御回路9と、チャネル指定情報同調情報メモリ16
と、D/A変換器17と、低域通過フィルタ23とで構成さ
れ、PLL制御回路9には設定スイッチ18が付加されてい
る。D/A変換器17と低減通過フィルタ23とは制御用電圧
信号形成回路30を構成する。
チャネル指定情報同調情報メモリ16は、例えば第2図
に示すように、アドレス毎にチャネル指定情報エリア
(例えば14ビット幅)と同調情報エリア(例えば8ビッ
ト幅)が設けてあり、あるアドレスをアクセスすると、
あるチャネルの指定情報とこれに対応した同調情報が対
になって読み出されるようになっている。チャネル指定
情報の設定は従来と同様に全ての無線機において同一に
行われる。一方、同調情報の設定は無線機ごとにその無
線機のアンテナ同調回路に最適となるように行われる
(詳細は後述する)。このメモリは、例えば電気的書込
み消去可能プログラムROMたるEEPROMが使用される。
PLL制御回路9は、基本的には、メモリ16の各アドレ
スをアクセスして各チャネルごとの指定情報とそれに対
応した同調情報を読み出し、チャネル指定情報を従来と
同様にチャネル指定情報信号19として可変分周器10へ与
えることと、同調情報を同調情報信号20としてD/A変換
器17へ与えることを行う。本実施例では、設定スイッチ
18を操作してメモリ16に同調情報を設定するための機能
を備える。これについては後述する。なお、チャネル指
定情報のビット幅は、本実施例では、14ビットとしてあ
るが、基準発振器14の発振周波数を10kHzとすると、指
定可能な周波数範囲は、最大 (214−1)×10kHz=327.67MHz ……(1) となる。
D/A変換器17は、前記同調情報信号20をアナログ化す
る。これは低域通過フィルタ23にて平滑化等がなされ所
定の制御電圧信号として可変容量ダイオード4に印加さ
れる。ここで、本実施例では、同調情報信号20は8ビッ
ト幅からなるとしたが、可変容量ダイオードの制御範囲
を0V〜4Vとすると、 4/(28−1)=7.8mV/ステップ ……(2) のステップ幅で同調容量が可変可能である。
次に、PLL制御回路9は、具体的には例えば第3図に
示すように、切換回路151と、14ビット以降送出回路152
および先頭14ビット送出回路152を含む指定情報選出回
路157と、同調情報カウンタ154と、読出し回路155と、
書込み回路156とで基本的に構成され、同調情報用カウ
ンタ154と書込み回路156は同調情報を設定するための回
路である。
設定スイッチ18は、例えばON(閉成)OFF(開成)ス
イッチであり、通常OFF状態にあるが、同調情報をメモ
リ16に設定する際にON・OFF操作される。この設定スイ
ッチ18のON・OFF操作の状態信号は切換回路151と同調情
報用カウンタ154と書込み回路156とへ与えられる。
切換回路151は、設定スイッチ18がOFF状態のときは14
ビット以降送出回路152の出力を選択し、ON状態のとき
は同調情報用カウンタ154の出力を選択し、その選択し
た出力をD/A変換器17へ出力する。なお、先頭14ビット
送出回路153の出力はPLL局部発振回路8の可変分周器10
へ与えられる。読出し回路155はメモリ16の任意アドレ
スをアクセスしてそこから情報を読み出し、その情報の
先頭14ビット(即ち、チャネル指定情報の部分である)
は先頭14ビット送出回路153へ、先頭14ビット以降の8
ビット(即ち、同調情報の部分である)は14ビット以降
送出回路152へそれぞれ分配出力される。
次に、第4図に従って同調情報の設定手順を説明す
る。なお、この同調情報の設定時には、第1図に示すよ
うに、中間周波出力端子に例えばNF測定回路24を設定
し、中間周波出力点での雑音指数(NF)の最小点の検出
ができるようにしておく。
同調情報の設定は、本実施例では、チャネルごとに行
うようにしてあるので、設定スイッチ18をON操作すると
ともに、読出し回路155に対しメモリ16の例えば先頭ア
ドレスをアクセスさせ、そこに格納されているチャネル
♯1の指定情報を読み出させる(ステップ41)。その結
果、チャネル♯1の指定情報がPLL局部発振回路8へ送
出され、そこで所定周波数のローカル信号が発生され
る。
そして、設定スイッチ18をON操作した結果、ステップ
42の判定は肯定(YES)となり、これに応答して同調情
報用カウンタ154はリセットされ(ステップ43)、歩進
動作を開始し(ステップ44)、設定スイッチ18がOFF操
作されずステップ45の判定が否定(NO)である間その歩
進動作を続行しカウント値を増大させる。
この同調情報用カウンタ154のカウントアップされつ
つある各カウント値は切換回路151を介してD/A変換器17
へ与えられ、アンテナ同調回路2の同調状態が最適同調
点へ向かって次々と変更される。この状態変化はNF測定
回路24の指針等の表示で視認でき、その表示が雑音指数
の最小点を示すとき、即ち最適同調点が検出できたと
き、設定スイッチ18をOFF操作する。
その結果、ステップ45の判定が肯定(YES)となり、
これに応答して同調情報用カウンタ154はその歩進動作
を停止する。すると、書込み回路156が作動し、同調情
報用カウンタ154の出力カウント値をメモリ16の先頭ア
ドレスの同調情報エリアにチャネル♯1の指定情報に対
応した同調情報として書き込む(ステップ46)。
以上の手順をチャネルごとに繰り返し行うことによっ
て、全チャネルにおける同調情報をメモリ16に設定する
ことができる。
次に、第5図は、本発明の他の実施例を示す。この第
2実施例は、メモリの構成方式を変更したもので、メモ
リ16をチャネル指定情報メモリ21と同調情報メモリ22と
にそれぞれ分けてある。これは、チャネル間隔が比較的
狭い場合には可変容量ダイオード4のチャネルごとの変
化量が少ないことに着目して、複数のチャネル指定情報
を1つの同調情報で賄い、メモリの容量を減少させよう
としたものである。
第1実施例は、チャネル数がそれ程多くなく、チャネ
ル間隔が広い場合に好適であり、この第2実施例はチャ
ネル数が極めて多い場合に好適であるということにな
る。
なお、この第2実施例での同調情報の設定は、例えば
一括される複数チャネルの中心周波数を求め、その中心
周波数またはその中心周波数に近いチャネルについての
同調情報を求めることが考えられる。
(発明の効果) 以上説明したように、本発明のアンテナ同調制御回路
によれば、同調情報設定モードにおいて、同調情報用カ
ウンタからの歩進信号を切換回路を介して制御用電圧信
号形成回路に出力し、検出した最適同調点における歩進
信号を同調情報としてメモリにチャネル指定情報に対応
して記憶し、チャネル指定時に、メモリからチャネル指
定情報を読み出してPLL局部発振回路へ供給するととも
に、チャネル指定情報に対応して記憶された同調情報を
切換回路を介して制御用電圧信号形成回路へ供給するこ
とにより、可変容量ダイオードの同調容量を最適に制御
するようにしたので、無線機ごとに最適同調が可能であ
り、かつアンテナのQの無線機間のばらつきが大きい場
合でもアンテナそれぞれに適した同調を取ることが可能
となる効果がある。
【図面の簡単な説明】
第1図は本発明の第1実施例に係るアンテナ同調制御回
路の構成ブロック図、第2図はチャネル指定情報同調情
報メモリの構成図、第3図はPLL制御回路の構成ブロッ
ク図、第4図は同調情報の設定手順を示すフローチャー
ト、第5図は本発明の第2実施例に係るアンテナ同調制
御回路の構成ブロック図、第6図は従来例の構成ブロッ
ク図である。 1……アンテナ、2……アンテナ同調回路、3……コン
デンサ、4……可変容量ダイオード、5……コンデン
サ、6……高周波増幅回路および帯域フィルタ、7……
ミキサ回路および帯域フィルタ、8……PLL局部発振回
路、9,9′……PLL制御回路、10……可変分周器、11……
VCO(電圧制御発振器)、12……低域通過フィルタ、13
……位相比較器、14……基準発振器、15……直流増幅
器、16……チャネル指定情報同調情報メモリ、17……D/
A変換器、18……設定スイッチ、19……チャネル指定情
報信号、20……同調情報信号、21……チャネル指定情報
メモリ、22……同調情報メモリ、23……低域通過フィル
タ、24……NF測定回路、30……制御用電圧信号形成回
路、151……切換回路、152……14ビット以降送出回路、
153……先頭14ビット送出回路、154……同調情報用カウ
ンタ、155……読出し回路、156……書込み回路、157…
…指定情報選出回路。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】PLL局部発振回路(8)と、PLL制御回路
    (9)と、メモリ(16)と、設定スイッチ(18)と制御
    用電圧信号形成回路(30)とを有するアンテナ同調制御
    回路であって、 メモリ(16)は、チャネル指定情報とそのチャネル指定
    情報に対応した同調情報とを記憶し、 設定スイッチ(18)は、オン・オフ切換により、同調情
    報設定モードを設定し、 制御用電圧信号形成回路(30)は、PLL制御回路(9)
    から同調情報を入力してアナログ化し、制御用電圧信号
    を形成してアンテナ同調回路(2)へ出力し、 PLL制御回路(9)は、切換回路(151)と、指定情報選
    出回路(157)と、同調情報用カウンタ(154)と、読出
    し回路(155)と、書込み回路(156)とを有し、読出し
    回路(155)が、メモリ(16)から指定されたチャネル
    毎の情報を読出し、指定情報選出回路(157)がその情
    報からチャネル指定情報と同調情報とを選出して、チャ
    ネル指定情報をPLL局部発振回路(8)に、同調情報を
    切換回路(151)に出力し、切換回路(151)が、切換に
    より、入力する指定情報選出回路(157)の出力信号、
    または同調情報用カウンタ(154)の発生する歩進信号
    のいずれか一方を、制御用電圧信号形成回路(30)に出
    力し、同調情報用カウンタ(154)が、設定スイッチ(1
    8)のオン信号の入力により、歩進信号を順次発生し、 設定スイッチ(18)のオン信号を入力した同調情報設定
    モードの時において、 切換回路(151)は、同調情報用カウンタ(154)の順次
    発生する歩進信号を制御用電圧信号形成回路(30)に出
    力し、 最適同調時において、設定スイッチ(18)のオフ信号を
    入力したときには、書込み回路(156)は同調情報用カ
    ウンタ(154)の発生した対応する歩進信号情報をメモ
    リ(16)に書き込む アンテナ同調制御回路。
  2. 【請求項2】メモリ(16)は、チャネル指定情報メモリ
    (21)と、同調情報メモリ(22)とからなる 特許請求の範囲第1項に記載のアンテナ同調制御回路。
  3. 【請求項3】指定情報選出回路(157)は、14ビット以
    降送出回路(152)と、先頭14ビット送出回路(153)と
    からなる 特許請求の範囲第1項、または第2項に記載のアンテナ
    同調制御回路。
JP63275357A 1988-10-31 1988-10-31 アンテナ同調制御回路 Expired - Lifetime JP2578951B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63275357A JP2578951B2 (ja) 1988-10-31 1988-10-31 アンテナ同調制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63275357A JP2578951B2 (ja) 1988-10-31 1988-10-31 アンテナ同調制御回路

Publications (2)

Publication Number Publication Date
JPH02121516A JPH02121516A (ja) 1990-05-09
JP2578951B2 true JP2578951B2 (ja) 1997-02-05

Family

ID=17554345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63275357A Expired - Lifetime JP2578951B2 (ja) 1988-10-31 1988-10-31 アンテナ同調制御回路

Country Status (1)

Country Link
JP (1) JP2578951B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI94689C (fi) * 1992-12-10 1995-10-10 Nokia Mobile Phones Ltd Radiovastaanottimen virityspiirien viritys
US6925291B2 (en) * 2002-09-27 2005-08-02 Thomson Licensing S.A. Electronic alignment system for a television signal tuner

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632820A (en) * 1979-08-28 1981-04-02 Mitsumi Electric Co Ltd Tuning system of tuner
JPS628612A (ja) * 1985-07-05 1987-01-16 Matsushita Electric Ind Co Ltd チユ−ナの入力段フイルタ同調装置
JPS62210719A (ja) * 1986-03-12 1987-09-16 Alps Electric Co Ltd 電子同調チユ−ナ

Also Published As

Publication number Publication date
JPH02121516A (ja) 1990-05-09

Similar Documents

Publication Publication Date Title
US5175884A (en) Voltage controlled oscillator with current control
US6512801B1 (en) Receiver capable of selecting optimal voltage controlled oscillator
US6731349B1 (en) Tuner with at least a first and a second frequency band
US6564040B1 (en) Communication device and communication method
JP2578951B2 (ja) アンテナ同調制御回路
CA1124900A (en) Tuning control apparatus for a frequency synthesizer tuner
US4414687A (en) Radio receiver
JPS625492B2 (ja)
JP4794790B2 (ja) 可変周波数発振器
US7010285B2 (en) Phase locking loop frequency synthesizer
US5894246A (en) Automatically tuning a voltage controlled oscillator for minimum side band noise
JPS62210719A (ja) 電子同調チユ−ナ
JPS5817734A (ja) ロランc受信機用ノッチフィルタ装置
JPH04358423A (ja) 受信機
JPS5852374B2 (ja) 周波数シンセサイザ受信機
JPH0475686B2 (ja)
JPH11274951A (ja) 小電力無線装置
JPH08330998A (ja) チューナ装置
JP2755842B2 (ja) スーパヘテロダイン受信機およびその調整装置
JPH0434576Y2 (ja)
JPH0318774B2 (ja)
JP3088182B2 (ja) 無線選択呼出受信機
JPH087706Y2 (ja) Pll周波数シンセサイザ回路
JPH06101691B2 (ja) Pllシンセサイザ方式選局回路
JPH0371721A (ja) 位相同期回路