JPS628612A - チユ−ナの入力段フイルタ同調装置 - Google Patents
チユ−ナの入力段フイルタ同調装置Info
- Publication number
- JPS628612A JPS628612A JP60148712A JP14871285A JPS628612A JP S628612 A JPS628612 A JP S628612A JP 60148712 A JP60148712 A JP 60148712A JP 14871285 A JP14871285 A JP 14871285A JP S628612 A JPS628612 A JP S628612A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input stage
- tuner
- tuning
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ア・ンプコンバータ方式のチューナ等に用い
られる入力段フィルタの同調装置に関するものである。
られる入力段フィルタの同調装置に関するものである。
従来の技術
一般に、既存のＣＡＴＶコンバータとしては。
局部発振周波数が受信周波数より高いアップコンバータ
方式と、既存のテレビ受像機に接続するために特定チャ
ンネルに変換するダウンコンバータ方式とを縦続接続し
たア・ンプ／ダウシコンバータ方式の受信方式が用いら
れている。
方式と、既存のテレビ受像機に接続するために特定チャ
ンネルに変換するダウンコンバータ方式とを縦続接続し
たア・ンプ／ダウシコンバータ方式の受信方式が用いら
れている。
一方、近年０ＡＴＶのチャンネル数の増加に従って、第
１１Ｆ周波数”ｉｆ＋ ）が高くとられるようになって
きているが、同調素子に可変容量ダイオードを使った電
子チューナでは、第１局部発振器と入力段同調フィルタ
との両者に共通の同調電圧を加えると両者の可変範囲の
周波数の変化比が異なるために、第１局部発振周波数を
優先して同調させると入力同調周波数のトラ・ンキング
誤差が大きくなるので、入力段フィルタとして非同調の
ＢＰＦを用いることが多い。ところが、入力段フィルタ
を非同調にすると混変調、相互変調等の妨害特性が悪い
。そこで、入力段フィルタの同調を行なう手段として、
第１局部発振器の同調電圧と独立の入力段同調電圧メモ
リー機能を備えた選局装置が提案されている。
１１Ｆ周波数”ｉｆ＋ ）が高くとられるようになって
きているが、同調素子に可変容量ダイオードを使った電
子チューナでは、第１局部発振器と入力段同調フィルタ
との両者に共通の同調電圧を加えると両者の可変範囲の
周波数の変化比が異なるために、第１局部発振周波数を
優先して同調させると入力同調周波数のトラ・ンキング
誤差が大きくなるので、入力段フィルタとして非同調の
ＢＰＦを用いることが多い。ところが、入力段フィルタ
を非同調にすると混変調、相互変調等の妨害特性が悪い
。そこで、入力段フィルタの同調を行なう手段として、
第１局部発振器の同調電圧と独立の入力段同調電圧メモ
リー機能を備えた選局装置が提案されている。
第４図にその入力段フィルタの同調方式の選局装置の一
例のブロック図を示す。以下、図面を参照しながら従来
のアップ／ダウンコンバータ方式の選局装置について説
明する。第４図において。
例のブロック図を示す。以下、図面を参照しながら従来
のアップ／ダウンコンバータ方式の選局装置について説
明する。第４図において。
２はア・フプコンバータ！、３はダウンコンバータ部で
、１、ダウンコンバータ部３は前者のアップコンバータ
部２の出力側に接続されている。アンテナ入力端子４で
受信された信号から、入力段同調フィルタ５で同調した
受信希望周波数（ｆｄ ）が取り出され、ＲＦアンプ６
で増幅されて、第１ミキサ７の入力信号端子へ入力され
る。尚、ＲＦアンプ６には端子１５よりムＧＯ電圧が加
えられている。第１局部発振器８の同調用の可変容量ダ
イオードには局発電圧制御端子９より、第１ＩＦ周波数
を’ｉｆ、としたときに第１局部発振周波数”ＬＯｌ
）が ’Ｌｏ 、＝ ’ｉｆｔ ＋ ’ａ となるように同調電圧が加えられ、その出力が第１ミキ
サ７の局発信号端子に入力される。第１ミギサ７で変換
された第１ＩＦ信号”ｉｆ、）は第１工ｙアンプ１０で
増幅された後、第２ミキサ１１の入力信号端子へ入力さ
れる。第２局部発振器１２は、第２ＩＦ周波数を’ｉｆ
２ としたときに第２局部発振周波数” ＬＯ２）とし
てｆＬＯ２＝ ’ｉｆ＋ −’ｉｆｚ ’又は’ＬＯ２
＝ ’ｉｆ＋ ＋’１ｆ２）で発振するようになされて
いる固定周波数発振器であり、その出力は第２ミキサ１
１の局発信号端子へ入力される。第２ミキサ１１で変換
された第２ＩＦ信号”ｉｆｚ ）は第２ＩＦアンプ１３
でアンプされ、端子１４より出力される。
、１、ダウンコンバータ部３は前者のアップコンバータ
部２の出力側に接続されている。アンテナ入力端子４で
受信された信号から、入力段同調フィルタ５で同調した
受信希望周波数（ｆｄ ）が取り出され、ＲＦアンプ６
で増幅されて、第１ミキサ７の入力信号端子へ入力され
る。尚、ＲＦアンプ６には端子１５よりムＧＯ電圧が加
えられている。第１局部発振器８の同調用の可変容量ダ
イオードには局発電圧制御端子９より、第１ＩＦ周波数
を’ｉｆ、としたときに第１局部発振周波数”ＬＯｌ
）が ’Ｌｏ 、＝ ’ｉｆｔ ＋ ’ａ となるように同調電圧が加えられ、その出力が第１ミキ
サ７の局発信号端子に入力される。第１ミギサ７で変換
された第１ＩＦ信号”ｉｆ、）は第１工ｙアンプ１０で
増幅された後、第２ミキサ１１の入力信号端子へ入力さ
れる。第２局部発振器１２は、第２ＩＦ周波数を’ｉｆ
２ としたときに第２局部発振周波数” ＬＯ２）とし
てｆＬＯ２＝ ’ｉｆ＋ −’ｉｆｚ ’又は’ＬＯ２
＝ ’ｉｆ＋ ＋’１ｆ２）で発振するようになされて
いる固定周波数発振器であり、その出力は第２ミキサ１
１の局発信号端子へ入力される。第２ミキサ１１で変換
された第２ＩＦ信号”ｉｆｚ ）は第２ＩＦアンプ１３
でアンプされ、端子１４より出力される。
ところで、ＲＦ同調周波数（ｆｄ）は次のような手順で
得られる。まず、チャンネル選局指令がマイクロコンピ
ュータ１７に入力されると、マイクロコンピュータ１７
は予じめ任意のチャンネルデータとその入力段同調電圧
情報を記憶しているデジタルメモリー１６から取り出し
、各チャンネルに対し演算補正をする。その演算補正は
次のように行なっている。あるＲＦ倍信号ＲＦ ）を受
信時の局発同調電圧をＢＴＬＯ％ この時の入力段同
調フィルタの同調電圧をＢＴＲＦとし、新しく選局した
ＲＦ倍信号ＲＦ’）を受信した時その局発同調電圧をＢ
ＴＬＯ’とした時、入力段同調フィルタの同調電圧ＢＴ
Ｒ〆を 但し、’ｉｆ＋”第１ＩＦとする。
得られる。まず、チャンネル選局指令がマイクロコンピ
ュータ１７に入力されると、マイクロコンピュータ１７
は予じめ任意のチャンネルデータとその入力段同調電圧
情報を記憶しているデジタルメモリー１６から取り出し
、各チャンネルに対し演算補正をする。その演算補正は
次のように行なっている。あるＲＦ倍信号ＲＦ ）を受
信時の局発同調電圧をＢＴＬＯ％ この時の入力段同
調フィルタの同調電圧をＢＴＲＦとし、新しく選局した
ＲＦ倍信号ＲＦ’）を受信した時その局発同調電圧をＢ
ＴＬＯ’とした時、入力段同調フィルタの同調電圧ＢＴ
Ｒ〆を 但し、’ｉｆ＋”第１ＩＦとする。
以上のようにマイクロコンピュータ１７で各チャンネル
に対して演算補正した入力段同調電圧情報は、Ｄ／Ａ変
換回路１８でアナログ電圧に変換され、入力段フィルタ
同調電圧制御端子１９から抵抗器２０を介して入力段同
調フィルタ５の可変容量ダイオードに加えられ、希望入
力同調周波数（ｆｄ）に同調するよう構成されている。
に対して演算補正した入力段同調電圧情報は、Ｄ／Ａ変
換回路１８でアナログ電圧に変換され、入力段フィルタ
同調電圧制御端子１９から抵抗器２０を介して入力段同
調フィルタ５の可変容量ダイオードに加えられ、希望入
力同調周波数（ｆｄ）に同調するよう構成されている。
発明が解決しようとする問題点
ところが、このようなチューナとその入力段同調電圧を
記憶した専用のデジタルメモリー忙より構成されたチャ
ンネル選局装置においては、メモリー消えやチューナの
故障等のトラブルが発生して、新たにデジタルメモリー
への初期値設定をやシ直す必要が生じた場合に、受信で
きるチャンネルやその電波受信状態が多様で一定してい
ない一般需要家の使用状態では、特にその再設定が困難
であるという問題があった。
記憶した専用のデジタルメモリー忙より構成されたチャ
ンネル選局装置においては、メモリー消えやチューナの
故障等のトラブルが発生して、新たにデジタルメモリー
への初期値設定をやシ直す必要が生じた場合に、受信で
きるチャンネルやその電波受信状態が多様で一定してい
ない一般需要家の使用状態では、特にその再設定が困難
であるという問題があった。
本発明は、このような従来の問題点を解決するものであ
り、しかもデジタルメモリーの初期値設定を省略しうる
手段を提供するものである。
り、しかもデジタルメモリーの初期値設定を省略しうる
手段を提供するものである。
問題点を解決するための手段
本発明のチューナの入力段フィルタの同調装置は、チュ
ーナの入力段フィルタの同調素子である可変容量ダイオ
ードに同調電圧を供給する第１のＤ／Ａ変換回路と、第
２のＤ／Ａ変換回路を通して得られるアナログ電圧とＩ
Ｆ−五ＧＯ電圧とを比較する比較器と、チューナのＲＦ
−ムＧＯ端子に通常のＲＦ−五ＧＯ電圧を印加するか第
３のＤ／Ａ変換回路からのアナログ電圧を印加するかを
切換えるクイ９テ回路と、前記比較器出力を取り込んだ
マイクロコンピュータから構成されている。
ーナの入力段フィルタの同調素子である可変容量ダイオ
ードに同調電圧を供給する第１のＤ／Ａ変換回路と、第
２のＤ／Ａ変換回路を通して得られるアナログ電圧とＩ
Ｆ−五ＧＯ電圧とを比較する比較器と、チューナのＲＦ
−ムＧＯ端子に通常のＲＦ−五ＧＯ電圧を印加するか第
３のＤ／Ａ変換回路からのアナログ電圧を印加するかを
切換えるクイ９テ回路と、前記比較器出力を取り込んだ
マイクロコンピュータから構成されている。
作用
このような構成によって、チャンネル選局時にはマイク
ロコンピュータにより比較器への基準電圧を電２のＤ／
Ａ変換回路を通して順次変化させる。一方、入力段同調
電圧を第１のディジタル情報によって第１のＤ／Ａ変換
回路を通して掃り１して、前記比較器出力がオン（又は
オフ）する期間の第１のディジタル情報をマイクロコン
ピュータにメモリする。この時前記比較器の出力がオン
（又はオフ）する期間がなければマイクロコンピュータ
によりスイ・ソチ回路を切り換えて第３のＤ／人変換回
路によりチューナのＲＦ−五ＧＯ電圧を変化させ、前記
の操作を繰り返す。比較器の出力がオン（又はオフ）す
る期間があると、前記のメモリしたデータによりマイク
ロコンピュータでセンター値を算出し、入力段同調電圧
データとして第１のＤ／Ａ変換回路を通してチューナの
入力段フィルタの可変容量ダイオードに供給することに
より、最適な入力段同調をチャンネル選局時に行なうこ
とができる。
ロコンピュータにより比較器への基準電圧を電２のＤ／
Ａ変換回路を通して順次変化させる。一方、入力段同調
電圧を第１のディジタル情報によって第１のＤ／Ａ変換
回路を通して掃り１して、前記比較器出力がオン（又は
オフ）する期間の第１のディジタル情報をマイクロコン
ピュータにメモリする。この時前記比較器の出力がオン
（又はオフ）する期間がなければマイクロコンピュータ
によりスイ・ソチ回路を切り換えて第３のＤ／人変換回
路によりチューナのＲＦ−五ＧＯ電圧を変化させ、前記
の操作を繰り返す。比較器の出力がオン（又はオフ）す
る期間があると、前記のメモリしたデータによりマイク
ロコンピュータでセンター値を算出し、入力段同調電圧
データとして第１のＤ／Ａ変換回路を通してチューナの
入力段フィルタの可変容量ダイオードに供給することに
より、最適な入力段同調をチャンネル選局時に行なうこ
とができる。
実施例
以下１本発明の一実施例について１図面を参照しながら
説明する。
説明する。
第１図において、第１ＩＦ周波数は国内の場合には映像
キャリア周波数を５８．７５ ＭＨｚ に選んであり、
ダウンコンバータ部３の出力端子１４の出力をｗ工ｙ回
路３１へ接続し、映像検波する。
キャリア周波数を５８．７５ ＭＨｚ に選んであり、
ダウンコンバータ部３の出力端子１４の出力をｗ工ｙ回
路３１へ接続し、映像検波する。
映像検波された出力はＲＦ−ムｒｔｃ回路３２とＩＦ−
ＡＧＣ回路３３へ加え、その検波出力の大きさによって
第２図のようにＩＦ−ＡＧＣ電圧と。
ＡＧＣ回路３３へ加え、その検波出力の大きさによって
第２図のようにＩＦ−ＡＧＣ電圧と。
ＲＦ−ムＧ（ｊ電圧を変化させる。第２図の場合はＩＦ
−ムＧＯ、ＲＦ−ムＧＯともにリバース五ｅｃの例であ
る。ＲＦ−ＡＧＣ電圧はスイッチ回路３６の端子ｍに接
続されており、スイッチ回路３６のもう一方の端子ｎに
はＤ／Ａ変換回路３６の出力が接続されていτ、このス
イッチ回路３６はマイクロコンピュータ１Ｔで切換える
ようにしている。通常時は、スイ・ンテ回路３６は端子
ｍ側に切換えている。また−ＩＦ−五ＧＯ電圧は比較器
３４のＯ端子へ接続し、比較器３４のもう一方のＯ端子
にはＤ／Ａ変換回路３７の出力を接続している。そして
比較器３４の出力をマイクロコンピュータ１７０入力ボ
ートｐに接続している。
−ムＧＯ、ＲＦ−ムＧＯともにリバース五ｅｃの例であ
る。ＲＦ−ＡＧＣ電圧はスイッチ回路３６の端子ｍに接
続されており、スイッチ回路３６のもう一方の端子ｎに
はＤ／Ａ変換回路３６の出力が接続されていτ、このス
イッチ回路３６はマイクロコンピュータ１Ｔで切換える
ようにしている。通常時は、スイ・ンテ回路３６は端子
ｍ側に切換えている。また−ＩＦ−五ＧＯ電圧は比較器
３４のＯ端子へ接続し、比較器３４のもう一方のＯ端子
にはＤ／Ａ変換回路３７の出力を接続している。そして
比較器３４の出力をマイクロコンピュータ１７０入力ボ
ートｐに接続している。
次に、動作を説明する。まず、いずれかのチャンネルが
選局されると、従来例で述べたように。
選局されると、従来例で述べたように。
第１局部発振器８がｆｔ、ｏ 、＝ ｆｉｆ、＋ｆ６
で発振する。そして、第１局部発振周波数が安定すると
。
で発振する。そして、第１局部発振周波数が安定すると
。
マイクロコンピュータ１７は第３図に示すように選局さ
れたチャンネルに対応した標準的な入力段同調フィルタ
６用の入力同調電圧ｋをＤ／Ａ変換回路１Ｂを通して入
力段同調フィルタ６に供給するとともに、Ｄ／Ａ変換回
路３７を通して比較器３４の■端子を任意の電圧ｇに設
定する。マイクロコンピュータ１７によｌ）／Ａ変換回
路１８を通して入力段同調フィルタ５の同調電圧を掃引
した時のＩＦ−ＡＧＣ電圧の変化を第３図の６のような
特性であるとすると、入力同調電圧をｋにした時のＩＦ
−五ＧＯ電圧はｅ′でｔｊシ、これとＤ／Ａ変換回路３
７の出力電圧ｇとを比較した比較器３４の出力はオンに
なる。比較器３４の出力がオンであると、その出力が入
力ボートｐに加えられることによりマイクロコンピュー
タ１７はＤ／Ａ変換回路３７に加えるディジタル情報を
順次変化させ、Ｄ／Ａ変換回路３Ｔから比較器３４の■
端子に加える電圧をｇ −ｇ’ −ｇ’ −ｔ’と順次
段階的に低下させてゆく。そして、その電圧がＩＦ−Ａ
ＧＣ電圧のｅ′より小さくなって、比較器３４の出力が
オフになると、その変化を停止させて■端子の電圧をオ
フになる直前の段階の電圧すなわち第３図においてはｇ
′の電圧に固定する。
れたチャンネルに対応した標準的な入力段同調フィルタ
６用の入力同調電圧ｋをＤ／Ａ変換回路１Ｂを通して入
力段同調フィルタ６に供給するとともに、Ｄ／Ａ変換回
路３７を通して比較器３４の■端子を任意の電圧ｇに設
定する。マイクロコンピュータ１７によｌ）／Ａ変換回
路１８を通して入力段同調フィルタ５の同調電圧を掃引
した時のＩＦ−ＡＧＣ電圧の変化を第３図の６のような
特性であるとすると、入力同調電圧をｋにした時のＩＦ
−五ＧＯ電圧はｅ′でｔｊシ、これとＤ／Ａ変換回路３
７の出力電圧ｇとを比較した比較器３４の出力はオンに
なる。比較器３４の出力がオンであると、その出力が入
力ボートｐに加えられることによりマイクロコンピュー
タ１７はＤ／Ａ変換回路３７に加えるディジタル情報を
順次変化させ、Ｄ／Ａ変換回路３Ｔから比較器３４の■
端子に加える電圧をｇ −ｇ’ −ｇ’ −ｔ’と順次
段階的に低下させてゆく。そして、その電圧がＩＦ−Ａ
ＧＣ電圧のｅ′より小さくなって、比較器３４の出力が
オフになると、その変化を停止させて■端子の電圧をオ
フになる直前の段階の電圧すなわち第３図においてはｇ
′の電圧に固定する。
その状態でマイクロコンピュータ−７によりＤ／Ａ変換
回路１８へのディジタル情報を変化させ−で標準的な入
力同調電圧にの近辺で入力同調電圧を掃引するとｈＮｊ
の期間でのみ比較器３４の出力がオンになるので、マイ
クロコンピュータ−７は、入力同調電圧がり、ｊの時の
Ｄ／Ａ変換回路１ｅへのディジタル情報を検知して、内
蔵ＲＡＭに記憶する。これにより−ＩＦ−五ＧＯ電圧が
最小となる点すなわち入力同調フィルタ６が最適同調状
態になるための入力同調電圧の値１はｈ十ｊ ｉ＝ − としエマイクロコンピューター７内で演算され、最良の
入力同調電圧が求められる。以後は、このチャンネルで
はこの入力同調電圧１をＤ／Ａ変換回路１８から入力段
同調フィルタ６に供給するように、マイクロコンピュー
タ−７からディジタル情報がＤ／Ａ変換回路１８に供給
される。
回路１８へのディジタル情報を変化させ−で標準的な入
力同調電圧にの近辺で入力同調電圧を掃引するとｈＮｊ
の期間でのみ比較器３４の出力がオンになるので、マイ
クロコンピュータ−７は、入力同調電圧がり、ｊの時の
Ｄ／Ａ変換回路１ｅへのディジタル情報を検知して、内
蔵ＲＡＭに記憶する。これにより−ＩＦ−五ＧＯ電圧が
最小となる点すなわち入力同調フィルタ６が最適同調状
態になるための入力同調電圧の値１はｈ十ｊ ｉ＝ − としエマイクロコンピューター７内で演算され、最良の
入力同調電圧が求められる。以後は、このチャンネルで
はこの入力同調電圧１をＤ／Ａ変換回路１８から入力段
同調フィルタ６に供給するように、マイクロコンピュー
タ−７からディジタル情報がＤ／Ａ変換回路１８に供給
される。
ところが、第２図に示すように、ＩＦ−人ＧＣ電圧は入
力電界強度がＣ以上の強電界では最小電位にクランプさ
れたままになってしまうために。
力電界強度がＣ以上の強電界では最小電位にクランプさ
れたままになってしまうために。
Ｄ／Ａ変換回路３７から比較器３４のΦ端子に加える電
圧を最小値にしてもＩＦ−ＡＧＣ電圧の方がその最小値
よりもまだ小さく、比較器３４の出力が一度もオフにな
らない領域がある。そこで。
圧を最小値にしてもＩＦ−ＡＧＣ電圧の方がその最小値
よりもまだ小さく、比較器３４の出力が一度もオフにな
らない領域がある。そこで。
本装置においては、実用的にはＲＦ−人ＧＣ電圧がリダ
クシロンし始める入力電界強度す以上の範囲にお―では
マイクロコンピュータ１アからの制御によりスイッチ回
路３４５を端子ｍ側から端子ｎ側に切換え、Ｄ／Ａ変換
回路３６によりアツブコンバータ部２のＲＦ−ＡＧＣ端
子１６に加える利得制御電圧を強制的に引下ることによ
りてチューナの利得を下げるようにしている。このよう
にチューナの利得を下げると等測的にＩＦ−ムＣ１Ｇ電
圧が上がるので、上記のような強入力電界時であっても
標準的な入力同調電圧ｋに設定して比較器３４の出力を
オフにすることができ、前記の操作によりて最適な入力
同調電圧が得られ、全ての′入力電界において最適な入
力段同調ができることになる。
クシロンし始める入力電界強度す以上の範囲にお―では
マイクロコンピュータ１アからの制御によりスイッチ回
路３４５を端子ｍ側から端子ｎ側に切換え、Ｄ／Ａ変換
回路３６によりアツブコンバータ部２のＲＦ−ＡＧＣ端
子１６に加える利得制御電圧を強制的に引下ることによ
りてチューナの利得を下げるようにしている。このよう
にチューナの利得を下げると等測的にＩＦ−ムＣ１Ｇ電
圧が上がるので、上記のような強入力電界時であっても
標準的な入力同調電圧ｋに設定して比較器３４の出力を
オフにすることができ、前記の操作によりて最適な入力
同調電圧が得られ、全ての′入力電界において最適な入
力段同調ができることになる。
発明の効果
以上のように本発明の入力段フィルタの同調装置によれ
ば、チャンネル選局と同時に自動的に最適な入力段の同
調状態が得られるので、入力段同調電圧のための初期値
設定の調整を省略することができ、作業性を大幅に向上
することができるものである。また、チューナの交換や
メモリー消え等の事態が発生した場合においても、従来
困難であったデジタルメモリーへの初期値設定を省略す
ることができ、サービス性の点においても実用上きわめ
て有利なものである。
ば、チャンネル選局と同時に自動的に最適な入力段の同
調状態が得られるので、入力段同調電圧のための初期値
設定の調整を省略することができ、作業性を大幅に向上
することができるものである。また、チューナの交換や
メモリー消え等の事態が発生した場合においても、従来
困難であったデジタルメモリーへの初期値設定を省略す
ることができ、サービス性の点においても実用上きわめ
て有利なものである。
第１図は本発明の一実施例におけるチューナの入力段フ
ィルタ同調装置のブロック図、第２図はその人ＧＣ特性
図、第３図はその入力段同調電圧とＩＦ−ＡＧＣ電圧と
の関係の特性図、第４図は従来例のテう−ナの入力段フ
ィルタ同調装置のブロック図である。 ３４・・・・・・比較器、３６・・・・・・切換回路、
１８゜３５．３７・・・・・・Ｄ／Ａ変換回路、１７・
・・・・・マイクロコンピュータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 へｐ電界 第３図 入ｐ夙貫１′！１覚、圧
ィルタ同調装置のブロック図、第２図はその人ＧＣ特性
図、第３図はその入力段同調電圧とＩＦ−ＡＧＣ電圧と
の関係の特性図、第４図は従来例のテう−ナの入力段フ
ィルタ同調装置のブロック図である。 ３４・・・・・・比較器、３６・・・・・・切換回路、
１８゜３５．３７・・・・・・Ｄ／Ａ変換回路、１７・
・・・・・マイクロコンピュータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 へｐ電界 第３図 入ｐ夙貫１′！１覚、圧
Claims (1)
- チューナの入力段フィルタの同調素子である可変容量ダ
イオードに入力同調電圧を供給する第１のＤ／Ａ変換回
路と、第２のＤ／Ａ変換回路を通して得られるアナログ
電圧とＩＦ−ＡＧＣ電圧とを比較する比較器と、チュー
ナのＲＦ−ＡＧＣ電圧入力端子に通常のＲＦ−ＡＧＣ電
圧を印加するか、第３のＤ／Ａ変換回路からのアナログ
電圧を印加するかを切換えるスイッチ回路とを備え、チ
ャンネル選局時に上記スイッチ回路を上記第３のＤ／Ａ
変換回路側に切換えて上記チューナの利得を強制的に低
下させ、かつ上記第２のＤ／Ａ変換回路に供給するディ
ジタル情報を変化させることにより上記第２のＤ／Ａ変
換回路から上記比較器に供給する電圧を上記ＩＦ−ＡＧ
Ｃ電圧の最低値より少し大きい電圧に設定し、この状態
で上記第１のＤ／Ａ変換回路に入力ディジタル情報を変
化させて上記入力同調電圧を掃引した時に前記比較器の
出力がオン（またはオフ）する期間のディジタル情報の
範囲ｈ〜ｊの中間のディジタル情報ｉ＝（ｈ＋ｊ）／２
を算出して記憶し、そのディジタル情報ｉを第１のＤ／
Ａ変換回路に供給しアナログ電圧に変換して上記チュー
ナの入力段フィルタの可変容量ダイオードに供給するよ
うにしたことを特徴とするチューナの入力段フィルタ同
調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60148712A JPS628612A (ja) | 1985-07-05 | 1985-07-05 | チユ−ナの入力段フイルタ同調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60148712A JPS628612A (ja) | 1985-07-05 | 1985-07-05 | チユ−ナの入力段フイルタ同調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628612A true JPS628612A (ja) | 1987-01-16 |
Family
ID=15458908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60148712A Pending JPS628612A (ja) | 1985-07-05 | 1985-07-05 | チユ−ナの入力段フイルタ同調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628612A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213016U (ja) * | 1985-07-09 | 1987-01-26 | ||
| JPS62274811A (ja) * | 1986-05-22 | 1987-11-28 | Nippon Antenna Kk | フイルタ制御回路 |
| US4858159A (en) * | 1987-10-19 | 1989-08-15 | Hewlett-Packard Company | Frequency-tuneable filter calibration |
| JPH02121516A (ja) * | 1988-10-31 | 1990-05-09 | Nec Corp | アンテナ同調制御回路 |
| JPH044441U (ja) * | 1990-04-25 | 1992-01-16 | ||
| JPH0946614A (ja) * | 1995-07-27 | 1997-02-14 | Nec Corp | 自動利得制御回路およびその回路を用いた受信用フロン トエンド装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56106660U (ja) * | 1980-01-16 | 1981-08-19 |
-
1985
- 1985-07-05 JP JP60148712A patent/JPS628612A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56106660U (ja) * | 1980-01-16 | 1981-08-19 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213016U (ja) * | 1985-07-09 | 1987-01-26 | ||
| JPS62274811A (ja) * | 1986-05-22 | 1987-11-28 | Nippon Antenna Kk | フイルタ制御回路 |
| US4858159A (en) * | 1987-10-19 | 1989-08-15 | Hewlett-Packard Company | Frequency-tuneable filter calibration |
| JPH02121516A (ja) * | 1988-10-31 | 1990-05-09 | Nec Corp | アンテナ同調制御回路 |
| JPH044441U (ja) * | 1990-04-25 | 1992-01-16 | ||
| JPH0946614A (ja) * | 1995-07-27 | 1997-02-14 | Nec Corp | 自動利得制御回路およびその回路を用いた受信用フロン トエンド装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0401932B1 (en) | Receiver for terrestrial AM and satellite FM-TV broadcasting signals | |
| US4592093A (en) | Super high frequency receiver | |
| US5280638A (en) | RF filter self-alignment for multiband radio receiver | |
| US6985710B1 (en) | Image rejection mixer for broadband signal reception | |
| EP1113573A1 (en) | Tuner IC and receiving apparatus employing the same | |
| JPS628612A (ja) | チユ−ナの入力段フイルタ同調装置 | |
| US7738847B2 (en) | Automatic gain control for a tuner | |
| US6876401B2 (en) | FM-broadcast-receivable television tuner for preventing adjacent-channel interference | |
| JP2000174652A (ja) | Ｆｍ受信機 | |
| JPS61228716A (ja) | チユ−ナの入力段フイルタ同調装置 | |
| KR0153964B1 (ko) | 텔레비젼의 공용수신장치 | |
| JPS61228717A (ja) | チユ−ナの入力段フイルタ同調装置 | |
| JPS6377275A (ja) | チユ−ナ入力段フイルタ同調装置 | |
| JPS61256830A (ja) | 防害波除去装置 | |
| JPS61228718A (ja) | チユ−ナの入力段フイルタ同調装置 | |
| JPS6143319Y2 (ja) | ||
| JPS5821248Y2 (ja) | オ−ルチヤンネルチユ−ナ | |
| JP2000349659A (ja) | Ｒｆトランスミッタ | |
| JPH08242143A (ja) | チューニング回路 | |
| JPS5829641Y2 (ja) | テレビジヨンチユ−ナ | |
| JPS6122492B2 (ja) | ||
| JPH0738568B2 (ja) | 衛星放送テレビ受信機のチューナ回路 | |
| JPS61258523A (ja) | チユ−ナ同調装置 | |
| JPS6148225A (ja) | 電子同調型ラジオ受信機のオ−トプリセツト方式 | |
| JPS6377209A (ja) | チユ−ナ入力段フイルタ同調装置 |