JPS61228718A - チユ−ナの入力段フイルタ同調装置 - Google Patents
チユ−ナの入力段フイルタ同調装置Info
- Publication number
- JPS61228718A JPS61228718A JP6952585A JP6952585A JPS61228718A JP S61228718 A JPS61228718 A JP S61228718A JP 6952585 A JP6952585 A JP 6952585A JP 6952585 A JP6952585 A JP 6952585A JP S61228718 A JPS61228718 A JP S61228718A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- conversion circuit
- input stage
- agc
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアップ変換方式チューナの入力段フィルタの同
ＩＩ装置に関する。
ＩＩ装置に関する。
従来の技術
一般に、既存のＣＡＴＶフンバータは、局部発振周波数
が受信周波数より高いアップ変換方式と、既存のテレビ
受像機に接続するために特定チャンネルに変換１゛るダ
ウン変換方式とを縦続接続しＩＣアップダウン変換方式
の受信方式が用いられており、近年、ＣＡ Ｔ Ｖのチ
ャンネル数の増加につれて、第１中間周波数１１が＾く
とられるようになり、同調素子に可変容量ダイオードを
使った電子チューナでは、第１局部発振器と入力段同調
フィルタの両者に共通の同調電圧を加えると、両者の可
変範囲の周波数の変化比が異なるために、第１局部発振
周波数を優先して同調させると入力同調周波数のトラッ
キング誤差が大きくなるので、入力段フィルタとして非
同調のバンドパスフィルタを用いることが多い。ところ
で、一方、入力段フィルタを非同調にすると、混変調、
相互変調等の妨害特性が悪いので、入力段フィルタの同
調を行なう手段として、第１局部発振器の同調電圧と独
立の入力段同調電圧メモリ機能を備えた選局装置が提案
されている。第４図が入力段フィルタの同調方式の選局
装置のブロック図を示す。２はアラ＝ ３ − プ変換部、３はダウン変換部であり、ダウン変換部３、
の入力はアップ変換部２の出力と接続されている。アン
テナ入力端子４で受信された信号から、入力段同調フィ
ルタ５で同調した受信希望周波数ｆｄが取り出され、Ｒ
Ｆアンプ６で増幅されて、第１ミキサ７の入力信号端子
へ入る。尚、ＲＦアンプ６には端子１５よりＡＧＣ電圧
が加えられている。
が受信周波数より高いアップ変換方式と、既存のテレビ
受像機に接続するために特定チャンネルに変換１゛るダ
ウン変換方式とを縦続接続しＩＣアップダウン変換方式
の受信方式が用いられており、近年、ＣＡ Ｔ Ｖのチ
ャンネル数の増加につれて、第１中間周波数１１が＾く
とられるようになり、同調素子に可変容量ダイオードを
使った電子チューナでは、第１局部発振器と入力段同調
フィルタの両者に共通の同調電圧を加えると、両者の可
変範囲の周波数の変化比が異なるために、第１局部発振
周波数を優先して同調させると入力同調周波数のトラッ
キング誤差が大きくなるので、入力段フィルタとして非
同調のバンドパスフィルタを用いることが多い。ところ
で、一方、入力段フィルタを非同調にすると、混変調、
相互変調等の妨害特性が悪いので、入力段フィルタの同
調を行なう手段として、第１局部発振器の同調電圧と独
立の入力段同調電圧メモリ機能を備えた選局装置が提案
されている。第４図が入力段フィルタの同調方式の選局
装置のブロック図を示す。２はアラ＝ ３ − プ変換部、３はダウン変換部であり、ダウン変換部３、
の入力はアップ変換部２の出力と接続されている。アン
テナ入力端子４で受信された信号から、入力段同調フィ
ルタ５で同調した受信希望周波数ｆｄが取り出され、Ｒ
Ｆアンプ６で増幅されて、第１ミキサ７の入力信号端子
へ入る。尚、ＲＦアンプ６には端子１５よりＡＧＣ電圧
が加えられている。
第１局部発振器８の同調用の可変容量ダイオードには、
局発電圧制御端子９より、第１中間周波数をｆｌとした
とき、第１局部発振周波数ｆＬ１がｆＬ１＝ｆ１ ＋ｆ
、１ となるよう同調電圧が加えられ、その出ノ〕が第１ミキ
サ７の局発信号端子に入る。第１ミキサ７で変換された
第１中間周波数１１は、第１中間周波増幅器１０で増幅
された後、第２ミキサ１１の入力信号端子へ入る。第２
局部発振器１２は、第２中間中波数を１２としたとき、
第２局部発振周波数ｆＬ２が ｆＬ２＝ｆ１−ｆ２ （またはｆＬ２＝ｆ１＋ｆ２）
で発振する固定周波数発振器であり、その出力は第２ミ
キサ１１の局発信号端子へ入る。第２ミキザ１１で変換
された第２中間周波数信号「２は第２中薗周波増幅器１
３で増幅され端子１４より出力される。
局発電圧制御端子９より、第１中間周波数をｆｌとした
とき、第１局部発振周波数ｆＬ１がｆＬ１＝ｆ１ ＋ｆ
、１ となるよう同調電圧が加えられ、その出ノ〕が第１ミキ
サ７の局発信号端子に入る。第１ミキサ７で変換された
第１中間周波数１１は、第１中間周波増幅器１０で増幅
された後、第２ミキサ１１の入力信号端子へ入る。第２
局部発振器１２は、第２中間中波数を１２としたとき、
第２局部発振周波数ｆＬ２が ｆＬ２＝ｆ１−ｆ２ （またはｆＬ２＝ｆ１＋ｆ２）
で発振する固定周波数発振器であり、その出力は第２ミ
キサ１１の局発信号端子へ入る。第２ミキザ１１で変換
された第２中間周波数信号「２は第２中薗周波増幅器１
３で増幅され端子１４より出力される。
ところで、ＲＦ同調した受信希望周波数ｆｄは次のよう
な手順で得られる。チャンネル選局指令がマイクロコン
ピュータ１７に入ると、マイクロコンピュータ１７はあ
らかじめ任意のチャンネルデータとその入力段同調電圧
情報を記録しているデジタルメモリ１６から取り出し、
各チャンネルに対し演算補正する。その演算補正は次の
ように行なっている。あるＲＦ信月〔周波数ｆＲｖ ）
を受信時の局発同調電圧をＢＴＬＯＮこの時の入力段同
調フィルタの同調電圧をＢＴＲＦ とし、新しく選局し
たＲＦ倍信号周波数ｆＩＩＦ）を受信時において、イの
局発同調電圧をＢＴＬ（＋とした時、入力段同調フィル
タの同調電圧ＢｖＩｌ；を ＢＴＲ； ＝ＢＴＲＦ＋（１，−１− （ｆｔ／ｆｔ＋Ｆ））→−（ＢＴ Ｌ ６−ＢＴ Ｌ
Ｏ）但し、ｆｌ ：第１中間周波数 とした。以上のようにマイクロコンピュータ１７で各チ
ャンネルに対し演算補正した入力段同調電圧情報は、Ｄ
／Ａ変換回路１８でアナログ電圧に変換され、入り段フ
ィルタ同調電圧制御端子１９から抵抗器２０を介して、
入力段同調フィルタ５の可変容量ダイオードに加えられ
、希望入力同調周波数ｆｄに同調するよう構成されてい
る。
な手順で得られる。チャンネル選局指令がマイクロコン
ピュータ１７に入ると、マイクロコンピュータ１７はあ
らかじめ任意のチャンネルデータとその入力段同調電圧
情報を記録しているデジタルメモリ１６から取り出し、
各チャンネルに対し演算補正する。その演算補正は次の
ように行なっている。あるＲＦ信月〔周波数ｆＲｖ ）
を受信時の局発同調電圧をＢＴＬＯＮこの時の入力段同
調フィルタの同調電圧をＢＴＲＦ とし、新しく選局し
たＲＦ倍信号周波数ｆＩＩＦ）を受信時において、イの
局発同調電圧をＢＴＬ（＋とした時、入力段同調フィル
タの同調電圧ＢｖＩｌ；を ＢＴＲ； ＝ＢＴＲＦ＋（１，−１− （ｆｔ／ｆｔ＋Ｆ））→−（ＢＴ Ｌ ６−ＢＴ Ｌ
Ｏ）但し、ｆｌ ：第１中間周波数 とした。以上のようにマイクロコンピュータ１７で各チ
ャンネルに対し演算補正した入力段同調電圧情報は、Ｄ
／Ａ変換回路１８でアナログ電圧に変換され、入り段フ
ィルタ同調電圧制御端子１９から抵抗器２０を介して、
入力段同調フィルタ５の可変容量ダイオードに加えられ
、希望入力同調周波数ｆｄに同調するよう構成されてい
る。
発明が解決しようとした問題点
このようなチューナとその入力段同調電圧を記憶したデ
ジタルメモリを対にしたチャンネル選局装置においては
、メモリ消し、チューナの故障等のトラブルが発生し、
そのいずれかを交換する必要が生じた場合、デジタルメ
モリへの初期値の設定をやりなおす必要があり、市場に
おいては特にその設定は困難である。
ジタルメモリを対にしたチャンネル選局装置においては
、メモリ消し、チューナの故障等のトラブルが発生し、
そのいずれかを交換する必要が生じた場合、デジタルメ
モリへの初期値の設定をやりなおす必要があり、市場に
おいては特にその設定は困難である。
本発明はチャンネル選局と同時に自動的に所望の同調点
が得られて面倒な入力段同調電圧のための初期値設定の
調整を省略出来、又、市場でチューナもしくはデジタル
メモリの交換の必要が発生した場合においてもデジタル
メモリへの設定を簡単に行なうことが出来るチューナの
入力段フィル−６＝ 夕同調Ｍｌｉ＆を提供することを目的とりる。
が得られて面倒な入力段同調電圧のための初期値設定の
調整を省略出来、又、市場でチューナもしくはデジタル
メモリの交換の必要が発生した場合においてもデジタル
メモリへの設定を簡単に行なうことが出来るチューナの
入力段フィル−６＝ 夕同調Ｍｌｉ＆を提供することを目的とりる。
問題点を解決するための手段
本発明のヂ］−ｆの入力段フィルタ同調装置は、チュー
ナの人力段フィルタの同調素子である司変容崩ダイＡ−
ドにちえる電■を第１の１〕／Ａ変挽回路を通して制御
する第１の手段と中間周波ＡＧＣ電りを４．ｆ息の基準
電圧と比較する比較器と、チューナのＲＦ −ＡＧＣ入
力端子に印加する電圧を選択−４るスイッチ回路と、こ
のスイッチ回路を、通常のＲＦ −ＡＧＣ電圧を前記Ｒ
Ｆ−ＡＧＣ入力端子に印加Ｊる状態と第２の１）／Ａ変
挽回路のアナログ電圧を前記ＲＦ−ＡＧＣ入力端子に印
加する状態とに切換える第２の手段とを設け、チ１ｒン
ネルを選局し、局部発振周波数が安定したのらに前記第
２の１段によってＲＦ −Ａ Ｇ Ｃ入力端子に第２の
Ｄ／Ａ変換回路側に切換えると共に、第２のＤ／Ａ変換
回路を制御する第２のデジタル情報を増加まＩζは減少
させる毎に、前記第１のＤ／Ａ変換回路を−り御する第
１のデジタル情報を変換して前記可変容量ダイオードに
与える電圧を掃引して前記比較器の出力信号が反転する
期間の第１のデジタル信号のセンター値を算出して、こ
のデジタル情報を第１のＤ／Ａ変換回路でアナログ電圧
に変換して、前記可変容量ダイオードに加えて固定させ
るように構成したことを特徴とした。
ナの人力段フィルタの同調素子である司変容崩ダイＡ−
ドにちえる電■を第１の１〕／Ａ変挽回路を通して制御
する第１の手段と中間周波ＡＧＣ電りを４．ｆ息の基準
電圧と比較する比較器と、チューナのＲＦ −ＡＧＣ入
力端子に印加する電圧を選択−４るスイッチ回路と、こ
のスイッチ回路を、通常のＲＦ −ＡＧＣ電圧を前記Ｒ
Ｆ−ＡＧＣ入力端子に印加Ｊる状態と第２の１）／Ａ変
挽回路のアナログ電圧を前記ＲＦ−ＡＧＣ入力端子に印
加する状態とに切換える第２の手段とを設け、チ１ｒン
ネルを選局し、局部発振周波数が安定したのらに前記第
２の１段によってＲＦ −Ａ Ｇ Ｃ入力端子に第２の
Ｄ／Ａ変換回路側に切換えると共に、第２のＤ／Ａ変換
回路を制御する第２のデジタル情報を増加まＩζは減少
させる毎に、前記第１のＤ／Ａ変換回路を−り御する第
１のデジタル情報を変換して前記可変容量ダイオードに
与える電圧を掃引して前記比較器の出力信号が反転する
期間の第１のデジタル信号のセンター値を算出して、こ
のデジタル情報を第１のＤ／Ａ変換回路でアナログ電圧
に変換して、前記可変容量ダイオードに加えて固定させ
るように構成したことを特徴とした。
作用
この構成により、チレンネルに選局時に、チューナに加
えるＲＦ−ＡＧＯ入力端子を任意の電圧側に切換えてＲ
Ｆ−ＡＧＣ入力端子への印加電圧を蛮更しながら入力段
同調電圧を別のＤ／Ａ変換器を通して掃引して、中間周
波ＡＧＣ電圧を入りとした比較器出力が反転する期間を
検出してピーク値を棹出し、入力段同ｍ電圧データとし
て前記Ｄ／Ａ変換回路を通してチューナの入力段フィル
タ同調制御端子に加えるため、最適な入力段同調をチャ
ンネル選局時にチャンネルプリセットと同時に行なうこ
とが出来、入力段同調電圧の初期値設定の調−を不要に
することができるも゛のである。
えるＲＦ−ＡＧＯ入力端子を任意の電圧側に切換えてＲ
Ｆ−ＡＧＣ入力端子への印加電圧を蛮更しながら入力段
同調電圧を別のＤ／Ａ変換器を通して掃引して、中間周
波ＡＧＣ電圧を入りとした比較器出力が反転する期間を
検出してピーク値を棹出し、入力段同ｍ電圧データとし
て前記Ｄ／Ａ変換回路を通してチューナの入力段フィル
タ同調制御端子に加えるため、最適な入力段同調をチャ
ンネル選局時にチャンネルプリセットと同時に行なうこ
とが出来、入力段同調電圧の初期値設定の調−を不要に
することができるも゛のである。
実施例
以下、本発明の一実施例を第１図〜第３図に基づい゛（
説明Ｊる。なお、第４図と同様の作用を成づものには同
一符号を付けてその説明を省く。
説明Ｊる。なお、第４図と同様の作用を成づものには同
一符号を付けてその説明を省く。
第１図は本発明の入力段フィルタ同調装薗を小Ｊ０第２
中間周波は国内の場合で映像キャリアを！１８．７５
Ｍ ＨＺに選んであり、端子１４ダウン変換出力をＶＩ
Ｐ回路３１へ接続して映像検波する。映像検波された出
力はＡ Ｇ Ｃ回路３２．３３へ加えられ、その検波出
力の大きさによって第２図のように１Ｆ−ＡＧＯ電圧、
ＲＦ −ＡＧＣ電圧が変化Ｊる。
中間周波は国内の場合で映像キャリアを！１８．７５
Ｍ ＨＺに選んであり、端子１４ダウン変換出力をＶＩ
Ｐ回路３１へ接続して映像検波する。映像検波された出
力はＡ Ｇ Ｃ回路３２．３３へ加えられ、その検波出
力の大きさによって第２図のように１Ｆ−ＡＧＯ電圧、
ＲＦ −ＡＧＣ電圧が変化Ｊる。
第２図の場合、ＩＦ−ＡＧＣ，ＲＦ−ＡＧＣともリバー
スＡＧＣの例である。Ｒ［・ＡＧＣ電圧はスイッチ回路
３６の端子ｌに接続されており、スイッチ３６のもう一
方の端子ｎはＤ／Ａ変換回路３５に接続されていて、ス
イッチ回路３６はマイクロコンピュータ１７で切換えて
いる。スイッチ３６は通常では端子ｍ側になっている。
スＡＧＣの例である。Ｒ［・ＡＧＣ電圧はスイッチ回路
３６の端子ｌに接続されており、スイッチ３６のもう一
方の端子ｎはＤ／Ａ変換回路３５に接続されていて、ス
イッチ回路３６はマイクロコンピュータ１７で切換えて
いる。スイッチ３６は通常では端子ｍ側になっている。
また、ＩＦ−ＡＧＣ電圧は比較器としてのＡペアシブ３
４の反転入力端子（−）に印加され、非反転入力端子（
１−）は固定抵抗器３７．３７で分割された基準電圧が
与えられている。イしてオペアンプ３４の出力がマイク
ロコンビュー夕１７の入力ボートに接続されている。
４の反転入力端子（−）に印加され、非反転入力端子（
１−）は固定抵抗器３７．３７で分割された基準電圧が
与えられている。イしてオペアンプ３４の出力がマイク
ロコンビュー夕１７の入力ボートに接続されている。
次に動作を説明する、まず、チャンネルが選局されると
、前述の手段によって第１局部発振器８がｆｔ１＝ｒｌ
→−「ｄで発振する。イして、第１局部発振周波数ｆ
Ｌ１が安定すると、マイクロコンピュータ１１は、スイ
ッチ回路３６をｎ側に切換える。次にマイクロコンビ」
−夕１７はＤ／Ａ変換回路３５を通して、チューナのＲ
Ｆ −ＡＧＣ入力端子１５ヘゲイン読み取り時ど等価な
電圧を加える。
、前述の手段によって第１局部発振器８がｆｔ１＝ｒｌ
→−「ｄで発振する。イして、第１局部発振周波数ｆ
Ｌ１が安定すると、マイクロコンピュータ１１は、スイ
ッチ回路３６をｎ側に切換える。次にマイクロコンビ」
−夕１７はＤ／Ａ変換回路３５を通して、チューナのＲ
Ｆ −ＡＧＣ入力端子１５ヘゲイン読み取り時ど等価な
電圧を加える。
次に、マイクロコンピュータ１７はＤ／Δ変挽回路１８
を通して入力段同調電圧を掃引】る。掃引した結果、１
Ｆ−ＡＧＣ電圧が第３図ｅのような曲線になったとした
とＡペアンプ３４の出力は］−〇ＶＶ １１のままであ
る。人力がなければマイクロコンピュータはＲＦ −Ａ
ＧＣ電圧を順次−１げ−Ｃ１前記と同様、に入力段同調
電圧を掃引する。ＲＦ・へＧＯ電圧を１−げると、チ］
−りの利得が１−がるので、等価的にＩ Ｆ −ＡＧＣ
電圧は第３図のｅ−ｆ−ｇとなり、ｇの時、ｈ−ｊの期
間ぐオペアンプ３４ Ｉｌｌ力がＨｉ（Ｉｈ”になり、
マイクロコンピコータ１１− １０ ＝ は、ｈ、ｊの時の入力段同調電圧データをＲＡＭに記憶
Ｊる。そこで。、ＩＦ−ＡＧＣ電圧の最小１１ｉは、 ｉ ＝ （ｈ ｉ−ｊ ） ／２ として演算され、希望入力段同調電圧を得るようにして
いる。
を通して入力段同調電圧を掃引】る。掃引した結果、１
Ｆ−ＡＧＣ電圧が第３図ｅのような曲線になったとした
とＡペアンプ３４の出力は］−〇ＶＶ １１のままであ
る。人力がなければマイクロコンピュータはＲＦ −Ａ
ＧＣ電圧を順次−１げ−Ｃ１前記と同様、に入力段同調
電圧を掃引する。ＲＦ・へＧＯ電圧を１−げると、チ］
−りの利得が１−がるので、等価的にＩ Ｆ −ＡＧＣ
電圧は第３図のｅ−ｆ−ｇとなり、ｇの時、ｈ−ｊの期
間ぐオペアンプ３４ Ｉｌｌ力がＨｉ（Ｉｈ”になり、
マイクロコンピコータ１１− １０ ＝ は、ｈ、ｊの時の入力段同調電圧データをＲＡＭに記憶
Ｊる。そこで。、ＩＦ−ＡＧＣ電圧の最小１１ｉは、 ｉ ＝ （ｈ ｉ−ｊ ） ／２ として演算され、希望入力段同調電圧を得るようにして
いる。
尚、第２図に示】゛ように、■Ｆ−ＡＧＣ電圧は弱電界
では最大電位となり変化しない領域ａ −ｂがあるので
、実用的には、デジタルメモリ１６へのプリセットの時
には中電界で上述の方法で行ない、通常のチャンネルに
選局時には従来と同様デジタルメモリ１６から初期値を
取り出し演算補正をする方法とイの組み合せとした。
では最大電位となり変化しない領域ａ −ｂがあるので
、実用的には、デジタルメモリ１６へのプリセットの時
には中電界で上述の方法で行ない、通常のチャンネルに
選局時には従来と同様デジタルメモリ１６から初期値を
取り出し演算補正をする方法とイの組み合せとした。
発明の効果
以上のように本発明の入力段フィルタの同調装置は、チ
ャンネル選局時に、ＲＦ −ＡＧＣ電圧をＤ／Ａ変換回
路を値して変えながら入ツノ段同ａｌｌ電圧を別のＤ／
Ａ変換回路を通して線引して、比較器出力が反転する期
間のセンター値を算出して、正確な入力段同調フィルタ
のトラッキングが得られるため、チャンネル選局時同時
に自動的に所望の同調点が得られるので、向側な入力段
同調電圧のための初期値設定の調整を省略出来、作業性
の向上に多いに役立つものである。又、市場でチューナ
もしくはデジタルメモリの交換の必要が生じた場合にお
いても、チャンネルプリセットと同時にデジタルメモリ
への設定を簡単に行なうことが出来るので、サービス性
においても、実用上きわめて有利なものである。
ャンネル選局時に、ＲＦ −ＡＧＣ電圧をＤ／Ａ変換回
路を値して変えながら入ツノ段同ａｌｌ電圧を別のＤ／
Ａ変換回路を通して線引して、比較器出力が反転する期
間のセンター値を算出して、正確な入力段同調フィルタ
のトラッキングが得られるため、チャンネル選局時同時
に自動的に所望の同調点が得られるので、向側な入力段
同調電圧のための初期値設定の調整を省略出来、作業性
の向上に多いに役立つものである。又、市場でチューナ
もしくはデジタルメモリの交換の必要が生じた場合にお
いても、チャンネルプリセットと同時にデジタルメモリ
への設定を簡単に行なうことが出来るので、サービス性
においても、実用上きわめて有利なものである。
第１図は本発明の入力段フィルタの同調装置の一実施例
のブロック図、第２図は第１図のＡＧＯ特性図、第３図
は第１図の入力段同調電圧とＩＦＡＧＣ電圧との関係図
、第４図は従来の入力段フィルタの同調装置のブロック
図である。 ５・・・入力段同調フィルタ、１７・・・マイクロコン
ピュータ、１ｓ−Ｄ ／ Ａ ＊換回路、３１・Ｖ Ｉ
Ｆ 、 ３２−・・ＲＦ−ＡＧＣ回路、３３・・・中
間周波・ＡＧＣ回路、３４・・・オペアンプ〔比較器〕
、３５・・・Ｄ／Ａ変換回路、３６・・・スイッチ回路
のブロック図、第２図は第１図のＡＧＯ特性図、第３図
は第１図の入力段同調電圧とＩＦＡＧＣ電圧との関係図
、第４図は従来の入力段フィルタの同調装置のブロック
図である。 ５・・・入力段同調フィルタ、１７・・・マイクロコン
ピュータ、１ｓ−Ｄ ／ Ａ ＊換回路、３１・Ｖ Ｉ
Ｆ 、 ３２−・・ＲＦ−ＡＧＣ回路、３３・・・中
間周波・ＡＧＣ回路、３４・・・オペアンプ〔比較器〕
、３５・・・Ｄ／Ａ変換回路、３６・・・スイッチ回路
Claims (1)
- 【特許請求の範囲】 １、チューナの入力段フィルタの同調素子である可変容
量ダイオードに与える電圧を第１のＤ／Ａ変換回路を通
して制御する第１の手段と中間周波ＡＧＣ電圧を任意の
基準電圧と比較する比較器と、チューナのＲＦ・ＡＧＣ
入力端子に印加する電圧を選択するスイッチ回路と、こ
のスイッチ回路を、通常のＲＦ・ＡＧＣ電圧を前記ＲＦ
・ＡＧＣ入力端子に印加する状態と第２のＤ／Ａ変換回
路のアナログ電圧を前記ＲＦ・ＡＧＣ入力端子に印加す
る状態とに切換える第２の手段とを設け、チャンネルを
選局し、局部発振周波数が安定したのちに前記第２の手
段によってＲＦ・ＡＧＣ入力端子に第２のＤ／Ａ変換回
路側に切換えると共に、第２のＤ／Ａ変換回路を制御す
る第２のデジタル情報を増加または減少させる毎に、前
記第１のＤ／Ａ変換回路を制御する第１のデジタル情報
を変換して前記可変容量ダイオードに与える電圧を掃引
して前記比較器の出力信号が反転する期間の第１のデジ
タル信号のセンター値を算出して、このデジタル情報を
第１のＤ／Ａ変換回路でアナログ電圧に変換して、前記
可変容量ダイオードに加えて固定させるように構成した
チューナの入力段フィルタ同調装置。 ２、第１、第２のデジタル情報の制御、切換信号の指令
、およびデジタル情報の演算をマイクロコンピュータで
行なうことを特徴とした特許請求の範囲第１項記載のチ
ューナの入力段フィルタ同調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6952585A JPS61228718A (ja) | 1985-04-02 | 1985-04-02 | チユ−ナの入力段フイルタ同調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6952585A JPS61228718A (ja) | 1985-04-02 | 1985-04-02 | チユ−ナの入力段フイルタ同調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61228718A true JPS61228718A (ja) | 1986-10-11 |
Family
ID=13405225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6952585A Pending JPS61228718A (ja) | 1985-04-02 | 1985-04-02 | チユ−ナの入力段フイルタ同調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61228718A (ja) |
-
1985
- 1985-04-02 JP JP6952585A patent/JPS61228718A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404589A (en) | FM receiver with dynamic intermediate frequency (IF) filter tuning | |
| US5909644A (en) | AM radio receiver | |
| US5203032A (en) | Station selecting apparatus | |
| JPH0697730B2 (ja) | 電子同調式ｆｍ受信機 | |
| JP4235560B2 (ja) | チューナ用の自動利得制御 | |
| US6396550B1 (en) | Method and device for precision tuning, and method and device for matching vestigial sideband signal in television | |
| JPS61228718A (ja) | チユ−ナの入力段フイルタ同調装置 | |
| JPS628612A (ja) | チユ−ナの入力段フイルタ同調装置 | |
| JP2000174652A (ja) | Ｆｍ受信機 | |
| JPS61228716A (ja) | チユ−ナの入力段フイルタ同調装置 | |
| JPS61228717A (ja) | チユ−ナの入力段フイルタ同調装置 | |
| JP2003209469A (ja) | 発振器、位相同期回路、同調装置 | |
| KR910001827Y1 (ko) | 위성 수신 장치의 자동 미조정 회로 | |
| JPS6377275A (ja) | チユ−ナ入力段フイルタ同調装置 | |
| JPS62147893A (ja) | 衛星放送受信機 | |
| KR950001646Y1 (ko) | 영상중간주파수신호 정동조회로 | |
| JPH0254705B2 (ja) | ||
| JP2006067422A (ja) | チャンネルレベルコントローラ | |
| JPS639153Y2 (ja) | ||
| JPH11164218A (ja) | テレビジョン信号受信装置 | |
| JPS6143319Y2 (ja) | ||
| JPS6110359Y2 (ja) | ||
| JPS6377209A (ja) | チユ−ナ入力段フイルタ同調装置 | |
| JPS6288415A (ja) | 受信装置 | |
| JPH0514105A (ja) | 帯域通過フイルタ |