JP6511800B2 - 局部発振回路およびそれを用いるヘテロダイン受信機 - Google Patents

Description

本発明は、スーパーヘテロダイン方式の受信機における局部発振回路のフェーズノイズを低減する手法に関する。

前記スーパーヘテロダイン方式の受信機では、高Ｃ／Ｎ比を得るためには、局部発振回路のフェーズノイズを低減する必要がある。たとえば、いわゆるハイエンドのアマチュア無線機では、−１３０ｄＢｃ／Ｈｚ程度が目標となっている。

そこで、このようなフェーズノイズ低減の手法として、ダイレクト・デジタル・シンセサイザ（ＤＤＳ：Direct Digital Synthesizer）を用いることが有効である。特許文献１は、そのダイレクト・デジタル・シンセサイザを用いて、スプリアス特性を向上するとともに、信号純度（Ｃ／Ｎ）を向上している。

これは、広く用いられる発振器である電圧制御発振器（ＶＣＯ）＋フェイズロックループ（ＰＬＬ）の構成では、電圧制御発振器（ＶＣＯ）のフェーズノイズが、そのまま局部発振信号に出てしまうのに対して、前記ダイレクト・デジタル・シンセサイザは、その入力クロックの周波数をｆｃ、発振信号、すなわち局部発振信号となる出力信号の周波数をｆｄとするとき、分周効果によって、フェーズノイズを、２０ｌｏｇ（ｆｄ／ｆｃ）ｄＢ低減できるためである。すなわち、ダイレクト・デジタル・シンセサイザを用いることで、出力発振周波数に対して、入力クロック周波数を高くする程、分周比でフェーズノイズを大幅に低減することができる。

特許第４０５５９０１号公報

しかしながら、このダイレクト・デジタル・シンセサイザによるフェーズノイズ低減効果を得ようとすると、２０ｄＢ以上、すなわちｆｄ／ｆｃが１０倍以上となるようなクロックを入力する必要がある。アマチュア無線のｆｄ＝数十ＭＨｚでも、ｆｃ≫ｆｄとするためには、クロックの周波数に、数百ＭＨｚ以上が要求される。しかしながら、発振精度の比較的高い温度補償型電圧制御水晶発振器（ＯＣＸＯ：Oven-Controlled crystal Oscillator）において、たとえば１００ＭＨｚのものでは、数十万円もしてしまい、前記ハイエンド機に搭載するとしても、あまりにもコストが嵩んでしまうという問題がある。

本発明の目的は、局部発振回路にダイレクト・デジタル・シンセサイザを用いてフェーズノイズを低減するにあたって、低コスト化を図ることができる局部発振回路およびそれを用いるヘテロダイン受信機を提供することである。

本発明の局部発振回路は、混合器にて受信高周波信号を局部発振信号で周波数変換することで中間周波信号を得て、その中間周波信号からベースバンド復調を行うようにしたヘテロダイン受信機に用いられ、前記局部発振信号を発振する局部発振回路において、電圧制御水晶発振器と、前記電圧制御水晶発振器の発振信号を基準信号として、第１の数倍の周波数で発振する第１の位相同期発振器（ＰＬＯ：Phase Locked Oscillator）と、前記第１の位相同期発振器の発振信号を基準信号として、第２の数倍の周波数で発振する第２の位相同期発振器と、前記第２の位相同期発振器の発振信号をクロック入力として、前記局部発振信号を発振するダイレクト・デジタル・シンセサイザ（ＤＤＳ：Direct Digital Synthesizer）と、前記ダイレクト・デジタル・シンセサイザの後段に設けられ、ハイパスフィルタおよびローパスフィルタを備え、前記局部発振信号から、前記中間周波信号のイメージ周波数となるスプリアス成分を低減するスプリアス低減ブロックとを含み、前記混合器は、アップコンバージョンで、前記局部発振信号の周波数をＬＯ、前記受信高周波信号の周波数をＨＦ、前記中間周波信号の周波数をＩＦとするとき、ＩＦ＝ＬＯ−ＨＦであり、前記ローパスフィルタは、ＬＯ＋ＨＦをカットオフ周波数としており、該ローパスフィルタのカットオフ周波数は、前記周波数ＨＦに応じて変化されることを特徴とする。

上記の構成によれば、ヘテロダイン受信機のための局部発振回路において、ダイレクト・デジタル・シンセサイザを用いてフェーズノイズを低減するにあたって、そのクロック入力として、電圧制御水晶発振器の発振信号を２段の位相同期発振器を用いて高周波に変換した信号を用いる。前記位相同期発振器は、位相比較器と、ループフィルタと、電圧制御発振器（ＶＣＯ）と、分周器とを備えて構成され、分周器の分周比を大きく取ることで、入力信号の周波数に対して、出力する発振信号の周波数を、数倍〜数十倍の周波数に高めることができる。

前記第１の位相同期発振器は、電圧制御水晶発振器の発振信号を基準周波数としたＰＬＬを構成し、ループフィルタの通過帯域幅を狭帯域、たとえば入力信号の周波数がＭＨｚ以上のオーダーで、数Ｈｚ〜十数Ｈｚ程度とすることで、該第１の位相同期発振器の発振信号のフェーズノイズ特性は、入力（基準）信号である電圧制御水晶発振器のフェーズノイズ特性に依存せず、略該第１の位相同期発振器だけのフェーズノイズ特性に準じた値が得られる。

一方、前記第２の位相同期発振器は、前段の第１の位相同期発振器の発振信号を基準周波数としたＰＬＬを構成し、ループフィルタの通過帯域幅を狭帯域、たとえば入力信号の周波数が数十〜数百ＭＨｚで、十数ｋＨｚ程度とすることで、該第２の位相同期発振器のループゲインによるノイズリダクション効果を利用し、ループ帯域内のフェーズノイズを低減することができる。

こうして、電圧制御水晶発振器の発振信号の周波数をｆａ、第１の位相同期発振器の発振信号の周波数をｆｂ、第２の位相同期発振器の発振信号、すなわちダイレクト・デジタル・シンセサイザの入力クロック周波数をｆｃ、ダイレクト・デジタル・シンセサイザの発振信号、すなわち局部発振信号の周波数をｆｄとし、ｆａ＜ｆｂ＜ｆｃおよびｆｃ＞ｆｄとするとき、フェーズノイズは、２０ｌｏｇ（ｆｄ／ｆｃ）ｄＢ低減することができる。すなわち、ダイレクト・デジタル・シンセサイザを用いることで、出力発振周波数に対して、入力クロック周波数を高くする程、分周比でフェーズノイズを大幅に低減することができる。

したがって、２段の位相同期発振器を用いることで、ダイレクト・デジタル・シンセサイザに高いクロック周波数（電圧制御水晶発振器のｆｃ／ｆａ倍、たとえば数十倍以上）のものを使用することができ、ｆｃ>>ｆｄとなって、フェーズノイズを、その分周比に対応して、数十ｄＢ、たとえば（ｆｃ／ｆｄ）が１０倍で、２０ｄＢも低減することができる。しかも、その高いクロック周波数のダイレクト・デジタル・シンセサイザを利用するにあたって、電圧制御水晶発振器は、たとえば１００ＭＨｚの精度の高い温度補償型電圧制御水晶発振器（ＯＣＸＯ：Oven-Controlled crystal Oscillator）で数十万円もするのに対して、より高い周波数を、発振周波数が十ＭＨｚ程度までの電圧制御水晶発振器と、２段の位相同期発振器とを合わせて、数万円程度で実現することができ、局部発振回路の低コスト化を図ることができる。

また、前記ダイレクト・デジタル・シンセサイザの後段にスプリアス低減ブロックをさらに備えるので、混合器に与える局部発振信号からスプリアス成分を除去しておくことができ、受信信号が無いのに中間周波信号が出て、雑音が生じてしまうようなことを防止することができる。

さらにまた、スプリアス低減などで有利なアップコンバージョンを行う場合、前記スプリアス低減ブロックにおけるローパスフィルタのカットオフ周波数は、ＬＯ＋ＨＦ、すなわちＬＯ＋２ＩＦをカットオフ周波数とし、受信高周波信号の周波数ＨＦに応じて変化することで、前記ＬＯ＋ＨＦ、すなわちＩＦ＋２ＨＦのイメージ除去を確実に行うことができる。

また、本発明の局部発振回路では、前記電圧制御水晶発振器は、温度補償型電圧制御水晶発振器（ＯＣＸＯ：Oven-Controlled crystal Oscillator）であることを特徴とする。

上記の構成によれば、前記電圧制御水晶発振器の発振信号を、２段の位相同期発振器を用いて、非常に高い周波数に変換できるので、所望とするダイレクト・デジタル・シンセサイザに入力するクロック信号の周波数が高くても、最初の基準となる電圧制御水晶発振器には、比較的発振周波数の低いものを使用することができる。

したがって、この電圧制御水晶発振器に、発振精度の高い温度補償型電圧制御水晶発振器（ＯＣＸＯ：Oven-Controlled crystal Oscillator）を用いても、前記１００ＭＨｚで数十万円のものに比べて、極めて安い、たとえば１０ＭＨｚまでのものを使用することができる。

さらにまた、本発明のヘテロダイン受信機は、前記の局部発振回路を備えることを特徴とする。

上記の構成によれば、ヘテロダイン受信機のフェーズノイズの低減を、低コストな構成で行うことができる。

本発明の局部発振回路およびそれを用いるヘテロダイン受信機は、以上のように、局部発振回路にダイレクト・デジタル・シンセサイザを用いてフェーズノイズを低減するにあたって、そのクロック入力として、電圧制御水晶発振器の発振信号を２段の位相同期発振器を用いて、高周波に変換した信号を用いる。

それゆえ、ダイレクト・デジタル・シンセサイザに高いクロック周波数のものを使用することができ、フェーズノイズを、その分周比に対応して、大きく低減することができるとともに、その高いクロック周波数のダイレクト・デジタル・シンセサイザを使用するにあたって、電圧制御水晶発振器の発振周波数は低くてもよく、局部発振回路の低コスト化を図ることができる。

本発明の実施の一形態に係る局部発振回路の電気的構成を示すブロック図である。 前記局部発振回路が搭載されるスーパーヘテロダイン方式の無線受信機の概略的構成例を示すブロック図である。 本発明の実施の他の形態に係る局部発振回路の電気的構成を示すブロック図である。

図１は、本発明の実施の一形態に係る局部発振回路１の電気的構成を示すブロック図である。局部発振回路１は、ダイレクト・デジタル・シンセサイザ２を用いてフェーズノイズを低減するもので、図２で示すようなスーパーヘテロダイン方式の無線（受信）機３に搭載される。

無線受信機３では、アンテナ４で受信された高周波信号ＨＦは、混合器５において前記の局部発振回路１からの局部発振信号ＬＯと混合され、得られた中間周波数信号ＩＦは、復調回路６においてベースバンド信号に復調される。なお、ダブルスーパーヘテロダイン方式の場合の２段目の周波数変換の構成や、各部の制御などの構成および送信のための構成などは、本発明の主要部ではないので、省略している。

図１を参照して、この局部発振回路１は、ダイレクト・デジタル・シンセサイザ２を用いてフェーズノイズを低減するにあたって、そのクロックに、温度補償型電圧制御水晶発振器（ＯＣＸＯ：Oven-Controlled crystal Oscillator）７の発振信号を、２段の位相同期発振器１０，２０を用いて、高周波に変換した信号を用いることを特徴とする。位相同期発振器１０，２０は、位相比較器（ＰＬＬＩＣ）１１，２１と、ループフィルタ（ＬＰＦ）１２，２２と、電圧制御発振器（ＶＣＯ）１３，２３と、分周器１４，２４とを備えて構成され、分周器１４，２４の分周比Ｎ１，Ｎ２を大きく取ることで、入力信号の周波数ｆａ，ｆｂに対して、出力する発振信号の周波数ｆｂ，ｆｃを、それぞれ数倍〜数十倍の周波数に高めることができる。したがって、ｆａ＜ｆｂ＜ｆｃである。

第１の位相同期発振器１０は、温度補償型電圧制御水晶発振器７の発振信号を基準周波数としたＰＬＬを構成し、ループフィルタ（ＬＰＦ）１２の通過帯域幅を狭帯域、たとえば入力信号の周波数ｆａがＭＨｚ以上のオーダーで、数Ｈｚ〜十数Ｈｚ程度とすることで、該第１の位相同期発振器１０の発振信号のフェーズノイズ特性が、入力（基準）信号である温度補償型電圧制御水晶発振器７のフェーズノイズ特性に依存せず、略第１の位相同期発振器１０だけのフェーズノイズ特性に準じた値とすることができる。たとえば、前記温度補償型電圧制御水晶発振器７の発振周波数ｆａが１０ＭＨｚ程度である場合、前記フェーズノイズ特性は−１５０ｄＢｃ／Ｈｚ程度であり、この第１の位相同期発振器１０からの発振信号のフェーズノイズ特性も、−１５０ｄＢｃ／Ｈｚ程度に抑えることができる。

一方、第２の位相同期発振器２０は、前段の第１の位相同期発振器１０の発振信号を基準周波数としたＰＬＬを構成し、ループフィルタ（ＬＰＦ）２２の通過帯域幅を狭帯域、たとえば入力信号の周波数ｆｂが数十〜数百ＭＨｚで、十数ｋＨｚ程度とすることで、該第２の位相同期発振器２０のループゲインによるノイズリダクション効果を利用し、ループ帯域内のフェーズノイズを低減することができる。たとえば、この第２の位相同期発振器２０のフェーズノイズ特性は、入力より落ちるものの、−１２０ｄＢｃ／Ｈｚ程度に抑えることができる。

すると、前述のように、ダイレクト・デジタル・シンセサイザ２の入力クロック周波数は前記ｆｃとなり、発振信号、すなわち局部発振信号の周波数をｆｄ（＝ＬＯ）とすると、入力クロック周波数ｆｃを高くする程、分周比でフェーズノイズを大幅に低減することができる。たとえば、ｆｃ／ｆｄ＝１０とするとき、このダイレクト・デジタル・シンセサイザ２においてフェーズノイズを２０ｄＢ稼ぐことができ、その発振信号は、−１４０ｄＢｃ／Ｈｚ程度に抑えることができる。すなわち、目標である−１３０ｄＢｃ／Ｈｚより、１０ｄＢ程度改善したことになる。

このように本実施形態の局部発振回路１では、２段の位相同期発振器１０，２０を用いることで、ダイレクト・デジタル・シンセサイザ２に高いクロック周波数（温度補償型電圧制御水晶発振器７のｆｃ／ｆａ倍、たとえば数十倍以上）のものを使用することができ、ｆｃ>>ｆｄとなって、フェーズノイズを、その分周比に対応して、数十ｄＢ、たとえば（ｆｃ／ｆｄ）が１０倍で、２０ｄＢも低減することができる。しかも、その高いクロック周波数のダイレクト・デジタル・シンセサイザ２を利用するにあたって、たとえば１００ＭＨｚの精度の高い温度補償型電圧制御水晶発振器（ＯＣＸＯ：Oven-Controlled crystal Oscillator）は数十万円もするのに対して、より高い周波数を、発振周波数が十ＭＨｚ程度までの温度補償型電圧制御水晶発振器７と、２段の位相同期発振器１０，２０とを合わせて、数万円程度で実現することができ、局部発振回路１の低コスト化を図ることができる。また、この局部発振回路１を搭載することで、スーパーヘテロダイン受信機３のフェーズノイズの低減を、低コストな構成で行うことができる。

しかも、２段の位相同期発振器１０，２０を用いて、非常に高い周波数に変換できるので、所望とするダイレクト・デジタル・シンセサイザ２に入力するクロック信号の周波数ｆｃが高くても、１段目の位相同期発振器１０の基準信号として、発振周波数ｆａが、たとえば１０ＭＨｚまでの低い周波数のものを使用することができ、精度の高い温度補償型電圧制御水晶発振器７であっても、その周波数ｆａが低いので、コストを抑えることができる。

また、本実施形態の局部発振回路１では、ダイレクト・デジタル・シンセサイザ２の発振信号は、該ダイレクト・デジタル・シンセサイザ２による折返しノイズを除去するためのアンチエイリアシングフィルタであるローパスフィルタ８およびスプリアス低減ブロック３０を通して、前記局部発振信号として出力される。

スプリアス低減ブロック３０は、混合器５で得られる中間信号の周波数ＩＦを中心周波数とするバンドリジェクションフィルタ(Band Rejection Filter（ノッチフィルタとも言う）)３１と、バンドリジェクションフィルタ３１における通過ロスによるゲイン低下分を補償するゲイン補正アンプ３２と、ゲイン補正アンプ３２の出力から、混合器５に与える局部発振信号として、混合器５から出力される中間周波信号のイメージ周波数ＩＭとなるスプリアス成分を低減するハイパスフィルタ３３およびローパスフィルタ３４とを備えて構成される。

具体的には、本実施形態では、混合器５は、アップコンバージョンを行い、局部発振信号の周波数をＬＯ、受信高周波信号の周波数をＨＦ、中間周波信号の周波数をＩＦとするとき、ＩＦ＝ＬＯ−ＨＦであり、ローパスフィルタ３４は、ＩＭ＝ＬＯ＋ＨＦ、したがってＩＦ＋２ＨＦをカットオフ周波数としている。たとえば、図２で示すように、ＨＦ＝１４．２ＭＨｚであり、ＩＦ＝６４．４５５ＭＨｚであり、したがってＬＯ＝７８．６５５ＭＨｚである。

受信高周波信号の周波数ＨＦの変化（チューニング）に合わせて、ＣＰＵから成るコントローラ９は、ダイレクト・デジタル・シンセサイザ２の波形データの読出しアドレス間隔を変更するなどして、発振周波数ｆｄ（＝ＬＯ）を変化させる。バンドリジェクションフィルタ３１とハイパスフィルタ３３およびローパスフィルタ３４の対とは、複数帯域分設けられて、受信周波数帯域（バンド切換え）に応じて、コントローラ９などによって、適宜切換えられて選択使用されてもよい。

このようにアップコンバージョンを行うことで、スプリアス低減を有利に行うことができる。具体的には、ローパスフィルタ３４によって、ＩＭ＝ＬＯ＋ＨＦ＝ＩＦ＋２ＨＦのイメージ除去を確実に行うことができる。こうして、混合器５に与える局部発振信号からスプリアス成分を除去しておくことができ、受信信号が無いのに中間周波信号が出て、雑音が生じてしまうようなことを防止することができる。

図３は、本発明の実施の他の形態に係る局部発振回路１ａの電気的構成を示すブロック図である。この局部発振回路１ａは、上述の局部発振回路１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この局部発振回路１ａでは、コントローラ９ａが、ダイレクト・デジタル・シンセサイザ２の発振周波数ｆｄ（＝ＬＯ）を変化するとともに、ローパスフィルタ３４ａのカットオフ周波数も合わせて変化することである。これによって、前記ＩＭ＝ＬＯ＋ＨＦ＝ＩＦ＋２ＨＦのイメージ除去を、より確実に行うことができる。なお、ダウンコンバージョンの場合は、ハイパスフィルタ３３のカットオフ周波数を変化するようにすればよい。

１，１ａ 局部発振回路
２ ダイレクト・デジタル・シンセサイザ
３ スーパーヘテロダイン受信機
４ アンテナ
５ 混合器
６ 復調回路
７ 温度補償型電圧制御水晶発振器（ＯＣＸＯ）
８ ローパスフィルタ
９，９ａ コントローラ
１０，２０ 位相同期発振器（ＰＬＯ）
１１，２１ 位相比較器（ＰＬＬＩＣ）
１２，２２ ループフィルタ（ＬＰＦ）
１３，２３ 電圧制御発振器（ＶＣＯ）
１４，２４ 分周器
３０ スプリアス低減ブロック
３１ バンドリジェクションフィルタ
３２ ゲイン補正アンプ
３３ ハイパスフィルタ
３４，３４ａ ローパスフィルタ

Claims (4)

1. 混合器にて受信高周波信号を局部発振信号で周波数変換することで中間周波信号を得て、その中間周波信号からベースバンド復調を行うようにしたヘテロダイン受信機に用いられ、前記局部発振信号を発振する局部発振回路において、
   電圧制御水晶発振器と、
   前記電圧制御水晶発振器の発振信号を基準信号として、第１の数倍の周波数で発振する第１の位相同期発振器と、
   前記第１の位相同期発振器の発振信号を基準信号として、第２の数倍の周波数で発振する第２の位相同期発振器と、
   前記第２の位相同期発振器の発振信号をクロック入力として、前記局部発振信号を発振するダイレクト・デジタル・シンセサイザと、
   前記ダイレクト・デジタル・シンセサイザの後段に設けられ、ハイパスフィルタおよびローパスフィルタを備え、前記局部発振信号から、前記中間周波信号のイメージ周波数となるスプリアス成分を低減するスプリアス低減ブロックとを含み、
   前記混合器は、アップコンバージョンで、前記局部発振信号の周波数をＬＯ、前記受信高周波信号の周波数をＨＦ、前記中間周波信号の周波数をＩＦとするとき、ＩＦ＝ＬＯ−ＨＦであり、前記ローパスフィルタは、ＬＯ＋ＨＦをカットオフ周波数としており、該ローパスフィルタのカットオフ周波数は、前記周波数ＨＦに応じて変化されることを特徴とする局部発振回路。
2. 前記スプリアス低減ブロックは、
   前記混合器で得られる中間信号の周波数を中心周波数とするバンドリジェクションフィルタと、
   前記バンドリジェクションフィルタにおける通過ロスによるゲイン低下分を補償して前記ハイパスフィルタに与えるゲイン補正アンプとをさらに備えることを特徴とする請求項１記載の局部発振回路。
3. 前記電圧制御水晶発振器は、温度補償型電圧制御水晶発振器であることを特徴とする請求項１または２記載の局部発振回路。
4. 前記請求項１〜３の何れか１項に記載の局部発振回路を備えることを特徴とするヘテロダイン受信機。

Images