JPH0548393A - 自動周波数制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、ディジタル復調器に於ける自動周
波数制御回路に関し、周波数引込みを高速化し、且つサ
イクルスキップを防止することを目的とする。 【構成】 受信変調信号を電圧制御発振器１の出力信号
により準同期検波して直交復調信号Ｉ，Ｑを出力する。
周波数弁別器２は直交復調信号Ｉ，Ｑを基に受信変調信
号の搬送波周波数を弁別し、第１のカウンタ３により周
波数誤差成分をカウントし、所定数のカウント毎に第２
のカウンタ４によりカウントし、第２のカウンタ４のカ
ウント内容を制御コードとし、これをＤＡ変換器５によ
り制御電圧に変換して電圧制御発振器１の発振周波数を
制御する。その時、ロック検出器６により周波数引込み
状態を検出して切替手段７を制御し、制御電圧を大きい
ステップから小さいステップとなるように切替える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル復調器に於
ける自動周波数制御回路に関する。受信ＱＰＳＫ波を復
調するディジタル復調器に於いては、自動周波数制御回
路により電圧制御発振器の発振周波数を、受信ＱＰＳＫ
波の搬送波周波数に追従させる自動制御が行われる。こ
の自動周波数制御回路の特性を向上することが要望され
ている。

【０００２】

【従来の技術】図８はディジタル復調器のブロック図で
あり、５１は可変利得増幅器、５２，５３は位相検波
器、５４，５５はフィルタ、５６，５７はＡＤ変換器
（Ａ／Ｄ）、５８，５９はディジタル・トランスバーサ
ル・フィルタ（ＤＴＦ）、６０は搬送波再生回路（Ｃ
Ｒ）、６１はクロック再生回路（ＢＴＲ）、６２は自動
周波数制御回路（ＡＦＣ）、６３は自動利得制御回路
（ＡＧＣ）、６４，６５はＤＡ変換器（Ｄ／Ａ）、６６
は電圧制御発振器（ＶＣＯ）、６７は移相器（π／２）
である。

【０００３】受信部（図示せず）によりＱＰＳＫ（Ｑua
drature Ｐhase Ｓhift Ｋeying）波を受信して中間
周波信号に変換し、中間周波信号としての受信変調信号
を可変利得増幅器５１に入力し、搬送波再生回路６０を
介して復調データを出力する場合のディジタル復調器を
示すものであり、可変利得増幅器５１の出力信号は位相
検波器５２，５３に例えば図示を省略したハイブリッド
回路を介して加えられ、電圧制御発振器６６の出力信号
が位相検波器５２には直接、位相検波器５３には移相器
６７を介してそれぞれ加えられて、準同期検波が行われ
る。それぞれの検波出力信号は、フィルタ５４，５５に
より高調波成分やノイズ成分が除去されてＡＤ変換器５
６，５７によりディジタル信号に変換され、ディジタル
・トランスバーサル・フィルタ５８，５９を介して直交
復調信号Ｉ，Ｑが搬送波再生回路６０に加えられ、直交
成分の復調データが出力される。又クロック再生回路６
１から復調データに同期したクロック信号が再生され、
ＡＤ変換器５６，５７に加えられる。

【０００４】又ディジタル・トランスバーサル・フィル
タ５８，５９からの直交復調信号Ｉ，Ｑは、自動周波数
制御回路６２と自動利得制御回路６３とに加えられ、自
動利得制御回路６３は、所定のレベルの出力信号が得ら
れるように、可変利得増幅器５１の利得をＤＡ変換器６
５を介して制御することになる。又自動周波数制御回路
６２は、周波数誤差成分を検出し、その周波数誤差成分
が零となるように、ＤＡ変換器６４により制御電圧に変
換して電圧制御発振器６６の発振周波数を制御する。

【０００５】自動周波数制御回路６２は、例えば、図９
に示す構成を有し、７０は周波数弁別器、７１，７２は
１／２シンボル時間に相当する遅延時間の遅延回路
（τ）、７３，７４は乗算器、７５は加算器、７６はレ
ベル識別器、７７は第１のカウンタ、７８は第２のカウ
ンタである。図８のディジタル・トランスバーサル・フ
ィルタ５８，５９からの直交復調信号Ｉ，Ｑが、それぞ
れ周波数弁別器７０の遅延回路７１，７２と、互いに交
差して乗算器７３，７４とに加えられ、乗算出力信号が
加算器７５に加えられ、この加算器７５から電圧制御発
振器の発振周波数が受信変調信号の搬送波周波数より高
いか低いかを示す周波数誤差信号が出力される。この周
波数誤差信号はレベル識別器７６に加えられ、識別出力
信号が第１のカウンタ７７と第２のカウンタ７８とに加
えられる。

【０００６】レベル識別器７６は、実際には、周波数弁
別器７０からの複数ビット構成の周波数誤差信号の最上
位ビット（ＭＳＢ）のみを検出して、第１，第２のカウ
ンタ７７，７８に加えるものであり、第１のカウンタ７
７は、例えば、“１”の時にアップカウントし、“０”
の時にダウンカウントし、所定カウント内容の時に出力
される信号ＣＹ、即ち、アップカウントによるキャリ−
信号又はダウンカウントによるボロー信号を、第２のカ
ウンタ７８に加え、その時のレベル識別器７６の出力信
号に従って、第２のカウンタ７８はアップカウント又は
ダウンカウントする。この場合の第１のカウンタ７７
は、ランダムウォークフィルタとして作用する。又第２
のカウンタ７８のカウント内容が制御コードＣＣＤとな
り、図８のＤＡ変換器６４によりアナログの制御電圧に
変換されて電圧制御発振器６６に加えられ、その発振周
波数が受信変調信号の搬送波周波数に追従するように自
動制御される。

【０００７】

【発明が解決しようとする問題点】自動周波数制御回路
６２により電圧制御発振器６６の発振周波数が、受信変
調信号の搬送波周波数に引込まれた後に、自動周波数制
御回路６２の第２のカウンタ７８のカウント内容が変化
して制御コードＣＣＤが変化すると、電圧制御発振器６
６の発振周波数はそれに対応して発振周波数が変化す
る。その場合、制御コードＣＣＤの変化に従って発振周
波数はステップ状に変化するから、搬送波再生回路６０
に於いてサイクルスキップを生じ、それによって、復調
データに誤りが生じることになる。

【０００８】そこで、周波数ステップが小さくなるよう
に、制御コードＣＣＤのビット数を多くして、ＤＡ変換
器６４により変換された制御電圧のステップを小さくす
ることが考えられる。しかし、制御コードＣＣＤのビッ
ト数を多くすることにより、電圧制御発振器６６の発振
周波数の変化のステップが小さくなるから、周波数引込
みに要する時間が長くなる欠点が生じる。本発明は、周
波数引込みに要する時間を長くすることなく、サイクル
スキップを防止することを目的とする。

【０００９】

【課題を解決するための手段】本発明の自動周波数制御
回路は、図１を参照して説明すると、受信変調信号を復
調器に於いて電圧制御発振器１の出力信号により準同期
検波して直交復調信号Ｉ，Ｑとし、この直交復調信号
Ｉ，Ｑを基に周波数弁別器２により受信変調信号の搬送
波周波数を弁別し、この周波数弁別器２の出力信号に従
って第１のカウンタ３はアップカウント又はダウンカウ
ントし、この第１のカウンタ３の所定カウント内容によ
り出力される信号を、周波数弁別器２の出力信号に従っ
て第２のカウンタ４によりアップカウント又はダウンカ
ウントし、この第２のカウンタ４のカウント内容をＤＡ
変換器５によりアナログ信号に変換して電圧制御発振器
１の制御電圧とし、この電圧制御発振器１の発振周波数
を制御する自動周波数制御回路に於いて、電圧制御発振
器１の発振周波数が受信変調信号の搬送波周波数に引込
まれたか否かを、周波数弁別器２の出力信号を基に検出
するロック検出器６と、このロック検出器６によるロッ
ク検出前は、電圧制御発振器１の制御電圧を粗いステッ
プで変化させ、ロック検出後は、細かいステップで変化
させるように切替える切替手段７とを設けたものであ
る。

【００１０】又第２のカウンタ４を、ＤＡ変換器５の上
位ビット用カウンタと、下位ビット用カウンタとにより
構成し、切替手段７は、ロック検出器６によるロック検
出前は、第１のカウンタ３の所定カウント内容により出
力される信号を上位ビット用カウンタに入力し、且つ下
位ビット用カウンタのカウントを停止させ、ロック検出
後は、第１のカウンタ３の所定カウント内容により出力
される信号を下位ビット用カウンタに入力し、且つこの
下位ビット用カウンタのキャリ−信号を上位ビット用カ
ウンタに入力するように切替える構成としたものであ
る。

【００１１】又ＤＡ変換器５を粗調整用ＤＡ変換器と微
調整用ＤＡ変換器とにより構成し、ロック検出器６によ
るロック検出前は、第２のカウンタ４のカウント内容を
粗調整用ＤＡ変換器と微調整用ＤＡ変換器とによりアナ
ログ信号に変換し、且つ加算して制御電圧とし、ロック
検出後は、ロック検出時点の第２のカウンタ４のカウン
ト内容をラッチし、そのラッチ出力を粗調整用ＤＡ変換
器に入力し、且つそのロック検出時点からの変化分のカ
ウント内容を微調整用ＤＡ変換器に入力するように切替
える構成としたものである。

【００１２】又切替手段７は、ロック検出器６によるロ
ック検出前はＤＡ変換器５の出力電圧範囲を広くし、ロ
ック検出後は、ロック検出時点の前記第２のカウンタ
（４）のカウント内容に従った出力電圧を含み、且つ出
力電圧範囲を狭くするように切替える構成としたもので
ある。

【００１３】

【作用】受信変調信号を電圧制御発振器１の出力信号に
より準同期検波して直交復調信号Ｉ，Ｑを出力し、その
電圧制御発振器１の出力信号の周波数を受信変調信号の
搬送波周波数に引込むものであり、ロック検出器６は、
例えば、周波数弁別器２の弁別出力信号の変化が少なく
なったことにより、周波数引込みが行われたロック状態
と判定することができる。又切替手段７は、ロック検出
前は、電圧制御発振器１の制御電圧を粗いステップで変
化させ、ロック検出後は細かいステップで変化させるよ
うに切替える。それによって、ロック検出前の電圧制御
発振器１の発振周波数の変化を大きくして、周波数引込
みに要する時間を短くし、ロック検出後は、発振周波数
の変化を小さくして、サイクルスキップを防止すること
ができる。

【００１４】又第２のカウンタ４を、上位ビット用カウ
ンタと下位ビット用カウンタとにより構成して、ロック
検出前は、第１のカウンタ３の所定カウント内容により
出力されるキャリ−信号等の信号を上位ビット用カウン
タによりカウントし、この上位ビット用カウンタのカウ
ント内容をＤＡ変換器５の上位ビットとして入力して、
制御電圧を粗いステップで変化させ、ロック検出後は、
下位ビット用カウンタと上位ビット用カウンタとにより
一つの第２のカウンタ４として動作するように切替え
て、第１のカウンタ３の所定カウント内容により出力さ
れるキャリ−信号等の信号を下位ビット用カウンタに入
力してカウントさせる。即ち、ロック検出前はビット数
の少ないカウンタとし、ロック検出後はビット数の多い
カウンタとして動作させるものであり、ロック検出後
は、ＤＡ変換器５から電圧制御発振器１に加えられる制
御電圧は細かいステップで制御される。

【００１５】又ＤＡ変換器５を粗調整用ＤＡ変換器と微
調整用ＤＡ変換器とにより構成し、ロック検出前は、第
２のカウンタ４のカウント内容に従った粗調整用ＤＡ変
換器と微調整用ＤＡ変換器との出力を加算して制御電圧
とし、ロック検出後は、ロック検出時点の第２のカウン
タ４のカウント内容をラッチして粗調整用ＤＡ変換器に
入力し、変化分のカウント内容を微調整用ＤＡ変換器に
入力する。従って、粗調整用ＤＡ変換器の出力はロック
検出時点の値に維持され、それ以後の周波数誤差に従っ
た第２のカウンタ４のカウント内容の変化分が微調整用
ＤＡ変換器により変換されるから、制御電圧は細かいス
テップで変化することになる。

【００１６】又切替手段７は、ロック検出器６のロック
検出信号に従ってＤＡ変換器５の出力電圧範囲を制御す
るものであり、ロック検出前は、ＤＡ変換器５の出力電
圧範囲を広くして制御電圧を粗いステップで変化させ、
ロック検出後は、ＤＡ変換器５の出力電圧範囲を狭くし
て制御電圧を細かいステップで変化させる。

【００１７】

【実施例】図２は本発明の第１の実施例の要部ブロック
図であり、１１は周波数弁別器、１２はレベル識別器、
１３は第１のカウンタ、１４はロック検出器、１５−１
は上位ビット用カウンタ、１５−２は下位ビット用カウ
ンタ、１６は上位ビット用カウンタ１５−１と下位ビッ
ト用カウンタ１５−２とのカウント内容をアナログ信号
に変換するＤＡ変換器（Ｄ／Ａ）、１７，１８はセレク
タである。周波数弁別器１１は、例えば、図９に示す構
成を有し、直交復調信号Ｉ，Ｑを基に周波数誤差信号を
出力する。又上位ビット用カウンタ１５−１と下位ビッ
ト用カウンタ１５−２とにより第２のカウンタを構成し
ている。又セレクタ１７，１８により図１の切替手段７
を構成している。

【００１８】レベル識別器１２は、周波数弁別器１１か
らの周波数誤差信号の例えば最上位ビット（ＭＳＢ）を
出力し、その最上位ビットが“１”の時に、第１のカウ
ンタ１３はアップカウントし、“０”の時にダウンカウ
ントする。このカウンタ１３の所定カウント内容の時に
出力される信号ＣＹはセレクタ１７，１８に加えられ
る。又ロック検出器１４は、所定期間内の周波数誤差信
号の変化が殆ど零となった状態、即ち、周波数誤差が殆
ど零となった状態を周波数ロック状態と判定してセレク
タ１７，１８を制御するもので、ロック検出前は、セレ
クタ１７はカウンタ１３が所定カウント内容の時に出力
する信号ＣＹ（キャリー信号又はボロー信号）を選択し
て上位ビット用カウンタ１５−１に入力し、セレクタ１
８は「０」を選択して下位ビット用カウンタ１５−２に
入力する。

【００１９】従って、上位ビット用カウンタ１５−２
は、第１のカウンタ１３からの信号ＣＹをカウントし、
下位ビット用カウンタ１５−２はカウント動作を停止し
た状態となり、ビット数の少ない第２のカウンタとして
動作することになる。そして、ＤＡ変換器１６には、上
位ビットのみが変化するカウント内容が制御コードとし
て入力されるから、電圧制御発振器（図示せず）に加え
られる制御電圧の変化が粗くなる。従って、周波数ロッ
ク前の周波数誤差が大きい場合でも、電圧制御発振器の
発振周波数は大きなステップで変化するから、周波数引
込みを迅速に行うことができる。

【００２０】又ロック状態となると、セレクタ１７は下
位ビット用カウンタ１５−２が所定カウント内容の時に
出力される信号ＣＹを選択して、上位ビット用カウンタ
１５−１に入力し、セレクタ１８は第１のカウンタ１３
からの信号ＣＹを選択して、下位ビット用カウンタ１５
−２に入力する。従って、上位ビット用カウンタ１５−
１と下位ビット用カウンタ１５−２とは、ビット数の多
い第２のカウンタとして動作することになる。そして、
ＤＡ変換器１６には、下位ビットから順に変化する制御
コードが入力されるから、電圧制御発振器に加えられる
制御電圧の変化は細かくなり、電圧制御発振器の発振周
波数は小さいステップで変化するから、サイクルスキッ
プの発生を防止することができる。

【００２１】図３は本発明の第２の実施例の要部ブロッ
ク図であり、２１は周波数弁別器、２２はレベル識別
器、２３は第１のカウンタ、２４はロック検出器、２５
は第２のカウンタ、２６−１は粗調整用ＤＡ変換器（Ｄ
／Ａ）、２６−２は微調整用ＤＡ変換器（Ｄ／Ａ）、２
７はラッチ回路、２８は差回路、２９は加算回路であ
り、第１の実施例と、周波数弁別器２１，レベル識別器
２２，第１のカウンタ２３，ロック検出器２４について
は同様の構成である。又粗調整用ＤＡ変換器２６−１
は、電圧制御発振器（図示せず）を制御する範囲の電圧
を出力するものであり、微調整用ＤＡ変換器２６−２の
出力電圧範囲は、粗調整用ＤＡ変換器２６−１に比較し
て狭いものである。又ラッチ回路２７はスルーラッチ回
路である。又このラッチ回路２７を含めて図１の切替手
段７が構成される。

【００２２】ロック検出器２４によるロック検出前は、
ラッチ回路２７はスルー状態に制御される。従って、第
１のカウンタ２３からの信号ＣＹを第２のカウンタ２５
がアップカウント又はダウンカウントし、そのカウント
内容がラッチ回路２７を経由して粗調整用ＤＡ変換器２
６−１に加えられる。又差回路２８は、第２のカウンタ
２５のカウント内容とラッチ回路２７の出力との差を求
めるものであるから、この場合は「０」となる。従っ
て、微調整用ＤＡ変換器２６−２によるアナログ電圧は
零となり、粗調整用ＤＡ変換器２６−１から第２のカウ
ンタ２５のカウント内容に従ったアナログ電圧が出力さ
れ、加算回路２９を介して電圧制御発振器（図示せず）
の制御電圧となり、発振周波数の粗い制御が行われる。

【００２３】ロック検出器２４により周波数ロック状態
が検出されると、その検出信号によりラッチ回路２７は
第２のカウンタ２５のカウント内容をラッチし、そのラ
ッチ出力を粗調整用ＤＡ変換器２６−１に入力する。従
って、この粗調整用ＤＡ変換器２６−１からのアナログ
電圧はロック検出時点の値を維持したものとなる。又ロ
ック検出以後に第２のカウンタ２５のカウント内容が変
化すると、差回路２８からその変化分が出力されて微調
整用ＤＡ変換器２６−２に加えられるから、微調整用Ｄ
Ａ変換器２６−２からは、周波数誤差の変化に従った細
かいステップで変化するアナログ電圧が出力され、粗調
整用ＤＡ変換器２６−１からのアナログ電圧に加算回路
２９により加算されて、電圧制御発振器（図示せず）の
制御電圧となり、発振周波数の細かい制御が行われる。

【００２４】従って、ロック検出前は、第２のカウンタ
２５のカウント内容に従った粗い変化の制御電圧が出力
され、ロック検出後は、第２のカウンタ２５のカウント
内容の変化分に相当する細かい変化の制御電圧が出力さ
れることになり、周波数引込みを高速化することができ
ると共に、引込み以後は、サイクルスキップを防止する
ことができる。

【００２５】図４は本発明の第３の実施例の要部ブロッ
ク図であり、図３と同一符号は同一部分を示し、３０は
セレクタである。この実施例は、ロック検出器２４によ
り周波数ロック状態を検出した検出信号により、第２の
カウンタ２５のカウント内容をラッチ回路２７にラッチ
させ、且つリセット端子Ｒに検出信号を加えて、第２の
カウンタ２５をリセットするものである。従って、ロッ
ク検出前は、ラッチ回路２７はスルー状態となるから、
第２のカウンタ２５のカウント内容が粗調整用ＤＡ変換
器２６−１に入力され、又セレクタ３０を介して“０”
が微調整用ＤＡ変換器２６−２に入力される。従って、
粗調整用ＤＡ変換器２６−１のアナログ電圧の変化に従
った制御電圧の変化により、電圧制御発振器が制御され
ることになる。

【００２６】ロック検出器２４により周波数ロック状態
が検出されると、その検出信号により第２のカウンタ２
５のカウント内容がラッチ回路２７にラッチされ、その
第２のカウンタ２５はリセットされる。又セレクタ３０
によりカウンタ２５のカウント内容が選択されて微調整
用ＤＡ変換器２６−２に入力される。従って、粗調整用
ＤＡ変換器２６−１からはラッチ回路２７によりラッチ
されたカウント内容に従ったアナログ電圧が継続して出
力され、それ以後に第２のカウンタ２５のカウント内容
が変化すると、そのカウント内容に従った微調整用ＤＡ
変換器２６−２から変化のステップが小さいアナログ電
圧が、加算回路２９により粗調整用ＤＡ変換器２６−１
からのロック検出時点のアナログ電圧に加算され、電圧
制御発振器の微調整が行われることになる。

【００２７】図５は本発明の第４の実施例の要部ブロッ
ク図であり、３１は周波数弁別器、３２はレベル識別
器、３３は第１のカウンタ、３４はロック検出器、３５
は第２のカウンタ、３６はＤＡ変換器（Ｄ／Ａ）、３７
はラッチ回路、３８は係数を格納したメモリ（ＲＯ
Ｍ）、３９はセレクタ、４０は補助ＤＡ変換器（Ｄ／
Ａ）である。周波数弁別器３１，レベル識別器３２，第
１のカウンタ３３，ロック検出器３４，第２のカウンタ
３５については、前述の各実施例と同様であり、この実
施例は、ＤＡ変換器３６の出力電圧範囲を、ロック検出
器３４による周波数ロック状態の検出によって切替える
場合を示すものであり、ラッチ回路３７とセレクタ３９
等を含む構成により、図１の切替手段７が構成される。

【００２８】ＤＡ変換器３６の出力電圧範囲を補助ＤＡ
変換器４０からのアナログ電圧によって制御する場合を
示し、このＤＡ変換器３６がディジタル信号により出力
電圧範囲を制御できる構成の場合は、補助ＤＡ変換器４
０を省略することができる。ロック検出前は、ＤＡ変換
器３６の出力電圧範囲を広くするものであり、その為
に、セレクタ３９により固定値ＦＣが選択されて補助Ｄ
Ａ変換器４０に入力され、変換されたアナログ電圧がＤ
Ａ変換器３６に加えられる。そして、第２のカウンタ３
５のカウント内容がＤＡ変換器３６に入力されて、粗い
変化の制御電圧に変換されて、図示を省略した電圧制御
発振器に加えられ、発振周波数の粗い制御が行われる。

【００２９】ロック検出器３４により周波数ロック状態
が検出されると、ラッチ回路３７に第２のカウンタ３５
のカウント内容がラッチされ、又補助ＤＡ変換器４０に
セレクタ３９を介してメモリ３８からの係数が加えられ
る。メモリ３８から読出された係数が補助ＤＡ変換器４
０によりアナログ電圧に変換されて、ＤＡ変換器３６に
加えられることにより、そのＤＡ変換器３６の出力電圧
は狭い範囲に切替えられる。例えば、ＤＡ変換器３６の
出力電圧範囲を、前述の固定値ＦＣに対応して０〜５Ｖ
とし、メモリ３８からの或る係数に対応して１Ｖ〜３Ｖ
の狭い範囲に切替え、又他の係数に対応して２．５Ｖ〜
４．５Ｖの狭い範囲に切替えられるものである。この係
数は、ＤＡ変換器３６の特性切替えのステップに対応し
た個数をラッチ出力のビット数に対応して格納すること
になり、この実施例に於けるメモリ３８は、リードオン
リメモリ（ＲＯＭ）の場合を示すが、ランダムアクセス
メモリ等を用いることも勿論可能である。

【００３０】従って、ロック検出前は、電圧制御発振器
の発振周波数を粗いステップで制御して周波数引込みを
高速化し、ロック検出後は、ロック検出時点の第２のカ
ウンタ３５のカウント内容に従った制御電圧を含む狭い
範囲に於いて電圧制御発振器の制御電圧を変化し、電圧
制御発振器の発振周波数を細かいステップで制御してサ
イクルスキップを防止することができる。

【００３１】図６は本発明の第５の実施例の要部ブロッ
ク図であり、図５と同一符号は同一部分を示し、４１は
基準値ＲＦとラッチ回路３７の出力との差を求める差回
路、４２は差回路４１の出力と第２のカウンタ３５のカ
ウント内容とを加算する加算回路である。この実施例
は、ロック検出後の制御コードを加算回路４２により変
更して、ロック検出時点の制御電圧を、ＤＡ変換器３６
の狭い出力電圧範囲の中心にシフトするものである。

【００３２】ロック前は、図５に示す第４の実施例と同
様であるが、ロック検出後は、ラッチ回路３７にラッチ
された第２のカウンタ３５のカウント内容から、基準値
ＲＦを減算する。即ち、ＤＡ変換器３６の狭い出力電圧
範囲の中心を示すコードとの差分を求める。そして、こ
の差分を加算回路４２により第２のカウンタ３５のカウ
ント内容に加算して制御コードとし、出力電圧範囲が狭
くなるように制御されたＤＡ変換器３６により制御電圧
に変換し、図示を省略した電圧制御発振器に加えて、発
振周波数を微調整することになる。

【００３３】図７は本発明の実施例のＤＡ変換器の特性
説明図であり、例えば、第２，第３の実施例に於ける粗
調整用ＤＡ変換器２６−１の特性を（ａ）の直線４３、
微調整用ＤＡ変換器２６−２の特性を（ｂ）の直線４４
に示すもので、粗調整用ＤＡ変換器２６−１は、コード
Ａ〜Ｄを直線４３に従ってａ〜ｄのアナログ電圧に変換
し、微調整用ＤＡ変換器２６−２は、同じコードＡ〜Ｄ
を直線４４に従って、ａ´〜ｄ´のアナログ電圧に変換
する。この場合、（ｄ−ａ）＞（ｄ´−ａ´）の関係と
なる。従って、第２のカウンタ２５のカウント内容を粗
調整用ＤＡ変換器２６−１により変換した場合、ステッ
プの大きい制御電圧を得ることができ、周波数引込みを
高速化することができる。又第２のカウンタ２５のカウ
ント内容の変化分を微調整用ＤＡ変換器２６−２により
変換した場合は、ステップの小さい制御電圧を得ること
ができるから、発振周波数のステップを小さくしてサイ
クルスキップを防止することができる。

【００３４】又第４の実施例に於けるＤＡ変換器３６の
ロック検出前の特性を（ａ）の直線４３に、ロック検出
後の特性を（ｃ）の直線４５，４６に示すもので、補助
ＤＡ変換器４０からのアナログ電圧により、ＤＡ変換器
３６を（ａ）の直線４３に示す特性とすると、第２のカ
ウンタ３５のカウント内容のコードＡ〜Ｄをａ〜ｄのア
ナログ電圧に変換することができ、粗調整用ＤＡ変換器
２６−１の場合と同様に、ステップの大きい制御電圧を
得ることができる。

【００３５】又ロック検出後は、ロック検出時点のコー
ドを例えばＢとすると、ＤＡ変換器３６により変換され
た電圧はｂとなり、この時のコードＢはラッチ回路３７
にラッチされる。又コードＢに対応する係数がメモリ３
８から読出され、この係数がセレクタ３９を介して補助
ＤＡ変換器４０に加えられ、変換されたアナログ電圧が
ＤＡ変換器３６に加えられるから、このＤＡ変換器３６
は、（ｃ）の直線４５に示す特性となる。即ち、ＤＡ変
換器３６によりコードＢはｂの電圧に変換され、コード
Ａによりａ１の電圧に変換され、コードＤによりｄ１の
電圧に変換される。この場合も、（ｄ−ａ）＞（ｄ１−
ａ１）の関係となる。

【００３６】又ロック検出時点のコードを例えばＣとす
ると、ＤＡ変換器３６により変換された電圧はｃとな
り、この時のコードＣはラッチ回路３７にラッチされ、
ラッチ出力によりメモリ３８から係数が読出され、補助
ＤＡ変換器４０によりアナログ電圧に変換されてＤＡ変
換器３６に加えられ、ＤＡ変換器３６は、（ｃ）の直線
４６に示す特性となる。即ち、コードＣはｃの電圧に変
換され、コードＡはａ２の電圧に変換され、コードＤは
ｄ２の電圧に変換される。この場合も（ｄ−ａ）＞（ｄ
２−ａ２）の関係となる。

【００３７】この第４の実施例に於いては、前述のよう
に、図７の（ｃ）に示す特性に切替えられることになる
が、例えば、ロック検出時点のコードがコードＡに近い
場合、コードの値が小さくなる方向の制御範囲が小さく
なり、又はコードＤに近い場合は、コードの値が大きく
なる方向の制御範囲が小さくなる。即ち、微調整範囲が
片寄ることになる。

【００３８】このような点を第５の実施例に於いて解決
したものであり、前述のように、ロック検出時点のコー
ドをＢとすると、このコードＢに対応したＤＡ変換器３
６の出力電圧が変化範囲の中心値となるように、コード
Ｂを変更する。即ち、ラッチ回路３７によりラッチされ
たロック検出時点の第２のカウンタ３５のカウント内容
によるコードＢと基準値ＲＦとの差を、差回路４１によ
り求める。そして、第２のカウンタ３５のカウント内容
に差回路４１による差を加算して制御コードとする。即
ち、コードＢはＢ´に変更される。

【００３９】又ＤＡ変換器３６は、補助ＤＡ変換器４０
からのアナログ電圧により出力電圧範囲が狭くなるよう
に制御され、図７の（ｄ）の直線４７に示す特性とな
る。その場合、変更されたコードＢ´が出力電圧範囲ａ
３〜ｄ３の中心の電圧ｂに変換されるように、ＤＡ変換
器３６の特性が切替えられる。或いはコードＢの変更が
行われる。同様に、ロック検出時点のコードがＣの場
合、ＤＡ変換器３６の出力電圧特性は、図７の（ｄ）の
直線４８に示す特性に切替えられて、出力電圧範囲ａ４
〜ｄ４の中心の電圧ｃに、コードＣを変換したコードＣ
´が変換されるように、特性の切替え或いはコードの変
更が行われる。従って、微調整は、ＤＡ変換器３６の出
力電圧特性のほぼ中心に於いて行われることになり、何
らかの大きな変化が生じたとしても、受信変調信号の搬
送波周波数に追従して電圧制御発振器の発振周波数を制
御することができる。

【００４０】本発明は、前述の各実施例にのみ限定され
るものではなく、種々付加変更することができるもので
あり、又ＤＡ変換器のビット数等は、変調波の伝送路特
性等を考慮して選定することができるものである。

【００４１】

【発明の効果】以上説明したように、本発明は、周波数
引込み状態を検出するロック検出器６によるロック検出
前は、電圧制御発振器１の制御電圧のステップを粗く、
ロック検出後はステップを細かくするように、切替手段
７により切替えるものであり、ロック検出前は、電圧制
御発振器１の発振周波数のステップを大きくして周波数
引込みを高速化し、ロック検出後は、電圧制御発振器１
の発振周波数のステップを小さくして、サイクルスキッ
プを防止することができる。

【００４２】又第２のカウンタ４を、上位ビット用カウ
ンタと下位ビット用カウンタとに分け、ロック検出前は
上位ビット用カウンタによるビット数の少ないカウンタ
として、ＤＡ変換器５により変換した制御電圧のステッ
プを大きくし、それにより周波数引込みを高速化し、ロ
ック検出後は、上位ビット用カウンタと下位ビット用カ
ウンタとによりビット数の多いカウンタとして、ＤＡ変
換器５により変換した制御電圧のステップを小さくする
ことにより、サイクルスキップを防止することができ
る。

【００４３】又ＤＡ変換器５を、粗調整用ＤＡ変換器と
微調整用ＤＡ変換器とにより構成して、ロック検出前は
粗調整用ＤＡ変換器による粗いステップの制御電圧を電
圧制御発振器に加え、ロック検出後は、粗調整用ＤＡ変
換器による制御電圧を、ロック検出時点の値に維持さ
せ、且つロック検出時点の第２のカウンタ４のカウント
内容の変化分を、差回路により或いは第２のカウンタの
リセットにより得るもので、その変化分を微調整用ＤＡ
変換器により変換して、粗調整用ＤＡ変換器の出力電圧
に加算して制御電圧とするもので、微調整用ＤＡ変換器
による細かいステップの制御電圧を得ることができる。

【００４４】又ロック検出前のＤＡ変換器５の出力電圧
範囲を広くし、ロック検出後は狭くするように切替手段
７等により切替えるもので、そのロック検出後は、ロッ
ク検出時点の第２のカウンタ４のカウント内容に従った
出力電圧を含むような狭い出力電圧範囲とし、細かいス
テップの制御電圧を出力することができる。その場合
に、第５の実施例に示すように、ロック検出時点の制御
電圧を中心に細かいステップで制御電圧を変化させるこ
とができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１の実施例の要部ブロック図であ
る。

【図３】本発明の第２の実施例の要部ブロック図であ
る。

【図４】本発明の第３の実施例の要部ブロック図であ
る。

【図５】本発明の第４の実施例の要部ブロック図であ
る。

【図６】本発明の第５の実施例の要部ブロック図であ
る。

【図７】本発明の実施例のＤＡ変換器の特性説明図であ
る。

【図８】ディジタル復調器のブロック図である。

【図９】従来例の自動周波数制御回路の要部ブロック図
である。

【符号の説明】

１ 電圧制御発振器 ２ 周波数弁別器 ３ 第１のカウンタ ４ 第２のカウンタ ５ ＤＡ変換器 ６ ロック検出器 ７ 切替手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】 受信変調信号を電圧制御発振器（１）の
   出力信号により準同期検波して直交復調信号を出力し、
   該直交復調信号を基に周波数弁別器（２）により前記受
   信変調信号の搬送波周波数を弁別し、該周波数弁別器
   （２）の出力信号に従って第１のカウンタ（３）はアッ
   プカウント又はダウンカウントし、該第１のカウンタ
   （３）の所定カウント内容により出力される信号を、前
   記周波数弁別器（２）の出力信号に従って第２のカウン
   タ（４）によりアップカウント又はダウンカウントし、
   該第２のカウンタ（４）のカウント内容をＤＡ変換器
   （５）によりアナログ信号に変換して、前記電圧制御発
   振器（１）の制御電圧とし、該電圧制御発振器（１）の
   発振周波数を制御する自動周波数制御回路に於いて、 前記電圧制御発振器（１）の発振周波数が前記受信変調
   信号の搬送波周波数に引込まれたか否かを前記周波数弁
   別器（２）の出力信号を基に検出するロック検出器
   （６）と、 該ロック検出器（６）によるロック検出前は、前記電圧
   制御発振器（１）の制御電圧を粗いステップで変化さ
   せ、ロック検出後は、細かいステップで変化させるよう
   に切替える切替手段（７）とを設けたことを特徴とする
   自動周波数制御回路。
2. 【請求項２】 前記第２のカウンタ（４）を、前記ＤＡ
   変換器（５）の上位ビット用カウンタと、下位ビット用
   カウンタとにより構成し、 前記切替手段（７）は、前記ロック検出器（６）による
   ロック検出前は、前記第１のカウンタ（３）の所定カウ
   ント内容により出力される信号を前記上位ビット用カウ
   ンタに入力し、且つ下位ビット用カウンタのカウントを
   停止させ、ロック検出後は、前記第１のカウンタ（３）
   の所定カウント内容により出力される信号を前記下位ビ
   ット用カウンタに入力し、且つ該下位ビット用カウンタ
   のキャリ−信号を前記上位ビット用カウンタに入力する
   ように切替える構成としたことを特徴とする請求項１記
   載の自動周波数制御回路。
3. 【請求項３】 前記ＤＡ変換器（５）を粗調整用ＤＡ変
   換器と微調整用ＤＡ変換器とにより構成し、 前記ロック検出器（６）によるロック検出前は、前記第
   ２のカウンタ（４）のカウント内容を前記粗調整用ＤＡ
   変換器と微調整用ＤＡ変換器とによりアナログ信号に変
   換し、且つ加算して前記制御電圧とし、ロック検出後
   は、ロック検出時点の前記第２のカウンタ（４）のカウ
   ント内容をラッチして、そのラッチ出力を前記粗調整用
   ＤＡ変換器に入力し、且つ該ロック検出時点からの変化
   分のカウント内容を前記微調整用ＤＡ変換器に入力する
   ように切替える構成としたことを特徴とする請求項１記
   載の自動周波数制御回路。
4. 【請求項４】 前記切替手段（７）は、前記ロック検出
   器（６）によるロック検出前は前記ＤＡ変換器（５）の
   出力電圧範囲を広くし、ロック検出後は、ロック検出時
   点の前記第２のカウンタ（４）のカウント内容に従った
   出力電圧を含み、且つ該出力電圧の範囲を狭くするよう
   に切替える構成としたことを特徴とする請求項１記載の
   自動周波数制御回路。