JP3304996B2 - 搬送波再生回路 - Google Patents
搬送波再生回路Info
- Publication number
- JP3304996B2 JP3304996B2 JP30322391A JP30322391A JP3304996B2 JP 3304996 B2 JP3304996 B2 JP 3304996B2 JP 30322391 A JP30322391 A JP 30322391A JP 30322391 A JP30322391 A JP 30322391A JP 3304996 B2 JP3304996 B2 JP 3304996B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- smoothing
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば４相位相変調
（ＱＰＳＫ）信号等の復調システムに用いられる搬送波
再生回路に関し、特に自動周波数制御（ＡＦＣ）可能な
搬送波再生回路に関する。
（ＱＰＳＫ）信号等の復調システムに用いられる搬送波
再生回路に関し、特に自動周波数制御（ＡＦＣ）可能な
搬送波再生回路に関する。
【０００２】
【従来の技術】近年の搬送波再生回路には位相同調（Ｐ
ＬＬ）ループと自動周波数同調（ＡＦＣ）ループとをあ
わせ持ったものがある。以下、図面を参照して従来の搬
送波再生回路を説明する。図６は従来の搬送波再生回路
の構成を示すブロック図である。この図において複素乗
算器１３には端子１１，１２より複素数表現の信号が入
力される。またデータ変換回路２５よりｓｉｎ及びｃｏ
ｓｉｎ特性の信号も入力される。そして複素乗算器１３
で乗算されたデータは位相比較器１４に供給され、所定
の位相との誤差に相当する位相誤差信号が求められる。
この位相誤差信号はＰＬＬループフィルタ１５とΔｆ検
出回路１６とに供給される。このうちＰＬＬループフィ
ルタ１５では位相誤差信号が平滑され、スイッチ２２に
供給される。一方、Δｆ検出回路１６では周波数離調に
相当する周波数誤差信号が生成され、ＡＦＣループフィ
ルタ１７と同期判定回路１８とに供給される。
ＬＬ）ループと自動周波数同調（ＡＦＣ）ループとをあ
わせ持ったものがある。以下、図面を参照して従来の搬
送波再生回路を説明する。図６は従来の搬送波再生回路
の構成を示すブロック図である。この図において複素乗
算器１３には端子１１，１２より複素数表現の信号が入
力される。またデータ変換回路２５よりｓｉｎ及びｃｏ
ｓｉｎ特性の信号も入力される。そして複素乗算器１３
で乗算されたデータは位相比較器１４に供給され、所定
の位相との誤差に相当する位相誤差信号が求められる。
この位相誤差信号はＰＬＬループフィルタ１５とΔｆ検
出回路１６とに供給される。このうちＰＬＬループフィ
ルタ１５では位相誤差信号が平滑され、スイッチ２２に
供給される。一方、Δｆ検出回路１６では周波数離調に
相当する周波数誤差信号が生成され、ＡＦＣループフィ
ルタ１７と同期判定回路１８とに供給される。
【０００３】ＡＦＣループフィルタ１７では周波数誤差
信号が平滑され、データ保持回路２１に供給される。ま
た同期判定回路１８は周波数誤差信号を基に同期判定を
行い、スイッチ２２及びデータ保持回路２１を制御する
信号を出力している。ここで位相誤差信号が一定ならば
同期状態であり、位相誤差信号が変化したならば非同期
状態である。同期状態では、スイッチ２２は“ＯＮ”と
なる。そしてデータ保持回路２１は供給されたデータを
保持しつつ加算器２３に保持しているデータを常時出力
している。それに対して非同期状態ではスイッチ２２は
“ＯＦＦ”となる。そしてデータ保持回路２１は供給さ
れたデータを保持しないで加算器２３に出力している。
信号が平滑され、データ保持回路２１に供給される。ま
た同期判定回路１８は周波数誤差信号を基に同期判定を
行い、スイッチ２２及びデータ保持回路２１を制御する
信号を出力している。ここで位相誤差信号が一定ならば
同期状態であり、位相誤差信号が変化したならば非同期
状態である。同期状態では、スイッチ２２は“ＯＮ”と
なる。そしてデータ保持回路２１は供給されたデータを
保持しつつ加算器２３に保持しているデータを常時出力
している。それに対して非同期状態ではスイッチ２２は
“ＯＦＦ”となる。そしてデータ保持回路２１は供給さ
れたデータを保持しないで加算器２３に出力している。
【０００４】加算器２３はスイッチ２２の出力とデータ
保持回路２１の出力とが加算され、数値制御発振器２４
に供給される。数値制御発振器２４は加算器２３の出力
により発振周波数が制御された局発信号をデータ変換回
路２５に供給している。データ変換回路２５に供給され
た局発信号は特性毎、つまりｓｉｎ及びｃｏｓｉｎ特性
の信号に分割され、複素乗算器１３に供給される。
保持回路２１の出力とが加算され、数値制御発振器２４
に供給される。数値制御発振器２４は加算器２３の出力
により発振周波数が制御された局発信号をデータ変換回
路２５に供給している。データ変換回路２５に供給され
た局発信号は特性毎、つまりｓｉｎ及びｃｏｓｉｎ特性
の信号に分割され、複素乗算器１３に供給される。
【０００５】上記の構成において複素乗算器１３、位相
比較器１４、ＰＬＬループフィルタ１５、スイッチ２
２、加算器２３、数値制御発振器２４、データ変換回路
２５によりＰＬＬループが構成されている。同様に複素
乗算器１３、位相比較器１４、Δｆ検出回路１６、ＡＦ
Ｃループフィルタ１７、データ保持回路２１、加算器２
３、数値制御発振器２４、データ変換回路２５によりＡ
ＦＣループが構成されている。ここで位相誤差信号が変
化した場合、つまり非同期状態になった場合、まずＡＦ
Ｃループにより周波数引き込みが行われる。そして十分
に周波数を引き込んだところでデータ保持回路２１でＡ
ＦＣループフィルタ１７の出力が保持され、スイッチ２
２が“ＯＮ”になり、ＰＬＬループによる位相同期が行
われる。
比較器１４、ＰＬＬループフィルタ１５、スイッチ２
２、加算器２３、数値制御発振器２４、データ変換回路
２５によりＰＬＬループが構成されている。同様に複素
乗算器１３、位相比較器１４、Δｆ検出回路１６、ＡＦ
Ｃループフィルタ１７、データ保持回路２１、加算器２
３、数値制御発振器２４、データ変換回路２５によりＡ
ＦＣループが構成されている。ここで位相誤差信号が変
化した場合、つまり非同期状態になった場合、まずＡＦ
Ｃループにより周波数引き込みが行われる。そして十分
に周波数を引き込んだところでデータ保持回路２１でＡ
ＦＣループフィルタ１７の出力が保持され、スイッチ２
２が“ＯＮ”になり、ＰＬＬループによる位相同期が行
われる。
【０００６】次にＡＦＣループのうちΔｆ検出回路１６
とＡＦＣループフィルタ１７との構成を図面を参照して
説明する。図７はΔｆ検出回路１６の構成を示す構成図
であり、図８はＡＦＣループフィルタ１７の構成を示す
構成図である。
とＡＦＣループフィルタ１７との構成を図面を参照して
説明する。図７はΔｆ検出回路１６の構成を示す構成図
であり、図８はＡＦＣループフィルタ１７の構成を示す
構成図である。
【０００７】図７において、位相誤差信号が端子５０を
介して遅延回路５１と減算回路５２とに供給される。ま
た減算回路には遅延回路５１の出力も供給されており、
供給された信号間の差分に相当する周波数誤差信号が生
成され、端子５３より出力される。
介して遅延回路５１と減算回路５２とに供給される。ま
た減算回路には遅延回路５１の出力も供給されており、
供給された信号間の差分に相当する周波数誤差信号が生
成され、端子５３より出力される。
【０００８】端子５３より出力された周波数誤差信号は
図８の端子３０を介して加算器３２に供給される。また
加算器３２には遅延回路３３の出力も供給されており、
これらの２信号が加算されて遅延回路３３に供給され
る。遅延回路３３で遅延された信号は加算器３２と乗算
器３４とに供給される。乗算器３４には係数データＫも
供給されており、遅延回路３３の出力に係数データＫが
乗算され、端子３６より出力される。
図８の端子３０を介して加算器３２に供給される。また
加算器３２には遅延回路３３の出力も供給されており、
これらの２信号が加算されて遅延回路３３に供給され
る。遅延回路３３で遅延された信号は加算器３２と乗算
器３４とに供給される。乗算器３４には係数データＫも
供給されており、遅延回路３３の出力に係数データＫが
乗算され、端子３６より出力される。
【０００９】前述した係数データＫはＡＦＣループのル
ープ利得を決定する定数であり、常に一定である。この
係数データＫが大きい場合、ＡＦＣループのループ利得
が大きくなり、周波数引き込み時間が短くなるが、雑音
に対する特性は劣化する。特に搬送波対雑音電力比（Ｃ
Ｎ比）が低い場合には雑音による影響で周波数ジッタが
大きくなる。そして周波数ジッタがＰＬＬ周波数引き込
み範囲を越えた場合にはＰＬＬの周波数引き込みが不可
能になってしまう。一方、係数データＫが小さい場合、
ＡＦＣループのループ利得が小さくなり、周波数引き込
み時間が長くなるが、雑音に対する特性は向上する。よ
って周波数ジッタは小さく抑えることができるが、周波
数引き込みに長い時間を必要とした。
ープ利得を決定する定数であり、常に一定である。この
係数データＫが大きい場合、ＡＦＣループのループ利得
が大きくなり、周波数引き込み時間が短くなるが、雑音
に対する特性は劣化する。特に搬送波対雑音電力比（Ｃ
Ｎ比）が低い場合には雑音による影響で周波数ジッタが
大きくなる。そして周波数ジッタがＰＬＬ周波数引き込
み範囲を越えた場合にはＰＬＬの周波数引き込みが不可
能になってしまう。一方、係数データＫが小さい場合、
ＡＦＣループのループ利得が小さくなり、周波数引き込
み時間が長くなるが、雑音に対する特性は向上する。よ
って周波数ジッタは小さく抑えることができるが、周波
数引き込みに長い時間を必要とした。
【００１０】
【発明が解決しようとする課題】係数データＫ、つまり
ＡＦＣループのループ利得は常に一定である。この係数
データＫが大きい場合、ＡＦＣループのループ利得が大
きくなり、周波数引き込み時間が短くなるが、雑音に対
する特性は劣化する。反対に係数データＫが小さい場
合、ＡＦＣループのループ利得が小さくなり、雑音に対
する特性は向上するが、周波数引き込み時間が長くなる
という問題があった。
ＡＦＣループのループ利得は常に一定である。この係数
データＫが大きい場合、ＡＦＣループのループ利得が大
きくなり、周波数引き込み時間が短くなるが、雑音に対
する特性は劣化する。反対に係数データＫが小さい場
合、ＡＦＣループのループ利得が小さくなり、雑音に対
する特性は向上するが、周波数引き込み時間が長くなる
という問題があった。
【００１１】本発明は上記問題に鑑みてなされたもの
で、ＣＮ比が高い場合にはループ利得を大きくすること
で周波数引き込み時間を短くし、ＣＮ比が低い場合には
ループ利得を小さくすることで周波数ジッタを小さく抑
えることのできる搬送波再生回路を提供することを目的
とする。
で、ＣＮ比が高い場合にはループ利得を大きくすること
で周波数引き込み時間を短くし、ＣＮ比が低い場合には
ループ利得を小さくすることで周波数ジッタを小さく抑
えることのできる搬送波再生回路を提供することを目的
とする。
【００１２】
【課題を解決するための手段】本発明の請求項１に係る
搬送波再生回路は、複素数で表現される信号と、位相の
異なる２信号に分割された局発信号とが供給され、前記
複素数で表現される信号に前記位相の異なる２信号を乗
算する乗算手段と、この乗算手段の出力より位相誤差を
検出する手段と、前記位相誤差より周波数誤差を検出す
る手段と、時間の経過とともに小さくなる係数データを
出力する手段と、前記周波数誤差を平滑した信号に前記
係数データを乗算する第１の平滑手段と、前記位相誤差
を平滑する第２の平滑手段と、この第２の平滑手段の出
力を後述する加算手段に供給する、もしくは供給を停止
する供給手段と、この供給手段の出力と前記第１の平滑
手段の出力とを加算する加算手段と、この加算手段の出
力により発振周波数が制御される手段であって、前記複
素数で表現される信号の搬送波と同じ周波数である前記
局発信号を再生する再生手段と、前記局発信号を前記位
相の異なる２信号に分割し、前記乗算手段に供給する手
段とを具備したものであり、本発明の請求項２に係る搬
送波再生回路は、複素数で表現される信号と、位相の異
なる２信号に分割された局発信号とが供給され、前記複
素数で表現される信号に前記位相の異なる２信号を乗算
する乗算手段と、この乗算手段の出力より位相誤差を検
出する手段と、前記位相誤差より周波数誤差を検出する
手段と、時間の経過とともに小さくなる係数データを出
力する手段と、前記周波数誤差を平滑した信号に前記係
数データを乗算する第１の平滑手段と、前記位相誤差を
平滑する第２の平滑手段と、前記第１、第２の平滑手段
の出力のうち、一方を選択する選択手段と、この選択手
段の出力により発振周波数が制御される手段であって、
前記複素数で表現される信号の搬送波と同じ周波数であ
る前記局発信号を再生する再生手段と、前記局発信号を
前記位相の異なる２信号に分割し、前記乗算手段に供給
する手段とを具備したものである。
搬送波再生回路は、複素数で表現される信号と、位相の
異なる２信号に分割された局発信号とが供給され、前記
複素数で表現される信号に前記位相の異なる２信号を乗
算する乗算手段と、この乗算手段の出力より位相誤差を
検出する手段と、前記位相誤差より周波数誤差を検出す
る手段と、時間の経過とともに小さくなる係数データを
出力する手段と、前記周波数誤差を平滑した信号に前記
係数データを乗算する第１の平滑手段と、前記位相誤差
を平滑する第２の平滑手段と、この第２の平滑手段の出
力を後述する加算手段に供給する、もしくは供給を停止
する供給手段と、この供給手段の出力と前記第１の平滑
手段の出力とを加算する加算手段と、この加算手段の出
力により発振周波数が制御される手段であって、前記複
素数で表現される信号の搬送波と同じ周波数である前記
局発信号を再生する再生手段と、前記局発信号を前記位
相の異なる２信号に分割し、前記乗算手段に供給する手
段とを具備したものであり、本発明の請求項２に係る搬
送波再生回路は、複素数で表現される信号と、位相の異
なる２信号に分割された局発信号とが供給され、前記複
素数で表現される信号に前記位相の異なる２信号を乗算
する乗算手段と、この乗算手段の出力より位相誤差を検
出する手段と、前記位相誤差より周波数誤差を検出する
手段と、時間の経過とともに小さくなる係数データを出
力する手段と、前記周波数誤差を平滑した信号に前記係
数データを乗算する第１の平滑手段と、前記位相誤差を
平滑する第２の平滑手段と、前記第１、第２の平滑手段
の出力のうち、一方を選択する選択手段と、この選択手
段の出力により発振周波数が制御される手段であって、
前記複素数で表現される信号の搬送波と同じ周波数であ
る前記局発信号を再生する再生手段と、前記局発信号を
前記位相の異なる２信号に分割し、前記乗算手段に供給
する手段とを具備したものである。
【００１３】本発明に係る第２の手段は、第１の手段に
おける供給手段と加算手段との代わりに、前記第１、第
２の平滑手段の出力のうち、一方を選択する選択手段を
具備することで、周波数引き込み時間及び周波数ジッタ
が改善される。
おける供給手段と加算手段との代わりに、前記第１、第
２の平滑手段の出力のうち、一方を選択する選択手段を
具備することで、周波数引き込み時間及び周波数ジッタ
が改善される。
【００１４】
【作用】時間により変化する係数データを、周波数誤差
を平滑した信号に乗算し、再生手段より出力される発振
周波数を制御することで周波数引き込み時間及び周波数
ジッタが改善される。
を平滑した信号に乗算し、再生手段より出力される発振
周波数を制御することで周波数引き込み時間及び周波数
ジッタが改善される。
【００１５】
【実施例】以下、図面を参照して本発明に係る実施例を
説明する。図１は第１実施例の構成を示すブロック図、
図２はＡＦＣループフィルタ１７の構成を示す構成図、
図３は利得変換回路１９の構成を示す構成図、図４はル
ープ利得Ｋと時間との関係を説明する説明図である。
説明する。図１は第１実施例の構成を示すブロック図、
図２はＡＦＣループフィルタ１７の構成を示す構成図、
図３は利得変換回路１９の構成を示す構成図、図４はル
ープ利得Ｋと時間との関係を説明する説明図である。
【００１６】図１において複素乗算器１３には端子１
１，１２より複素数表現の信号が入力される。またデー
タ変換回路２５よりｓｉｎ及びｃｏｓｉｎ特性の信号も
入力される。そして複素乗算器１３で乗算されたデータ
は位相比較器１４に供給され、所定の位相との誤差に相
当する位相誤差信号が求められる。この位相誤差信号は
ＰＬＬループフィルタ１５とΔｆ検出回路１６とに供給
される。このうちＰＬＬループフィルタ１５では位相誤
差信号が平滑され、スイッチ２２に供給される。一方、
Δｆ検出回路１６では周波数離調に相当する周波数誤差
信号が生成され、ＡＦＣループフィルタ１７と同期判定
回路１８とに供給される。
１，１２より複素数表現の信号が入力される。またデー
タ変換回路２５よりｓｉｎ及びｃｏｓｉｎ特性の信号も
入力される。そして複素乗算器１３で乗算されたデータ
は位相比較器１４に供給され、所定の位相との誤差に相
当する位相誤差信号が求められる。この位相誤差信号は
ＰＬＬループフィルタ１５とΔｆ検出回路１６とに供給
される。このうちＰＬＬループフィルタ１５では位相誤
差信号が平滑され、スイッチ２２に供給される。一方、
Δｆ検出回路１６では周波数離調に相当する周波数誤差
信号が生成され、ＡＦＣループフィルタ１７と同期判定
回路１８とに供給される。
【００１７】ＡＦＣループフィルタ１７では周波数誤差
信号が平滑され、データ保持回路２１に供給される。ま
た同期判定回路１８は周波数誤差信号を基に同期判定を
行い、スイッチ２２及びデータ保持回路２１を制御する
信号を出力している。ここで位相誤差信号が一定ならば
同期状態であり、位相誤差信号が変化したならば非同期
状態である。同期状態では、スイッチ２２は“ＯＮ”と
なる。そしてデータ保持回路２１は供給されたデータを
保持しつつ加算器２３に保持しているデータを常時出力
している。それに対して非同期状態ではスイッチ２２は
“ＯＦＦ”となる。そしてデータ保持回路２１は供給さ
れたデータを保持しないで加算器２３に出力している。
また同期状態から非同期状態に移行した場合、同期判定
回路１８から利得変換回路１９にリセット信号が出力さ
れる。
信号が平滑され、データ保持回路２１に供給される。ま
た同期判定回路１８は周波数誤差信号を基に同期判定を
行い、スイッチ２２及びデータ保持回路２１を制御する
信号を出力している。ここで位相誤差信号が一定ならば
同期状態であり、位相誤差信号が変化したならば非同期
状態である。同期状態では、スイッチ２２は“ＯＮ”と
なる。そしてデータ保持回路２１は供給されたデータを
保持しつつ加算器２３に保持しているデータを常時出力
している。それに対して非同期状態ではスイッチ２２は
“ＯＦＦ”となる。そしてデータ保持回路２１は供給さ
れたデータを保持しないで加算器２３に出力している。
また同期状態から非同期状態に移行した場合、同期判定
回路１８から利得変換回路１９にリセット信号が出力さ
れる。
【００１８】前述した加算器２３ではスイッチ２２の出
力とデータ保持回路２１の出力とが加算され、数値制御
発振器２４に供給される。数値制御発振器２４は加算器
２３の出力により発振周波数が制御された局発信号をデ
ータ変換回路２５に供給している。データ変換回路２５
に供給された局発信号は特性毎、つまりｓｉｎ及びｃｏ
ｓｉｎ特性の信号に分割され、複素乗算器１３に供給さ
れる。
力とデータ保持回路２１の出力とが加算され、数値制御
発振器２４に供給される。数値制御発振器２４は加算器
２３の出力により発振周波数が制御された局発信号をデ
ータ変換回路２５に供給している。データ変換回路２５
に供給された局発信号は特性毎、つまりｓｉｎ及びｃｏ
ｓｉｎ特性の信号に分割され、複素乗算器１３に供給さ
れる。
【００１９】上記の構成において複素乗算器１３、位相
比較器１４、ＰＬＬループフィルタ１５、スイッチ２
２、加算器２３、数値制御発振器２４、データ変換回路
２５によりＰＬＬループが構成されている。同様に複素
乗算器１３、位相比較器１４、Δｆ検出回路１６、ＡＦ
Ｃループフィルタ１７、データ保持回路２１、加算器２
３、数値制御発振器２４、データ変換回路２５によりＡ
ＦＣループが構成されている。ここで位相誤差信号が変
化した場合、つまり非同期状態になった場合、まずＡＦ
Ｃループにより周波数引き込みが行われる。そして十分
に周波数を引き込んだところでデータ保持回路２１でＡ
ＦＣループフィルタ１７の出力が保持され、スイッチ２
２が“ＯＮ”になり、ＰＬＬループによる位相同期が行
われる。
比較器１４、ＰＬＬループフィルタ１５、スイッチ２
２、加算器２３、数値制御発振器２４、データ変換回路
２５によりＰＬＬループが構成されている。同様に複素
乗算器１３、位相比較器１４、Δｆ検出回路１６、ＡＦ
Ｃループフィルタ１７、データ保持回路２１、加算器２
３、数値制御発振器２４、データ変換回路２５によりＡ
ＦＣループが構成されている。ここで位相誤差信号が変
化した場合、つまり非同期状態になった場合、まずＡＦ
Ｃループにより周波数引き込みが行われる。そして十分
に周波数を引き込んだところでデータ保持回路２１でＡ
ＦＣループフィルタ１７の出力が保持され、スイッチ２
２が“ＯＮ”になり、ＰＬＬループによる位相同期が行
われる。
【００２０】次に図２及び図３を参照してＡＦＣループ
フィルタ１７及び利得変換回路１９の構成及び動作を説
明する。図２において、周波数誤差信号が端子３０を介
して加算器３２に供給される。また加算器３２には遅延
回路３３の出力も供給されており、これらの２信号が加
算されて遅延回路３３に供給される。遅延回路３３で遅
延された信号は加算器３２と乗算器３４とに供給され
る。乗算器３４には利得変換回路１９より出力される係
数データＫも供給されており、遅延回路３３の出力に係
数データＫが乗算され、端子３６より出力される。
フィルタ１７及び利得変換回路１９の構成及び動作を説
明する。図２において、周波数誤差信号が端子３０を介
して加算器３２に供給される。また加算器３２には遅延
回路３３の出力も供給されており、これらの２信号が加
算されて遅延回路３３に供給される。遅延回路３３で遅
延された信号は加算器３２と乗算器３４とに供給され
る。乗算器３４には利得変換回路１９より出力される係
数データＫも供給されており、遅延回路３３の出力に係
数データＫが乗算され、端子３６より出力される。
【００２１】図３において同期判定回路１８から供給さ
れるリセット信号は端子３８を介して論理和回路３９に
供給される。またチャンネル切り替え時には外部より端
子２０にリセット信号が供給される。このリセット信号
も論理和回路３９に供給される。２つのリセット信号の
うち、一つでも“HIGH”の場合は論理和回路３９の出力
も“HIGH”となり、リセット信号が両方とも“LOW ”の
場合のみ論理和回路３９の出力は“LOW ”である。論理
和回路３９の出力信号はカウンタ４０に供給される。こ
の信号が“HIGH”の場合、カウンタ４０はリセットされ
る。そして“LOW ”になるとカウントが開始される。カ
ウンタのカウント数は係数発生回路４１に供給され、カ
ウント数によって制御される係数データＫが生成され、
ＡＦＣループフィルタ１７内の乗算器３４に供給され
る。
れるリセット信号は端子３８を介して論理和回路３９に
供給される。またチャンネル切り替え時には外部より端
子２０にリセット信号が供給される。このリセット信号
も論理和回路３９に供給される。２つのリセット信号の
うち、一つでも“HIGH”の場合は論理和回路３９の出力
も“HIGH”となり、リセット信号が両方とも“LOW ”の
場合のみ論理和回路３９の出力は“LOW ”である。論理
和回路３９の出力信号はカウンタ４０に供給される。こ
の信号が“HIGH”の場合、カウンタ４０はリセットされ
る。そして“LOW ”になるとカウントが開始される。カ
ウンタのカウント数は係数発生回路４１に供給され、カ
ウント数によって制御される係数データＫが生成され、
ＡＦＣループフィルタ１７内の乗算器３４に供給され
る。
【００２２】図４に係数データＫとカウントに要した時
間との関係を示す。この図に示すように係数データＫ
は、リセットされてからｔ1 までの時間内は最大値Ｋ0
だが、ｔ1 からｔ2 にかけて徐々に減少し、ｔ2 以後は
最小値Ｋ1 となる。このように係数データＫを変化させ
た場合、ループ利得も同様に変化する。そしてＡＦＣル
ープフィルタ１７の出力はデータ保持回路２１及び加算
器２３を介して数値制御発振器２４に供給される。
間との関係を示す。この図に示すように係数データＫ
は、リセットされてからｔ1 までの時間内は最大値Ｋ0
だが、ｔ1 からｔ2 にかけて徐々に減少し、ｔ2 以後は
最小値Ｋ1 となる。このように係数データＫを変化させ
た場合、ループ利得も同様に変化する。そしてＡＦＣル
ープフィルタ１７の出力はデータ保持回路２１及び加算
器２３を介して数値制御発振器２４に供給される。
【００２３】数値制御発振器２４の出力は係数データＫ
により変化する。ここで係数データＫが大きい場合、数
値制御発振器２４の出力である局発信号の周波数変動が
大きくなり、ＡＦＣループにおける引き込み時間が短く
なる。これとは逆に係数データＫが小さくなると局発信
号の周波数変動は小さくなり、ＡＦＣループにおける引
き込み時間は長くなるが、周波数ジッタの発生を小さく
することができる。
により変化する。ここで係数データＫが大きい場合、数
値制御発振器２４の出力である局発信号の周波数変動が
大きくなり、ＡＦＣループにおける引き込み時間が短く
なる。これとは逆に係数データＫが小さくなると局発信
号の周波数変動は小さくなり、ＡＦＣループにおける引
き込み時間は長くなるが、周波数ジッタの発生を小さく
することができる。
【００２４】次に図５を参照して第２実施例の構成を説
明する。この図において図１の第１実施例と異なるのは
ＰＬＬループフィルタ１５の出力とＡＧＣループフィル
タ１７の出力とがスイッチ２７に供給され、同期判定回
路１８の出力を基にどちらか一方が選択されて数値制御
発振器２４に供給される点である。これによりデータ保
持回路２１、スイッチ２２及び加算器２３が不要となる
が、その他の構成は第１実施例と同じであり、効果も第
１実施例と同様である。
明する。この図において図１の第１実施例と異なるのは
ＰＬＬループフィルタ１５の出力とＡＧＣループフィル
タ１７の出力とがスイッチ２７に供給され、同期判定回
路１８の出力を基にどちらか一方が選択されて数値制御
発振器２４に供給される点である。これによりデータ保
持回路２１、スイッチ２２及び加算器２３が不要となる
が、その他の構成は第１実施例と同じであり、効果も第
１実施例と同様である。
【００２５】以上記述したように係数データＫを時間に
よって徐々に小さくすることにより、ＣＮ比が高い場合
は、始めから小さな係数データＫを用いた場合より周波
数引き込み時間を短くすることができる。またＣＮ比が
低い場合には大きな係数データＫのまま周波数引き込み
を行うときより雑音に関する特性を改善することができ
る。
よって徐々に小さくすることにより、ＣＮ比が高い場合
は、始めから小さな係数データＫを用いた場合より周波
数引き込み時間を短くすることができる。またＣＮ比が
低い場合には大きな係数データＫのまま周波数引き込み
を行うときより雑音に関する特性を改善することができ
る。
【００２６】尚、本実施例においてはＡＦＣループとＰ
ＬＬループとを別個に持つ搬送波再生回路においても、
ＡＦＣループのループフィルタの係数データＫを変化さ
せることで同様の効果を得ることができる。
ＬＬループとを別個に持つ搬送波再生回路においても、
ＡＦＣループのループフィルタの係数データＫを変化さ
せることで同様の効果を得ることができる。
【００２７】
【発明の効果】前述したように係数データＫを時間によ
って徐々に小さくすることにより、ＣＮ比が高い場合
は、始めから小さな係数データＫを用いた場合より周波
数引き込み時間を短くすることができる。またＣＮ比が
低い場合には大きな係数データＫのまま周波数引き込み
を行うときより雑音に関する特性を改善することができ
る。これによりＡＦＣループの基本特性である周波数引
き込み時間と周波数引き込み後の周波数ジッタとを改善
できる。
って徐々に小さくすることにより、ＣＮ比が高い場合
は、始めから小さな係数データＫを用いた場合より周波
数引き込み時間を短くすることができる。またＣＮ比が
低い場合には大きな係数データＫのまま周波数引き込み
を行うときより雑音に関する特性を改善することができ
る。これによりＡＦＣループの基本特性である周波数引
き込み時間と周波数引き込み後の周波数ジッタとを改善
できる。
【図１】本発明に係る第１実施例の構成を示すブロック
図
図
【図２】ＡＦＣループフィルタの構成を示す構成図
【図３】利得変換回路の構成を示す構成図
【図４】係数データＫと時間との関係を説明する説明図
【図５】本発明に係る第２実施例の構成を示すブロック
図
図
【図６】従来の構成を示すブロック図
【図７】図６におけるΔｆ検出回路の構成を示す構成図
【図８】図６におけるＡＦＣループフィルタの構成を示
す構成図
す構成図
１３…複素乗算器、１４…位相比較器、１５…ＰＬＬル
ープフィルタ １６…Δｆ検出回路、１７…ＡＦＣループフィルタ、１
８…同期判定回路 １９…利得変換回路、２１…データ保持回路、２２…ス
イッチ ２３…加算器、２４…数値制御発振器、２５…データ変
換回路。
ープフィルタ １６…Δｆ検出回路、１７…ＡＦＣループフィルタ、１
８…同期判定回路 １９…利得変換回路、２１…データ保持回路、２２…ス
イッチ ２３…加算器、２４…数値制御発振器、２５…データ変
換回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小松 進 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内 (56)参考文献 特開 平３−16318（ＪＰ，Ａ) 特開 平３−289844（ＪＰ，Ａ) 特開 昭62−253224（ＪＰ，Ａ) 特開 平２−32648（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38 H03L 1/00 - 7/26
Claims (2)
- 【請求項１】 複素数で表現される信号と、位相の異な
る２信号に分割された局発信号とが供給され、前記複素
数で表現される信号に前記位相の異なる２信号を乗算す
る乗算手段と、 この乗算手段の出力より位相誤差を検出する手段と、 前記位相誤差より周波数誤差を検出する手段と、時間の経過とともに小さくなる 係数データを出力する手
段と、 前記周波数誤差を平滑した信号に前記係数データを乗算
する第１の平滑手段と、 前記位相誤差を平滑する第２の平滑手段と、 この第２の平滑手段の出力を後述する加算手段に供給す
る、もしくは供給を停止する供給手段と、 この供給手段の出力と前記第１の平滑手段の出力とを加
算する加算手段と、 この加算手段の出力により発振周波数が制御される手段
であって、前記複素数で表現される信号の搬送波と同じ
周波数である前記局発信号を再生する再生手段と、 前記局発信号を前記位相の異なる２信号に分割し、前記
乗算手段に供給する手段とを具備したことを特徴とする
搬送波再生回路。 - 【請求項２】 複素数で表現される信号と、位相の異な
る２信号に分割された局発信号とが供給され、前記複素
数で表現される信号に前記位相の異なる２信号を乗算す
る乗算手段と、 この乗算手段の出力より位相誤差を検出する手段と、 前記位相誤差より周波数誤差を検出する手段と、時間の経過とともに小さくなる 係数データを出力する手
段と、 前記周波数誤差を平滑した信号に前記係数データを乗算
する第１の平滑手段と、 前記位相誤差を平滑する第２の平滑手段と、 前記第１、第２の平滑手段の出力のうち、一方を選択す
る選択手段と、 この選択手段の出力により発振周波数が制御される手段
であって、前記複素数で表現される信号の搬送波と同じ
周波数である前記局発信号を再生する再生手段と、 前記局発信号を前記位相の異なる２信号に分割し、前記
乗算手段に供給する手段とを具備したことを特徴とする
搬送波再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30322391A JP3304996B2 (ja) | 1991-11-19 | 1991-11-19 | 搬送波再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30322391A JP3304996B2 (ja) | 1991-11-19 | 1991-11-19 | 搬送波再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145588A JPH05145588A (ja) | 1993-06-11 |
| JP3304996B2 true JP3304996B2 (ja) | 2002-07-22 |
Family
ID=17918362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30322391A Expired - Lifetime JP3304996B2 (ja) | 1991-11-19 | 1991-11-19 | 搬送波再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3304996B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3392028B2 (ja) * | 1997-11-28 | 2003-03-31 | 株式会社ケンウッド | 階層化伝送ディジタル復調器 |
| JP3084362B2 (ja) * | 1997-12-04 | 2000-09-04 | 株式会社ケンウッド | ディジタル放送受信機 |
-
1991
- 1991-11-19 JP JP30322391A patent/JP3304996B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05145588A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6192088B1 (en) | Carrier recovery system | |
| RU2216113C2 (ru) | Приемник сигнала для цифрового звукового вещания | |
| JP2000022772A (ja) | 搬送波再生回路並びに搬送波再生方法 | |
| WO1988008230A1 (en) | Phase synchronizing system | |
| JP3570902B2 (ja) | 位相周波数検出器およびそれが組み込まれた位相ロックループ回路 | |
| JP3304996B2 (ja) | 搬送波再生回路 | |
| US6134276A (en) | Timing recovery system | |
| JP3931477B2 (ja) | クロック再生／識別装置 | |
| JP4529225B2 (ja) | 位相同期発振装置 | |
| JPH0541718A (ja) | デジタル変調波の復調装置 | |
| JPH0541717A (ja) | デジタル変調波の復調装置 | |
| JP3342892B2 (ja) | デジタル変調波の搬送波再生回路 | |
| JP4610698B2 (ja) | Ａｆｔ回路 | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| JPH07177194A (ja) | 復調回路 | |
| JP3212385B2 (ja) | クロック再生回路 | |
| JPH10228730A (ja) | クロック生成回路 | |
| JP3410841B2 (ja) | 位相変調波キャリア再生回路 | |
| JPH07193609A (ja) | デジタル位相同期ループ回路 | |
| JP3541643B2 (ja) | Ａｆｃ制御装置 | |
| JPH05300183A (ja) | 搬送波再生回路 | |
| JP3434703B2 (ja) | 位相同期回路 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JP2001094420A (ja) | 位相ロック・ループ回路 | |
| JP3134264B2 (ja) | 色信号低域変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |