DE19708797C2

DE19708797C2 - Verfahren und Vorrichtung zum Eliminieren einer Interferenz, die durch Störsignale in einer Kommunikationsvorrichtung verursacht wird

Info

Publication number: DE19708797C2
Application number: DE19708797A
Authority: DE
Inventors: John F Robin
Original assignee: Motorola Inc
Current assignee: Motorola Mobility LLC
Priority date: 1996-03-04
Filing date: 1997-03-04
Publication date: 2002-05-16
Anticipated expiration: 2017-03-05
Also published as: AU719164B2; GB2310966B; FR2745674A1; AU1483297A; US5745848A; GB9703534D0; CN1160951A; CN1084972C; GB2310966A; DE19708797A1; BR9701152A; BR9701152B1; FR2745674B1

Description

Die Erfindung bezieht sich allgemein auf Kommunikations vorrichtungen und insbesondere auf eine Interferenz, die durch Störsignale in Kommunikationsvorrichtungen verursacht wird.

Elektronische Vorrichtungen verwenden Schaltungen, die mit einer Rate arbeiten, die durch einen Systemtakt festgesetzt wird. Der Systemtakt wird durch einen Quarzkristallreferenz oszillator festgesetzt. Um zu gewährleisten, daß der Systemtakt präzise ist, wird der Referenzoszillator typischerweise abgestimmt. Der Systemtakt wird von einer logischen Schaltung in der elektronischen Vorrichtung verwendet, um zu gewährlei sten, daß diese synchron arbeiten.

Ein Problem bei solchen Vorrichtungen besteht darin, daß der Systemtakt unerwünschte Störsignale erzeugt, die mit der Dekodierung der Information aus den von einem Empfänger der Kommunikationsvorrichtung empfangenen Signalen interferieren. Beispielsweise verwendet eine Kommunikationsvorrichtung, die in GSM (Group Special Mobile) Funktelefonsystemen arbeitet, einen 13-MHz-Systemtakt. Die 72. und 73. Harmonischen des 13-MHz- Systemtaktes befinden sich innerhalb der GSM-Abwärtsver bindungskanäle 5 und 70. Wenn die Kommunikationsvorrichtung auf Kanal 5 oder Kanal 70 abgestimmt wird, werden die Harmonischen des Systemtaktes in den Empfänger der Kommunikationsvorrichtung abgestrahlt. Die Störenergie bewirkt, daß der Empfänger gegenüber der Information im empfangenen Signal unempfindlich wird, was zu einer wesentlichen Leistungsverschlechterung in Form hoher Bitfehlerraten führt.

Bestehende Verfahren zur Verminderung der Empfängerempfind lichkeitseinbußen, die durch die Harmonischen des Systemtakts verursacht werden, umfassen eine Abschirmung des Transceivers der Kommunikationsvorrichtung mit zusätzlichem Material. Bei spielsweise können Silberfarbe, leitende Dichtungen, Berylli umkupferfinger und Filter für das Filtern des Taktsignals in der Kommunikationsvorrichtung verwendet werden. Solche Mate rialien fügen jedoch Gewicht, Größe und Kosten zur Kommunika tionsvorrichtung hinzu, und erfordern zeitaufwendige Leiter plattenneugestaltungen und manuelle Herstellungstätigkeiten. Solche manuelle Herstellungstätigkeiten können das Verlöten der Antennenvorrichtungen, die manuelle Anordnung der Dichtungen und das Prüfen der Empfindlichkeitseinbuße umfassen.

Somit wird ein Verfahren und eine Vorrichtung zum Eliminieren von Interferenzen von Störsignalen, die durch den Systemtakt und dadurch angesteuerte Schaltungen erzeugt werden, benötigt.

Aus der GB 2 276 784 A ist eine Radiokommunikationseinrichtung bekannt, die das Taktsignal eines Mikroprozessors selektiv verschiebt, um Frequenzharmonische zu beseitigen, die in Erwiderung auf eine Taktrate erzeugt werden.

Die US 5 225 792 offenbart eine Oszillatorschaltung mit Mitteln zum Schalten zwischen Oszillatorkonfigurationen. Die Oszillatorschaltung ist zur Verwendung mit Steuerungen und Mikrocomputern in Empfängern geeignet und ändert die Frequenz, auf der sie arbeitet, um Empfängerinterferenzen zu vermindern.

Die EP 0 418 149 A2 beschreibt einen mikrocomputergesteuerten Radioempfänger, bei dem die Frequenz eines Taktsignals verschoben wird, wenn die ausgewählte Empfangsfrequenz durch eine höhere harmonische Komponente eines Taktsignals gestört wird.

Aus der US 5 493 700 ist schließlich eine automatische Frequenzsteuereinrichtung bekannt, die fraktionale Synthetisierer und programmierbare Teiler enthält.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zum Eliminieren von durch Störsignale in Kommunikationssignalen verursachten Interferenzen anzugeben, bei denen die Zeitsteuerfehler minimiert werden.

Diese Aufgabe wird durch die Gegenstände der unabhängigen Patentansprüche gelöst.

Bevorzugte Ausgestaltungen sind in den Unteransprüchen angegeben.

Fig. 1 ist ein Blockdiagramm, das ein Kommunikationssystem zeigt, das eine Kommunikationsvorrichtung verwendet;

Fig. 2 ist ein Flussdiagramm, das ein Verfahren zeigt, das von der Kommunikationsvorrichtung der Fig. 1 verwendet wird, um Interferenzen zu eliminieren, die durch Stör-Taktsignale verursacht werden;

Fig. 3 ist ein Zeitsteuerformat, dem die Kommunikationsvorrich tung der Fig. 1 folgt;

Fig. 4 ist ein Flußdiagramm, das ein Verfahren zeigt, das von der Kommunikationsvorrichtung der Fig. 1 verwendet wird, um die Akkumulation eines Zeitfehlers zu kompensieren; und

Fig. 5 ist ein Blockdiagramm, das eine Steuerung der Kommuni kationsvorrichtung der Fig. 1 in größerem Detail zeigt.

Eine Vorrichtung zur Eliminierung der Interferenzen, die durch Störsignale verursacht werden, umfaßt einen Referenzoszillator und eine Steuerung. Eine Schaltung in einer Kommunikations vorrichtung, die die Vorrichtung beinhaltet, arbeitet mit einer Rate, die durch ein Systemtaktsignal festgelegt wird. Die Kommunikationsvorrichtung kommuniziert auf beliebigen Kanälen aus einer Vielzahl von Kanälen mittels Kommunikationssignalen. Der Referenzoszillator gibt das Systemtaktsignal mit einer ersten Frequenz aus. Harmonische der ersten Frequenz sind Stör- Signalenergien auf mindestens einem Kanal aus der Vielzahl der Kanäle. Die Steuerung verschiebt das Systemtaktsignal um einen vorbestimmten Betrag, wenn die Kommunikationsvorrichtung auf mindestens einen aus der Vielzahl der unterschiedlichen Kanäle abgestimmt werden soll. Eine Verschiebung des Systemtaktes auf diese Art für diese Signale, die eine Frequenz einer Harmonischen der Systemtaktfrequenz aufweisen, entfernt die Stör-Signalenergie aus dem mindestens einen Kanal der Vielzahl unterschiedlicher Kanäle.

Fig. 1 zeigt ein Kommunikationssystem 100. Ein Kommunika tionssystem 100 umfaßt Kommunikationsvorrichtungen 102 und 104, die über eine Kommunikationsverbindung 103 kommunizieren. Die Kommunikationsvorrichtungen 102 und 104 können Zweiwegeradios, zellulare Funktelefone, schnurlose Telefone, Radios, Basisstationen, Radiosender oder dergleichen sein. Die Kommu nikationsverbindung 103 kann eine drahtlose Verbindung, eine drahtgebundene Verbindung, wie beispielsweise ein ver drilltes Leitungspaar, ein Koaxialkabel oder dergleichen sein. In der dargestellten Ausführungsform ist die Kommunikationsvor richtung 102 eine zellulare Basisstation und die Kommunikati onsvorrichtung 104 ein zellulares Funktelefon, das mit der Basisstation kompatibel ist. In der dargestellten Ausfüh rungsform umfaßt die Kommunikationsverbindung 103 ein Ab wärtsverbindungsfunkfrequenzsignal (RF) 106 und ein Aufwärts verbindungs-RF-Signal 107.

Die Kommunikationsvorrichtung 102 liefert einen Dienst an Kommunikationsvorrichtungen, wie die Kommunikationsvorrichtung 104, die in einem speziellen geographischen Gebiet angeordnet sind. Die Kommunikationsvorrichtung 102 sendet Sprache, Töne, Daten und Frequenzreferenz und Synchronisationsinformation an eine Kommunikationsvorrichtung 104 als Abwärtsverbindungs-RF- Signal 106 auf einem Kanal aus der Vielzahl der Abwärtsverbindungskanäle. Die Kommunikationsvorrichtung 102 empfängt Daten von der Kommunikationsvorrichtung 104 als Aufwärtsverbindungs-RF-Signal 107 auf einem Kanal aus der Vielzahl der Aufwärtsverbindungskanäle.

Die Kommunikationsvorrichtung 104 umfaßt eine Antenne 108, einen Empfänger 110, einen Synthesizer 112, eine Steuerung 114, einen Speicher 116, eine Benutzerschnittstelle 118, und einen Sender 120. Die Steuerung 114 programmiert den Synthesizer 112 so, daß er den Empfänger 110 auf einen Kanal aus der Vielzahl der Abwärtsverbindungskanäle über ein Kanalauswahlsignal KANAL auf Leitung 121 abstimmt. Die Steuerung 114 bildet das Kanalauswahlsignal aus Kanaldaten, die in einem Speicher 116 gespeichert sind. Ein Abwärtsverbindungs-RF-Signal 106 wird vom abgestimmten Empfänger 110 über die Antenne 108 empfangen und mit der Steuerung 114 verbunden. Die Steuerung 114 extrahiert die Sprachtöne, die Daten, die Frequenzreferenzinformation und die Synchronisationsinformation aus dem Abwärtsverbindungs-RF- Signal 106. Die Frequenzreferenzinformation informiert die Steuerung 114 über den Abstimmfehler, der mit dem Synthesizer 112 verbunden ist. Die Steuerung 114 korrigiert nachfolgend den Fehler über automatische Frequenzsteuersignale (AFC) AFC1 und AFC2 auf den Leitungen 122 beziehungsweise 123. Die Steuerung 114 verbindet die Sprachtöne und Daten, die im Abwärtsverbindungs-RF-Signal 106 enthalten sind, mit einer Benutzerschnittstelle 118 für eine Ausgabe. Die Steuerung 114 reagiert auf eingegebene Information, um den Synthesizer 112 zu steuern, um den Sender 120 auf einen der Kanäle aus der Vielzahl der Aufwärtsverbindungskanäle abzustimmen. Der Sender 120 sendet die Information als Aufwärtsverbindungs-RF-Signal 107.

Der Synthesizer 112 umfaßt eine Referenzoszillatorschaltung 124, eine Abstimmschaltung 125 und eine Taktschaltung 126. Die Referenzoszillatorschaltung 124 umfaßt einen Referenzoszillator 127 und einen Quarz-Kristall 128. Der Referenzoszillator 127 erzeugt eine Referenzfrequenz REF1, basierend auf der natürlichen Frequenz des Quarz-Kristalls 128. In der dargestellten Ausführungsform ist der Quarz-Kristall 128 frei laufend und nicht abgestimmt. Als solches ist REF1 nicht präzise und verursacht einen Abstimmfehler im Synthesizer 112. Alternativ dazu kann die Referenzoszillatorschaltung 124 abgestimmt werden, so daß REF1 eine präzise bestimmte Frequenz hat. Es können andere Referenzoszillatoren verwendet werden.

Die Abstimmungsschaltung 125 umfaßt einen spannungsgesteuerten Oszillator (VCO) 131, einen programmierbaren Teiler 132, einen Phasendetektor 133 und ein Schleifenfilter 134, das in einer Phasenverriegelungsschleife verbunden ist, die durch REF1 versorgt wird. VCO 131 gibt ein genaues lokales Oszilla torsignal auf Leitung 130 aus, das den Empfänger 110 oder den Sender 120 auf einen speziellen Abwärtsverbindungskanal be ziehungsweise Aufwärtsverbindungskanal abstimmt. Das lokale Oszillatorsignal wird durch einen programmierbaren Teiler 132 eingestellt. Der programmierbare Teiler 132 ist ein fraktio naler Teiler, der ein Frequenzteilungsverhältnis aus dem Ka nalauswählsignal und dem von der Steuerung 141 gelieferten AFC1 über die Leitungen 121 beziehungsweise 122 erzeugt. Das Kanalauswählsignal bezeichnet den speziellen Kanal, auf den abgestimmt werden soll, und AFC1 bezeichnet die Menge der Kom pensation, die für eine Korrektur der Ungenauigkeit im REF1 relativ zu einer vorbestimmten Frequenz benötigt wird. Das Kanalauswahlsignal und AFC1 werden in bekannter Art erzeugt, was hierin aus Gründen der Knappheit nicht beschrieben wird. Der programmierbare Teiler 132 wendet das Frequenztei lungsverhältnis auf das lokale Oszillatorsignal, das vom VCO 131 zurückgegeben wird, an, um ein abwärtsgeteiltes lokales Oszillatorsignal am Ausgang des programmierbaren Teilers 132 zu bilden. Der Phasendetektor 133 vergleicht das abwärtsgeteilte lokale Oszillatorsignal mit REF1 von der Referenzos zillatorschaltung 124. Die Phasendifferenz zwischen dem ab wärtsgeteilten lokalen Oszillatorsignal vom programmierbaren Teiler 132 und REF1 wird vom Phasendetektor 133 ausgegeben und über das Schleifenfilter 134 verbunden, um den VCO 131 anzusteuern.

Die Taktschaltung 126 umfaßt einen VCO 142, einen Teiler 143, einen Phasendetektor 144 und ein Schleifenfilter 145, die in einer Phasenverriegelungsschleife durch REF1 über einen pro grammierbaren Teiler 146 von ebenfalls einer Taktschaltung 126 verbunden sind. Der VCO 142 gibt ein Systemtaktsignal TAKT auf den Leitungen 140 und 141 aus. Das Systemtaktsignal synchronisiert die Operation der Logikschaltung der Steuerung 114 und der Benutzerschnittstelle 118. Das Systemtaktsignal ist durch den programmierbaren Teiler 146 einstellbar. Der programmierbare Teiler 146 erzeugt ein Frequenzteilungsver hältnis aus dem von der Steuerung über die Leitung 123 gelie ferten AFC2. Das AFC2 zeigt die Menge der Kompensation an, die erforderlich ist, um irgendeine Ungenauigkeit in REF1 zu korrigieren. Der programmierbare Teiler 146 teilt das Fre quenzteilungsverhältnis, um eine niedrigere Referenzfrequenz REF2 zu bilden. Der Phasendetektor 144 vergleicht REF2 mit einem abwärtsgeteilten Systemtaktsignal, das durch den Teiler 143 ausgegeben wird. Die Phasendifferenz zwischen dem ab wärtsgeteilten Systemtaktsignal und REF2 wird vom Phasende tektor 144 ausgegeben und durch das Schleifenfilter 145 ver bunden, um den VCO 142 anzusteuern.

Programmierbare Teiler 132 und 146 sind vorzugsweise vom fraktionalen N-Typ, der (nicht gezeigte) mehrfach verriegelte Akkumulatoren verwendet, um Mehrfachintegrale der an einem Steuerungseingang, der mit der Steuerung 114 durch die Lei tungen 121, 122 und 123 verbunden ist, empfangenen Signale zu bilden. Die Mehrfachintegrale werden von den verriegelten Ak kumulatoren ausgegeben und in Serie kombiniert, um das Fre quenzteilungsverhältnis zu bilden. Das Frequenzteilungsver hältnis wird mit einer periodischen Sequenz variiert, so daß das Signal an seinen Eingängen in Frequenzstufen eingestellt wird. Solche fraktionalen N-Typ Teiler sind im US-Patent Nr. 5,166,642 mit dem Titel "Multiple Accumulator Fractional N Synthesis With Series Recombination" von Hietala, erteilt am 24. November 1992 und auf Motorola Inc., dem Anmelder der vorliegenden Anmeldung, übertragen, und dem US-Patent Nr. 5,493,700 mit dem Titel "Automatic Frequency Control Apparatus" von Hietala und anderen, erteilt am 20. Februar 1996 und auf Motorola Inc., den Anmelder der vorliegenden Anmeldung, übertragen, beschrieben. Es wird jedoch erkenntlich, daß andere kommerziell erhältlichen Teiler verwendet werden können, um programmierbare Teiler 132 und 146 zu implementieren.

Der Empfänger 110 leidet an einer verschlechterten Leistung, wenn er auf spezielle Abwärtsverbindungskanäle abgestimmt wird. Die verschlechterte Leistung wird verursacht durch falsche Signale, die durch das Systemtaktsignal erzeugt und durch die Logikschaltung der Steuerung 114, den Speicher 116 und die Benutzerschnittstelle 118 abgestrahlt werden. Diese falschen Signale, Harmonische des Systemtaktsignals, befinden sich im Frequenzband der speziellen Abwärtsverbindungskanäle. Beispielsweise verwendet der GSM-Standard Abwärtsverbindungs kanäle 1 bis 124 in einem Frequenzband von 935 bis 960 MHz. Jeder Abwärtsverbindungskanal weist einen Abstand von 200 kHz auf. Viele Produkte, die den GSM-Standard verwenden, verwenden ein Systemtaktsignal von 13 MHz. Die 72. und 73. Harmonische des 13 MHz Systemtaktsignals befindet sich innerhalb der Abwärtsverbindungskanäle 5 (936 MHz Mittenfrequenz) bezie hungsweise 70 (949 MHz Mittenfrequenz). Wenn somit der Empfänger dieser GSM-Kommunikationsvorrichtungen auf den Kanal 5 oder den Kanal 70 abgestimmt wird, so wird die 72. bezie hungsweise 73. Harmonische in den Empfänger 110 übertragen, was eine Interferenz verursacht. Verfahren des Standes der Technik zur Bekämpfung dieses Problems, die eine ausgedehnte Abschirmung des Empfängers der GSM-Kommunikationsvorrichtung mit zusätzlichem Material umfassen, fügen Gewicht, Größe und Kosten zur Kommunikationsvorrichtung hinzu.

Ein verbessertes Verfahren zur Minimierung der Interferenz, die durch die Störsignale eines Systemtaktsignals verursacht wird, ist in Fig. 2 gezeigt und wird unter Bezug auf Elemente in den Fig. 1 und 3 beschrieben. Das Verfahren wird durch die Steuerung 114 über Befehle durchgeführt, die im Speicher 116 gespeichert sind, durch den Synthesizer 112 und den Empfänger 110. Der Speicher 116 kann eine beliebige Kombination eines Speichers mit wahlfreiem Zugriff (RAM), eines Nur-Lese- Speichers (ROM), eines löschbaren, programmierbaren Nur-Lese- Speichers (EPROM), eines elektrisch löschbaren Nur-Lese- Speichers (EEPROM) oder dergleichen sein.

In einem Block 200 (Fig. 2) bestimmt die Steuerung 114, ob der nächste Abwärtsverbindungskanal, der eingestellt werden soll, empfindlich gegenüber Störsignalen des Systemtaktsignals ist, wie beispielsweise Harmonischen des Systemtaktsignals. Im GSM- System arbeitet die Kommunikationsvorrichtung 104 in Synchronisation mit der Kommunikationsvorrichtung 102 gemäß einem in Fig. 3 dargestellten Zeitsteuerungsformat. Das GSM- Zeitsteuerungsformat besteht aus einer Vielzahl sich wie derholender Rahmen. Jeder Rahmen hat eine Dauer von T_F, die 4,612 ms beträgt. Jeder Rahmen besteht aus acht Zeitschlitzen mit den Nummern 0-7. Jeder Zeitschlitz hat eine Dauer von T_S, die 577 µs beträgt. Während des Zeitschlitzes 0 jedes Rahmens wird die Kommunikationsvorrichtung 104 auf einen Abwärtsver bindungskanal abgestimmt, um ein Abwärtsverbindungs-RF-Signal 106 zu empfangen. Somit wird die Bestimmung in Block 200 der Fig. 2 während eines Zeitschlitzes durchgeführt, wie bei spielsweise des Zeitschlitzes 6 oder 7, der dem Zeitschlitz 0 vorangeht.

In Erwiderung auf die Bestimmung in Block 200 berechnet die Steuerung 114 den Wert von AFC2 in den Blöcken 202 (Fig. 2) und 204 vor dem Zeitschlitz 0 der Fig. 3. Der Wert von AFC2 wird gemäß einer Gleichung berechnet, wie beispielsweise:

AFC2 = CONSTANT.COMPENSATION_FAKTOR.SHIFT_FACTOR (1)

wobei
CONSTANT ein nominaler Teilerwert ist;
COMPENSATION_FACTOR eine Ungenauigkeit im REF1 relativ zu einer vorbestimmten Standardtaktfrequenz STD_CLOCK, die für ein Systemtaktsignal erwünscht wird, kompensiert und der weiter beschrieben wird durch:

REF1(MHz)/STD_CLOCK(MHz); und

SHIFT_FACTOR das Systemtaktsignal von der Standardfrequenz verschiebt und weiter beschrieben wird durch:

CHAN(MHz)/[CHAN(MHz) + SHIFT(MHz)]

wobei
CHAN die Mittenfrequenz des Abwärtsverbindungskanals ist, auf den abgestimmt werden soll, und
SHIFT der Betrag ist, der notwendig ist, um das falsche Signal aus dem Kanal zu schieben.

Unter Anwendung des Obigen wird Gleichung (1) zu

AFC2 = CONSTANT.[REF1(MHz)/STD_CLOCK(MHz)]. [CHAN(MHz)/[CHAN(MHz) + SHIFT(MHz)]] (2).

Wenn der Abwärtsverbindungskanal auf Störsignale nicht empfindlich ist, so wird AFC2 nur die Ungenauigkeit von REF1 relativ zu STD_CLOCK kompensieren. AFC2 wird keinen Wert für SHIFT erhalten. In Block 202 der Fig. 2 berechnet die Steuerung 114 den Wert AFC2 eines nicht empfindlichen Kanals wie folgt:
es werde angenommen:

CONSTANT = 65
REF1 = 12,95 MHz
STD_CLOCK = 13 MHz,
CHAN = 936,2 MHz (Kanal 6 im GSM-System), und
SHIFT = 0,

AFC2 = 65.[12,95 MHz/13 MHz].[936,2 MHz/936,2 MHz + 0] = 64,75 (3).

Wenn der Abwärtsverbindungskanal auf Störsignale empfind lich ist, so wird AFC2 jede Ungenauigkeit von REF1 kompensie ren, und es wird das Systemtaktsignal verschieben, um das Störsignal aus dem ausgewählten Kanal herauszubewegen. In Block 204 der Fig. 2 berechnet die Steuerung 114 den Wert von AFC2 für einen empfindlichen Kanal wie folgt:
es werde angenommen:

CONSTANT = 65
REF1 = 12,95 MHz
STD_CLOCK = 13 MHz,
CHAN = 936 MHz (Abwärtskanal 5 im GSM-System), und
SHIFT = 200 kHz = 0,2 MHz,

AFC2 = 65.[12,95 MHz/13 MHz].[936 MHz/(936 MHz + 0,2 MHz)] = 63,7362 (4)

für CHAN = 949 MHz (Abwärtsverbindungskanal 70 im GSM-System),

AFC2 = 65.[12,95 MHz/13 MHz].[949 MHz/(949 MHz + 0,2 MHz] = 63,7364 (5)

Sowohl für die empfindlichen als auch für die unempfindlichen Kanäle wird AFC2 durch die Steuerung 114 in den Blöcken 206 und 208 der Fig. 2 während des Zeitschlitzes 7 in Fig. 3 an den Synthesizer 112 gesendet. Die Taktschaltung 126 des Synthesizers 112 erfordert eine Zeit t_a, um das Systemtakt signal einzustellen. Die Steuerung 114 sendet AFC2 zu einer Zeit T_S- t_a nach dem Start des Zeitschlitzes 7, und zu einer Zeit t_a vor dem Start des Zeitschlitzes 0 in Fig. 3, um zu gewährleisten, daß das Systemtaktsignal durch den Start des Zeitschlitzes 0 eingestellt wird. Aus Gründen der Darstellung kann t_a beispielsweise ungefähr 200 µs betragen. AFC2 kann gleichzeitig mit dem Kanalauswahlsignal und AFC1 gesendet werden, so daß der Empfänger 110 genau auf den nicht empfind lichen oder den empfindlichen Kanal beim Start des Zeit schlitzes 0 abgestimmt ist.

Wenn im Entscheidungsblock 200 bestimmt wurde, daß der Kanal auf den abgestimmt werden soll, nicht empfindlich ist, so stellt während der Zeit t_a des Zeitschlitzes 7 in Fig. 3 der Synthesizer 112 das Systemtaktsignal CLOCK in Block 210 der Fig. 2 ein. In Block 210 wird für einen nicht empfindlichen Kanal, wie beispielsweise Kanal 6, der programmierbare Teiler 146 mit einem Teilerwert von 64,75 durch AFC2 programmiert, wie er unter Verwendung von Gleichung (3) berechnet wurde. Wenn er einmal programmiert ist, so teilt der programmierbare Teiler 146 REF1 mit 12,95 MHz durch 64,75, um REF2 mit einer genauen Frequenz von 0,2 MHz zu erzeugen. REF2 steuert die Phasenverriegelungsschaltung der Taktschaltung 126 an, um das Systemtaktsignal zu bilden, das eine genaue Frequenz von 13 MHz hat.

In Block 214 der Fig. 2 und während des Zeitschlitzes 0 in Fig. 3 bleibt der Empfänger 110 auf dem ausgewählten Kanal abgestimmt, ohne eine Interferenz von den falschen Signalen zu erfahren, die durch das 13 MHz-Systemtaktsignal und die Schaltung in der Steuerung 114, dem Speicher 116 und der Be nutzerschnittstelle 118 erzeugt werden. Die 72. und 73. Har monischen des 13 MHz Systemtaktsignals befinden sich bei 936 MHz beziehungsweise 949 MHz. Diese Frequenzen fallen außerhalb der Bandbreite der ausgewählten Kanäle, auf, die der Empfänger 110 aktuell abgestimmt ist.

Wenn im Entscheidungsblock 200 bestimmt wurde, daß der Kanal, auf den abgestimmt werden soll, empfindlich ist, so stellt während der Zeit t_a des Zeitschlitzes 7 in Fig. 3 der Synthe sizer 112 das Systemtaktsignal CLOCK in Block 212 der Fig. 2 ein. In Block 212 wird für einen empfindlichen Kanal, wie beispielsweise den Kanal 5 oder Kanal 70, der programmierbare Teiler 146 der Taktschaltung 126 mit einem Teilerwert 63,7362 für Kanal 5 oder 63,7364 für Kanal 70 durch AFC2 programmiert, wie diese unter Verwendung der Gleichung (4) oder (5) berechnet wurde. Für den Kanal 5 teilt der programmierbare Teiler 146 REF1 von 12,95 MHz durch 64,7362, um REF2 mit einer genauen, verschobenen Frequenz von 0,200043 MHz zu erzeugen. Für Kanal 70 teilt der programmierbare Teiler 146 REF1 von 12,95 MHz durch 64,7364, um REF2 mit einer genauen, verschobenen Frequenz von 0,200042 MHz zu erzeugen. REF2 steuert die Phasenverriegelungsschleife der Taktschaltung 126 an, um das Systemtaktsignal mit einer genauen, verschobenen Frequenz von 13,0028 MHz für Kanal 5 und 13,0027 MHz für Kanal 70 zu erzeugen.

In Block 216 der Fig. 2 und während des Zeitschlitzes 0 in Fig. 3 bleibt der Empfänger 110 auf den gewählten Kanal abgestimmt, ohne eine Interferenz von den Störsignalen zu erfahren, die durch das Systemtaktsignal und die Schaltung in der Steuerung 114, dem Speicher 116 und der Benutzerschnittstelle 118 erzeugt werden. Die 72. und 73. Harmonischen des Systemtaktes bei 13,0028 MHz oder 13, 0027 MHz befinden sich bei 936,2 MHz beziehungsweise 949,2 MHz. Diese Frequenzen liegen außerhalb der Bandbreite der ausgewählten Kanäle, auf die der Empfänger 110 aktuell abgestimmt ist. Somit tritt beim Empfänger 110 keine Empfindlichkeitseinbuße durch die Harmonischen des Systemtaktsignals auf.

Der Effekt von AFC2 auf REF1, REF2, CLOCK (das Systemtaktsig nal) und SPUR (die falschen Harmonischen des Systemtaktsignals) für die Kanäle (CHAN) 5, 6 und 70 ist in nachfolgender Tabelle gezeigt.

TABELLE

Es wird erkenntlich, daß das Systemtaktsignal alternativ in Block 212 der Fig. 2 nach unten verschoben werden kann, so daß es bei einer Frequenz arbeitet, die niedriger ist als die STD_CLOCK Rate. Um dies zu bewerkstelligen, kann SHIFT der Gleichung (2) beispielsweise auf -200 kHz gesetzt werden.

Bei empfindlichen Kanälen muß das Systemtaktsignal am Schluß des Zeitschlitzes 0 zurückgeschoben sein, um den Zeitsteue rungsfehler zu minimieren. In Block 218 der Fig. 2 und am Be ginn des Zeitschlitzes 1 in Fig. 3 sendet die Steuerung 114 AFC2, um das Systemtaktsignal zurückzuschieben. In Block 218 führt die Steuerung 114 die Blöcke 202, 206 und 210 erneut aus. AFC2 wird berechnet, als ob der Kanal, auf den abgestimmt werden soll, gegenüber Stör-Taktsignalen nicht empfindlich ist (das heißt, gemäß Gleichung (3)). Die Steuerung 114 sendet AFC2 an den Synthesizer 112 am Beginn des Zeitschlitzes 1 in Fig. 3. Der Synthesizer 112 stellt in Erwiderung auf AFC2 das Systemtaktsignal auf seinen Standardwert ein, beispielsweise auf 13 MHz, während einer Zeit t_a, die beispielsweise 200 µs betragen kann. Das Systemtaktsignal wird am Ende der Zeit t_a und nach dem Beginn des Zeitschlitzes 1 rückverschoben. Somit bleibt für einen empfindlichen Kanal das Systemtaktsignal während einer Gesamtzeit von T_S + t_a oder für ungefähr 577 µs + 200 µs oder 777 µs verschoben.

Um die Akkumulierung des Zeitfehlers zu minimieren und den Verlust der Synchronisation zwischen den Kommunikationsvor richtungen 102 und 104, kompensiert die Steuerung 114 den Be trag der Zeit (T_S + t_a), während der das Systemtaktsignal verschoben ist, in Block 220 der Fig. 2. Im GSM-System wird der Zeitfehler in Teilen einer Bitdauer gemessen. In der dar gestellten Ausführungsform führt die Steuerung 114 einen Zeit fehlerkorrekturalgorithmus durch, der Zeitfehler korrigiert, die sich mit einer Rate von ungefähr 25% eines Bits pro Sekunde ansammeln. Wie dargestellt wurde, beträgt die Dauer eines Rahmens T_F oder 4,615 ms oder 0,004615 s. Als solches kann die Steuerung 114 eine Kompensation durchführen, wenn der Zeitsteuerungsfehler 25% eines Bits innerhalb eines Intervalls von ungefähr 217 Rahmen nicht überschreitet. Eine Verschiebung des Systemtaktsignals für die Zeitdauer von T_S + t_a führt zu einem Verlust von ungefähr 4,5% eines Bits pro Rahmen, oder zu ungefähr 10 Bits pro Sekunde. Die Rate, mit der sich der Zeitfehler ansammelt, wird 25% einer Bitdauer pro Sekunde überschreiten, nachdem das Systemtaktsignal für ungefähr 6 Rahmen aus ungefähr 217 aufeinanderfolgenden Rahmen verschoben wurde.

Der Zeitsteuerungsfehler wird kompensiert durch Wechseln der Richtung der Frequenzverschiebung des Systemtaktsignals über aufeinanderfolgende Rahmen gemäß einem in Fig. 4 dargestellten Verfahren. Das Verfahren wird durch die Steuerung 114 über Befehle ausgeführt, die im Speicher 116, im Synthesizer 112 und im Empfänger 110 gespeichert sind. In Block 400 der Fig. 4 bestimmt die Steuerung 114, ob das Systemtaktsignal zu einer größeren Frequenz verschoben wurde, beispielsweise zu 13,0028 MHz für Kanal 5 oder zu 13,0028 MHz für Kanal 70, während eines vorhergehenden Zeitschlitzes, wie beispielsweise des Zeitschlitzes 0 in Fig. 3, der mit 300 identifiziert ist. Wenn das Systemtaktsignal nicht in der Frequenz nach oben verschoben wurde, so geht die Steuerung 114 zu Block 200 der Fig. 2 weiter, wie das in Block 402 der Fig. 4 angezeigt ist. Wenn das Systemtaktsignal in der Frequenz nach oben verschoben wurde, so geht die Steuerung 114 zu Block 404 weiter.

In Block 404 und während des Zeitschlitzes 0 in Fig. 3, der mit 302 bezeichnet ist, verschiebt die Steuerung 114 das Sy stemtaktsignal so, daß es bei einer niedrigeren Frequenz als STD_CLOCK arbeitet. Es wird erkenntlich, daß die Kompensation in einem anderen Zeitschlitz auftreten kann und nicht während eines Empfangszeitschlitzes auftreten muß. In Block 404 erzeugt die Steuerung 114 AFC2 mit negativem SHIFT, wie beispielsweise -200 kHz oder -0,2 MHz. Wenn man CHAN = 936,2 MHz annimmt, so berechnet die Steuerung 114

AFC2 = 65.[12,95 MHz/13 MHz].[936,2 MHz/936,2 MHz - 0,2 MHz] = 63,7362

Der programmierbare Teiler 146 der Taktschaltung 126 wird mit einem Teilerwert 64,7638 programmiert. Der programmierbare Teiler 146 teilt REF1 nach unten von 12,95 MHz durch 64,7638, um REF2 mit einer genauen, verschobenen Frequenz von 0,199957 MHz zu erzeugen. REF2 steuert die Phasenverriegelungsschleife der Taktschaltung 126 an, um das Systemtaktsignal mit einer genauen, verschobenen Frequenz von 12,9972 MHz auszubilden.

In Block 406 und während des Zeitschlitzes 302 der Fig. 3 bleibt der Empfänger auf CHAN abgestimmt. Der Empfänger 110 erfährt keine Interferenz von falschen Signalen, die durch das Systemtaktsignal erzeugt werden, da deren Harmonische außerhalb des Kanals liegen.

In Block 408 und am Beginn des Zeitschlitzes 1 in Fig. 3, der dem Zeitschlitz 302 folgt, wird das Systemtaktsignal in der Frequenz nach oben auf STD_CLOCK verschoben. Am Ende des Ver fahrens der Fig. 4 wurde das Systemtaktsignal in der Frequenz nach oben auf einen Wert oberhalb STD_CLOCK verschoben (Block 212 der Fig. 2) für die gleiche Zeitdauer, während der es in der Frequenz nach unten auf einen Wert unterhalb STD_CLOCK verschoben wurde (Block 404 der Fig. 4). Somit akkumulieren sich nur vernachlässigbare Zeitfehler. Ein solcher vernach lässigbarer Zeitfehler sammelt sich mit einer Rate an, die weniger als ungefähr 25% eines Bits pro Sekunde beträgt, und er kann somit durch den Zeitfehlerkorrekturalgorithmus der Steuerung 114 korrigiert werden.

Ein alternatives Verfahren zur Kompensation des Zeitfehlers ist in Verbindung mit Fig. 5 beschrieben. Die Steuerung 114 umfaßt eine Logikschaltung 500, die mit einem Speicher 116, einem Empfänger 110, einem Synthesizer 112 über Leitungen 121, 122 und 123 verbunden ist, einen Sender 120 und eine Be nutzerschnittstelle 118. Die Elemente der Logikschaltung 500 arbeiten synchron mit einer Rate, die durch die Systemtaktsi gnaleingabe über Leitung 140 festgelegt wird. Die Logikschal tung 500 kann in nicht ausschließender Weise einen Mikropro zessor, einen digitalen Signalprozessor, einen Sprachkodierer, eine Modulations-/Demodulationsschaltung oder derartiges umfassen. Zusätzlich zum Betrieb in Synchronisation mit dem Systemtaktsignal arbeitet die Logikschaltung 500 in Synchro nisation mit der Kommunikationsvorrichtung 102 über das Zeit steuerformat, das in Fig. 3 gezeigt ist. Jeder Rahmen des Zeitsteuerformats besteht aus einem Strom von Bits, wobei jedes Bit eine vorbestimmte Zeitdauer hat. Die Logikschaltung 500 verfolgt seinen zeitlichen Ort im Rahmen durch eine Hauptzeitsteuersignal.

Die Steuerung 114 umfaßt einen Teiler 502 und eine Hauptzeit steuerreferenz 504, um das Hautzeitsteuersignal zu liefern. Das Systemtaktsignal ist mit dem Teiler 502 über eine Leitung 140 verbunden. Der Teiler 502 hat einen festen Teilerwert, der das Systemtaktsignal nach unten teilt, um ein Signal zu formen, das einer viertel (25%) Bitdauer entspricht. Zu Beginn jedes Rahmens setzt die Steuerung 114 die Hautzeitsteuerreferenz 504 über Leitung 506 zurück, um das Auftreten von Viertelbitsignalen während des Rahmens zu zählen. Die Haupt zeitsteuerreferenz 504 gibt ein Hauptzeitsteuersignal an eine logische Schaltung 500 über eine Leitung 508 aus, die den zeitlichen Ort innerhalb des aktuellen Rahmens zeigt. Das Hauptzeitsteuersignal hat eine Auflösung eines Viertels eines Bits.

Wenn das Systemtaktsignal in Block 212 der Fig. 2 für die Dauer T_S + t_a pro Rahmen nach oben in der Frequenz verschoben wird, so wird das Systemtaktsignal beschleunigt. Dies wiederum beschleunigt das Hauptzeitgebungssignal und verursacht einen Zeitsteuerfehler. Deswegen muß das Hauptzeitsteuersignal durch eine Verlangsamung kompensiert werden. Die Kompensation wird über den Addierer 510 der Steuerung 114 erreicht. Der Addierer 510, der zwischen der Hauptzeitsteuerreferenz 504 und der logischen Schaltung 500 verbunden ist, kombiniert das Hauptzeitsteuersignal von der Hauptzeitsteuerreferenz 504 über die Leitung 508 mit einem vorbestimmten Verzögerungswert, der vom Speicher 116 über die Logikschaltung 500 und die Leitung 512 gelesen wird. Der Addierer 510 verbindet das Verzögerungssignal über die Leitung 514 mit der logischen Schaltung 500, um somit die Verschiebung zu kompensieren. In der dargestellten Ausführungsform führt das Verschieben des Systemtaktsignals zu einem Verlust von ungefähr 4,5% eines Bits pro Rahmen. Die Auflösung des Hauptzeitsteuersignals beträgt ein Viertel eines Bits (das sind 25% eines Bits). Als solches sollte das Hauptzeitsteuersignal um ein Viertel eines Bits verzögert werden. Um einen solchen Verzögerungswert anzuwenden, muß es dem Zeitsteuerfehler gestattet werden, sich zu akkumulieren, bis er ungefähr 25% eines Bits erreicht. Wie ausgeführt wurde, tritt dies ungefähr nach 6 Rahmen auf, wobei das Systemtaktsignal verschoben wurde. Somit verbindet die Logikschaltung 500 einen Viertelbitverzögerungswert vom Speicher 116 mit dem Addierer 510 nach jeden 6 Rahmen, während das Systemtaktsignal verschoben wurde. Das verzögert das Hauptzeitsteuersignal um ein Viertel eines Bits, oder um un gefähr 923 ns, und kompensiert den akkumulierten Zeitfehler.

Es wird erkenntlich, daß das Hauptzeitsteuersignal alternativ über den Addierer 510 nach vorn verlegt werden kann, sollte das Systemtaktsignal in Block 212 der Fig. 2 in der Frequenz nach unten verschoben werden.

Obwohl die dargestellte Taktschaltung 126 verwendet wird, um das Systemtaktsignal von REF1 abzuleiten, wird erkenntlich, daß REF1 direkt durch die Steuerung 114 über AFC2 eingestellt werden könnte. Um dies zu erreichen, wird die Leitung 122 von der Steuerung 114 mit dem Referenzoszillator 127 verbunden. REF1 wird dann das Systemtaktsignal, das direkt mit der Steuerung 114 und der Benutzerschnittstelle 118 verbunden ist, um somit die Taktschaltung 126 zu eliminieren.

Es wird erkenntlich, daß die vorher erwähnte Vorrichtung und die Verfahren alternativ verwendet werden können, um Störsignale, die durch den Sender 120 der Fig. 1 ausgegeben werden, zu kompensieren. Das Systemtaktsignal könnte vor der Sendung des Aufwärtsverbindungs-RF-Signals 107 der Fig. 1 auf irgendeinem aus der Vielzahl der Aufwärtsverbindungkanäle, die empfindlich auf Störsignale sind, die vom Systemtaktsignal und der Logikschaltung erzeugt werden, verschoben werden.

Man kann somit sehen, daß die Interferenz, die durch Stör- Taktsignale verursacht wird, eliminiert werden kann, durch eine Verschiebung des Systemtaktsignals, wenn die Kommunika tionsvorrichtung auf einen Kanal abgestimmt wird, der auf solche Signale empfindlich reagiert. Durch Verwendung des hierin beschriebenen Verfahrens und der Vorrichtung können Verfahren des Standes der Technik, die Material und Herstel lungsschritte zur Kommunikationsvorrichtung hinzufügen, ver mieden werden. Obwohl es unter Bezug auf das GSM-System be schrieben wurde, wird erkenntlich, daß diese Vorrichtung und dieses Verfahren in anderen Kommunikationssystemen verwendet werden können, beispielsweise im Advanced Mobile Phone Service (AMPS), im Extended Total Access Communications System (NTACS) und im Nordic Mobile Telephone (NMT), oder irgendwelchen anderen Systemen, die an einen Systemtakt leiden, der Störsignale erzeugt. Somit soll der Ausdruck "Kommunikationssystem", wie er hierin verwendet wird, sich auf jede solche Ausrüstung und ihre Äquivalente beziehen, und der Ausdruck "Kommunikationsvorrichtung" soll sich auf jede Vorrichtung beziehen, die in einem solchen System verwendet wird.

Claims

1. Verfahren zum Eliminieren von Interferenz, verursacht durch Störsignale in Kommuni kationssignalen, die über eine Kommunikationsvorrichtung auf irgend einem aus einer Vielzahl unterschiedlicher Kanäle übertragen werden, wobei die Kom munikationsvorrichtung mit einer Rate arbeitet, die durch ein Systemtaktsignal festge setzt ist, wobei das Verfahren folgende Schritte umfasst:
Erzeugen des Systemtaktsignals auf einer ersten Frequenz, wobei die erste Fre quenz Störsignale auf mindestens einem aus der Vielzahl unterschiedlicher Kanäle er zeugt;
Verschieben (204, 208, 212) des Systemtaktsignals um einen ersten vorbe stimmten Betrag auf eine zweite Frequenz, wenn die Kommunikationsvorrichtung auf den mindestens einen Kanal aus der Vielzahl unterschiedlicher Kanäle abgestimmt wer den muss, um die Störsignale aus dem mindestens einen Kanal aus der Vielzahl unter schiedlicher Kanäle zu entfernen;
Abstimmen (216, 408) der Kommunikationsvorrichtung auf den mindestens einen Kanal aus der Vielzahl unterschiedlicher Kanäle während eines Zeitschlitzes; und
Verschieben (218) des Systemtaktsignals zurück zur ersten Frequenz nach dem Zeitschlitz.

2. Verfahren nach Anspruch 1, weiterhin folgenden Schritt aufweisend:
Kompensieren (220) der Rate der Kommunikationsvorrichtung, wenn die Kommu nikationsvorrichtung auf den mindestens einen Kanal aus der Vielzahl unterschiedlicher Kanäle abgestimmt wurde, um einen Zeitsteuerfehler zu verhindern.

3. Verfahren nach Anspruch 2, wobei der Schritt des Kompensierens folgenden Unter schritt umfasst:
Verschieben des Systemtaktsignals um einen zweiten vorbestimmten Betrag auf eine dritte Frequenz nach dem Schritt des Abstimmens, wobei der zweite vorbestimmte Betrag ein negatives Äquivalent zum ersten vorbestimmten Betrag ist.

4. Verfahren nach einem der Ansprüche 1 bis 3, wobei der Schritt des Verschiebens fol gende Unterschritte umfasst:
Berechnen eines ersten Signals, das einen Verschiebewert aufweist, der jedem Kanal aus der Vielzahl der unterschiedlichen Kanäle entspricht; und
Programmieren einer Taktschaltung der Kommunikationsvorrichtung mit dem er sten Signal, wobei die Taktschaltung das Systemtaktsignal gemäß dem Verschiebewert verschiebt.

5. Vorrichtung zum Eliminieren von Interferenz, verursacht durch Störsignale in Kommu nikationssignalen, die über eine Kommunikationsvorrichtung auf irgendeinem aus einer Vielzahl unterschiedlicher Kanäle übertragen werden, wobei die Kom munikationsvorrichtung mit einer Rate arbeitet, die durch ein Systemtaktsignal festge setzt ist, wobei die Vorrichtung umfasst:
einen Referenzoszillator (124) zum Ausgeben des Systemtaktsignals auf einer ersten Frequenz, wobei die erste Frequenz Störsignale auf mindestens einem aus der Vielzahl unterschiedlicher Kanäle erzeugt; und
eine Steuerung, die so angeschlossen ist, daß sie das Systemtaktsignal um einen ersten vorbestimmten Betrag auf eine zweite Frequenz verschiebt, wenn die Kommuni kationsvorrichtung auf den mindestens einen Kanal aus der Vielzahl unterschiedlicher Kanäle abgestimmt werden muss, um die Störsignale aus dem mindestens einen Kanal aus der Vielzahl unterschiedlicher Kanäle zu entfernen; dass sie auf den mindestens einen aus der Vielzahl unterschiedlicher Kanäle während eines Zeitschlitzes abstimmt;
und dass sie den Systemtakt nach dem Zeitschlitz zurück zur ersten Frequenz ver schiebt.

6. Vorrichtung nach Anspruch 5, wobei die Steuerung weiterhin eine Logikschaltung, einen Teiler und eine Hauptzeitsteuerreferenz umfasst, wobei der Teiler so geschaltet ist, daß er das Systemtaktsignal empfängt und der Teiler ein abwärtsgeteiltes System taktsignal mit der Hauptzeitsteuerreferenz verbindet, wobei die Hauptzeitsteuerreferenz ein Hauptzeitsteuersignal an die Logikschaltung ausgibt.

7. Vorrichtung nach Anspruch 5, weiterhin eine Taktschaltung umfassend, die mit dem Referenzoszillator und der Steuerung verbunden ist, wobei die Taktschaltung auf ein au tomatisches Frequenzsteuersignal von der Steuerung reagiert und das Systemtaktsignal auf der ersten Frequenz oder auf der zweiten Frequenz ausgibt.

8. Vorrichtung nach Anspruch 7, wobei die Taktschaltung einen programmierbaren Teiler enthält, der mit dem Referenzoszillator und der Steuerung verbunden ist, wobei der pro grammierbare Teiler das Systemtaktsignal auf ein Niederfrequenzsignal herabteilt.

9. Vorrichtung nach Anspruch 5, weiterhin eine Abstimmschaltung umfassend, die mit dem Referenzoszillator und der Steuerung verbunden ist, wobei die Abstimmschaltung in Erwiderung auf ein Programmiersignal von der Steuerung die Kom munikationsvorrichtung auf irgendeinen Kanal aus der Vielzahl unterschiedlicher Kanäle abstimmt.

10. Vorrichtung nach einem der Ansprüche 5 bis 9, eingerichtet zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4.