SE501385C2 - Krets för bibehållande av en klocksignal - Google Patents
Krets för bibehållande av en klocksignalInfo
- Publication number
- SE501385C2 SE501385C2 SE8804461A SE8804461A SE501385C2 SE 501385 C2 SE501385 C2 SE 501385C2 SE 8804461 A SE8804461 A SE 8804461A SE 8804461 A SE8804461 A SE 8804461A SE 501385 C2 SE501385 C2 SE 501385C2
- Authority
- SE
- Sweden
- Prior art keywords
- frequency
- clock signal
- signal
- output signal
- output
- Prior art date
Links
- 230000002194 synthesizing effect Effects 0.000 claims 4
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000013078 crystal Substances 0.000 abstract description 8
- 230000001419 dependent effect Effects 0.000 abstract description 5
- 238000012423 maintenance Methods 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000003679 aging effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
- H03L7/145—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop the switched reference signal being derived from the controlled oscillator output signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electric Clocks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
501 385 2 referenssignalen, så att den är noggrann. När referensklocksignalen är tillgänglig, är systemet dynamiskt, varvid den förskjutna spänningen eller skillnadsspänningen ändras som svar på de varierande förhållandena inom kretsen.
När referensklocksignalen förloras, blir systemets arbetssätt statiskt och beroende på det för närvarande giltiga lagrade värdet på den förskjutna spänningen. 4 Denna förut kända krets för bibehållande av klocksignal har ett antal nackdelar. Alla de i denna ingående delarna har egenskaper, som ändras som funktion av åldrande och temperatur. Dessutom är tids- och temperaturberoendet hos A/D-omvandlaren och den spänningsstyrda oscillatorn alla oberoende av varandra, så att när tiden går, kommer den avgivna signal, som alstras under skedet med bibehållande av klocksignalen, ändras som en funktion av dessa variabler. I telekommunikationssystem erfordras, att denna referensklocksignal är i hög grad noggrann. Beroende på tids- och temperaturförsämringen hos den förut kända kretsen för bibehållande av klocksignal förloras denna noggrannhet, när referensklocksignalen inte är tillgänglig över avsevärda tidsperioder.
Det är därför ett syfte med föreliggande uppfinning att anvisa en krets för bibehållande av klocksignal, vilkens tids- och temperaturberoenden kan minimeras.
Det är ett annat syfte med föreliggande uppfinning att anvisa en krets för bibehållande av klocksignal, som tillhandahåller en bibehållen klocksignal inom fastställda toleranser.
Det är ett ytterligare syfte med föreliggande uppfinning att anvisa en krets för bibehållande av klocksignal, i vilken kretsvariabler kan isoleras och styras.
Sammanfattning av uppfinningen Föreliggande uppfinning anvisar en krets för bibehållande av klocksignal, som avger en ersättningsklocksignal inom förutbestämda parametrar. Kretsen enligt föreliggande uppfinning har endast en enda komponent, som är tids- och temperturberoende. Genom att välja komponentparametrarna, så att dessa ligger inom de önskade toleranserna, bibehålls kretsens noggrannhet. I föreliggande uppfinning kombineras digitala kretsar med en noggrann lokal kristallfrekvens- källa för att tillhandahålla en ersättningsklocksignal.
En spänningsstyrd oscillator är faslåst till en referensklocksignal för att åstadkomma en önskad utgångssignal. Utgångssignalens frekvens jämförs med en lokal frekvensstandard för att alstra en förskjuten frekvens eller skillnads- frekvens, som används för att styra en frekvenssyntetisator. Den förskjutna frekvensen lagras digitalt. Den förskjutna frekvensen bestäms vara frekvens- skillnaden mellan den inkommande referensfrekvensen och frekvensstandarden. Vid 501 385 förlust av referensklocksignalen används den lagrade förskjutna frekvensen eller skillnadsfrekvensen för att driva frekvenssyntetisatorn tillsammans med den lokala frekvensstandarden, så att en acceptabel ersättningsklocksignal erhålls.
Frekvenskomparatorn, minnet och syntetisatorn är alla digitala, så att de är tids- och temperaturoberoende. Den lokala frekvensstandarden kan väljas, så att den tillhandahåller de erfordrade tids- och temperaturtoleranserna. Genom att välja en lokal frekvensstandard med toleranser inom ett förutbestämt område kan på obestämd tid en godtagbar bibehållen klocksignal tillhandahållas.
I den föredragna utföringsformen av föreliggande uppfinning sänds en referenssignal till en faskomparator och en övervakningskrets. Faskomparatorn kopplas via en omkopplare till en spänningsstyrd oscillator, som är faslåst till referensklocksignalen. Utgångssignalen från den spänningsstyrda oscillatorn är utgångssignalen från kretsen och avges också till en blandare, där den jämförs med en lokal frekvensstandard. Blandarens utgångssignal är skillnadsfrekvensen mellan ingångssignalerna. Skillnadsfrekvensen leds till en frekvenskomparator, som bestämmer om utgångssignalen är ovanför eller under utgångssignalen från den digitala syntetisatorn. Den digitala syntetisatorn alstrar en frekvens, som nominellt är den förväntade skillnadsfrekvensen mellan frekvensstandarden och den inkomande referensfrekvensen. Syntetisatorn kan sedan avstämmas digitalt för att överensstämma med den faktiska frekvensskillnaden mellan den inkommande referensfrekvensen och standarden. Det maximala och minimala tillåtna frekvens- skiftet plus den maximala frekvensstandarden definierar det erforderliga avstämningsområdet. Frekvenskomparatorns utgångssignal leds till en digital räknare, som räknar uppåt eller nedåt, beroende på om utgångssignalen är ovanför eller under frekvensstandarden. Utgångssignalen från räknaren och utgångs- signalen från frekvensstandarden leds till en frekvenssyntetisator. Utgångs- signalen från räknaren styr syntetisatorns frekvens i diskreta ökningssteg, som är förknippade med syntetisatorns minimala inställningsupplösning. Det maximala värdet med enbart ettor och det minimala värdet med enbart nollor motsvarar hela det område, över vilket syntetisatorn kan inställas. Räknarens utgångssignal lagras i en anordning, så att vid förlust eller försämring av signalen ett giltigt tal från en tidigare tidpunkt kan användas för att upprätta den bibehållna frekvensen. Frekvenssyntetisatorns utgångssignal kopplas till en faskomparator tillsammans med utgångssignalen från blandaren. Denna faskomparators utgångssignal kan selektivt kopplas till den spänningsstyrda oscillatorn vid förlust av referenssignalen. Den spänningsstyrda oscillatorn vid ingången blir då faslåst vid syntetisatorns utgångssignal. Genom att använda syntetisatorns utgångssignal för att faslåsa den spänningsstyrda 501 385 oscillatorn kommer den avgivna frekvensen att bibehålla samma förskjutna avstånd från standarden, som bestämdes före förlust av referensen.
Varje förändring i den avgivna frekvensen är därför fullständigt bestämd av tids- och temperaturegenskaperna hos frekvensreferensen.
Kort figurbeskrivning Fig. 1 är ett blockschema, som visar en förut känd krets för bibehållande av klocksignal, Fig. 2 är ett blockschema, som visar kretsen enligt föreliggande uppfinning för bibehållande av klocksignal, Fig. 3a och 3b är blockschemor, som visar en alternativ utföringsform av kretsen enligt föreliggande uppfinning för bibehållande av klocksignal.
Detaljerad beskrivning av föreliggande uppfinning En krets för bibehållande av klocksignal, som är tids- och temperaturbe- roende, beskrivs. I följande beskrivning beskrivs flera särskilda detaljer, såsom referensfrekvens, lokal frekvensstandard, bussbredd etc i detalj för att tillhandahålla en grundligare beskrivning av föreliggande uppfinning. Det är emellertid uppenbart för en fackman, att föreliggande uppfinning kan utövas utan dessa särskilda detaljer. I andra fall har välkända delar inte beskrivits i detalj för att inte i onödan fördunkla föreliggande uppfinning.
Sändning och mottagande av digitala signaler erfordrar, att mottagaren noggrant tar prov på varje bit eller puls vid det korrekta läget i det inkommande pulståget. I många telekommunikationstillämpningar tillhandahålls en referensklocksignal i stället för en lokalt alstrad tidssignal för att tillhandahålla synkronisering av sändare och mottagare. De anordningar, som är beroende av klockreferenssignalen, utnyttjar en faslåsningskrets för att anpassa sig till referensklocksignalens fas. On referensklocksignalen förloras, kan dessa beroende anordningar inte fungera noggrant. Därför innefattar många sådana anordningar en krets för bibehållande av klocksignalen för att ersätta referensklocksignalen, om denna förloras.
En förut känd krets för bibehållande av klocksignal åskådliggörs i fig. 1. Denna krets för bibehållande av klocksignalen utnyttjar en spänningsstyrd oscillator för faslåsning vid en referensklocksignal. En faskomparator används för att alstra en förskjuten spänningssignal eller skillnadsspänningssignal, som används för att driva den spänningsstyrda oscillatorn. Den senaste förskjutna spänningssignalen omvandlas till digital form och lagras i ett minne. Om referenssignalen förloras, omvandlas det lagrade förskjutningsvärdet eller skillnadsvärdet till analogt värde och leds till den spänningsstyrda oscillatorn. Den spänningsstyrda oscillatorn används sedan för att avge en 5-01 385 ersättningsklocksignal, tills referensklocksignalen kan återvinnas.
Med hänvisning fortfarande till fig. 1 inkommer en referensklocksignai 10 till en faskomparator 11. Referensklocksignalen 10 leds också i ledningen 25 till detektorn 12. Faskomparatorns 11 utgång 17 är via omkopplaren 16 kopplad till den spänningsstyrda oscillatorn 13.
Utgången 14 från den spänningsstyrda oscillatorn 13 är återkopplat förbunden via ledningen 15 med faskomparatorn 11. Sålunda är utgångssignalen 17 från faskomparatorn 11 en förskjuten signal eller skillnadssignal, som anger variationsgraden mellan referenssignalen 10 och utgångssignalen från den spänningsstyrda oscillatorn 13. Denna förskjutna signal används för att driva den spänningsstyrda oscillatorn 13, så att utgångssignalen 14 från den spänningsstyrda oscilïatorn överensstämmer med referensklocksignalen 10.
Utgången från faskomparatorn 11 är också ansluten via ledning 20 till A/D-omvandlaren 21. Den förskjutna spänningen eller skillnadsspänningen omvandlas till ett digitalt ord, som sänds till minnet 23. Detta digitala ord avges till D/A-omvandlaren 24, omvandlas till analog form och avges via ledningen 18.
Omkopplaren 16 förbinder den spänningsstyrda oscillatorn 13 med ledning 17 eller 18 beroende på arbetssättet. On referensklocksignalen 10 är tillgänglig, kopplar omkopplaren 16 ihop den spänningsstyrda oscillatorn 13 med ledningen 17. Om detektorn 12 upptäcker en försämring av eller en förlust av referensklocksignalen 10, orsakar styrsignalen i ledningen 19 att omkopplaren 16 ansluter den spänningsstyrda omkopplaren 13 med ledningen 18 (utgången från D/A-omvandlaren 24). I detta arbetssteg används ett giltigt förutbestämt värde, som har lagrats i minnet 23, som det förskjutna värdet för den spänningsstyrda oscillatorn 13. Utgångssignalen 14, som alstras av detta förskjutna värde eller skillnadsvärde, används sedan som anordningens avgivna klocksignal.
Det finns fïera nackdelar förknippade med den förut kända kretsen för bibehållande av klocksignal enligt fig. 1. A/D-omvandlaren 21, D/A-omvandlaren 24 och den spänningsstyrda oscilatorn 13 har alla arbetsegenskaper, som varierar med tid och temperatur. Närmare bestämt är sådana delar utsatta för ålders- variationer liksom variationer i uppförande och toleranser som ett resultat av temperaturväxlingar i omgivningen. Därför blir, fastän det digitala förskjutna värde, som lagras i minnet 23, kan vara noggrant vid en tidpunkt, när referensklocksignalen förloras, om kretsens omgivning förändras eller om det föreligger en avsevärd tidsperiod, under vilken referensklocksignalen förloras, utgångssignalen från den spänningsstyrda omkopplaren 13 opålitlig. Vid vissa telekommunikationstillämpningar erfordras mycket höga noggrannheter. T ex för 501 585 6 en krets för bibehållande av en klocksignal, som fungerar som tillsats till en stratum-3-klocksignal, erfordras noggrannheter i området av några delar per 10 millioner. På grund av att åldringsegenskaperna och temperaturegenskaperna hos de motsvarande komponenterna inte är linjära eller förenliga med varandra, är det omöjligt att i förväg noggrant konstruera toleranser i ett sådant system.
Föreliggande uppfinning undviker problemen med tid- och temperaturberoende i en krets för bibehållande av klocksignal genom att utnyttja digitala kretsar och genom att den bara har en enda tids-/temperaturberoende komponent, vars toleranser är kända och inom godtagbara gränser. Föreliggande uppfinning använder en lokal kristallreferens med noggrannhet mindre än en del per 10 millioner. Utgångssignalen från denna lokala klocka frekvensjämförs med den inkommande referensklocksignalen för att alstra en förskjuten frekvens. Den förskjutna frekvensen eller skillnadsfrekvensen styr en digital upp/nedräknare, vars utgångssignal styr en frekvenssyntetisator. Frekvensyntetisatorn avger den digitala representationen av den förskjutna frekvensen och uppdateras konstant.
Ett digitalt minne används för att lagra den senaste giltiga skillnadsfekven- sen. Dm den inkommande referenssignalen förloras eller sviktar, kombineras den digitalt lagrade frekvensen med den lokala klockreferensen för att avge den önskade klocksignalen. De digitala komponenterna är tids- och temperatur- oberoende. Därför är den enda variabeln i kretsen enligt föreliggande uppfinning den lokala klockreferensen. Genom att välja en kristallreferens, vars noggrannhet ligger inom det önskade området, avges en höggradigt noggrann bibehållen klocksignal. Föreliggande uppfinning tillhandahåller också fasnoggrannhet, så att vid förlust av signalen förloras inte fasintegriteten.
Den föredragna utföringsformen av föreliggande uppfinning visas i fig. 2.
Referenssignalen 10 leds in till en faskomparator 11, vars utgång 50 används för att driva en spänningsstyrd oscillator 29. Den spänningsstyrda oscillatorn 29 kan vara en VCXO, dvs spänningsstyrd kristalloscillator, om så önskas, eller något annat lämpligt frekvensalstrande organ, som kan faslåsas vid ingångs- referenssignalen 10. Utgången från den spänningsstyrda oscillatorn 29 vid noden 51 är ansluten till delaren 27. Den spänningsstyrda oscillatorn 29 kan ha en nominell frekvens, som är större än eller mindre än ingångsreferensens 10 frekvens. I den föredragna utföringsformen av föreliggande uppfinning är den spänningsstyrda oscillatorns 29 nominella frekvens större än ingångsreferensens 10. Därför måste frekvensen delas av en delare 27. Utgångssignalen 28 från delaren 27 leds in till faskomparatorn 11 för att tillhandahålla faslåsning till den inkommande referensfrekvensen 10. Delarens 27 utgångssignal är också ut- gångssignal från kretsen för bibehållande av klocksignalen. Vid start är allmänt utgångssignalen 28 strypt, tills den blir faslåst vid ingångsreferensen 10. 501 385 Faskomparatorns 11 utgång är kopplad till den spänningsstyrda oscillatorn 29 via omkopplaren 30. En monitor 26 övervakar den inkommande referensfrekvensen 10. Om den inkommande referensfrekvensen ligger noggrant inom det önskade området (approximativt plus eller minus 15 pm), är den spänningsstyrda oscillatorn 29 faslåst vid referensingångssignalen 10, så att utgångssignalen 28 är i fas med ingångsreferenssignalen. En övervakningskrets 26 testar ständigt både närvaron av och noggrannheten hos den inkommande referensfrekvensen 10. On ingångssignalen förloras eller blir ogiltig, avger övervakningskretsen 26 en styrsignal i ledningen 31 för att koppla omkopplaren 30 till den interna frekvensreferensen från kretsen för bibehållande av klocksignalen enligt föreliggande uppfinning.
Om den inkommande frekvensreferensen 10 definieras som FO, är utgångssignalen från den spänningsstyrda oscillatorn 29 någon multipel "N" av FO. Sålunda är utgångssignalen NF0 vid noden 51 från den spänningsstyrda oscillatorn 29. Detta värde leds till blandaren 35. Kretsen för bibehållande av klocksignal enligt föreliggande uppfinning använder en frekvensreferens 36, som i den föredragna utföringsformen är en kristallbaserad referenssignal, vilken har en tolerans inom de önskade toleranserna för ingångsreferenssignalen 10.
Den nominella frekvensen hos referensen 36 är NF0 + Foff. Sålunda är utgångssignalen Foff från blandaren 35 vid noden 49, dvs förskjutningen eller skillnaden mellan den faslåsta nominella frekvensen från den spänningsstyrda oscillatorn 29 och den lokala referensen 36.
Utgångssignalen 37 från den lokala frekvensreferensen 36 leds till frekvenssyntetisatorn 38. Syntetisatorn 38 alstrar en syntetiserad frekvens, som är nominellt lika med Foff. Syntetisatorns förskjutningsfrekvens Foffs vid nod 39 kopplas till en frekvenskomparator 40 tillsammans med utgångssignalen 49 från blandaren 35. Frekvenskomparatorn 40 utväljer en av utgångssignalerna 41 och 42 beroende på, om Foff är större än eller mindre än Foffs. Frekvens- komparatorns 40 utgångssignal bringar räknaren 45 att räkna uppåt eller nedåt ett belopp lika med värdet på den valda utgången 41 eller 42. Detta digitala antal representerar skillnaden mellan Foff och Foffs. Räknarens 45 utgångssignal kopplas till ett minnesregister 46, som i den föredragna utföringsformen av föreliggande uppfinning är ett FIFO-register. Räknarens 45 utgångssignal i ledningen 48 kopplas också till syntetisatorn 38 för att tillhandahålla ett kompensationsvärde, så att Foffs blir lika med Foff.
Overvakningskretsen 26 avger en signal för aktivering av räkning i ledningen 43 till räknaren 45. När ingångsreferensfrekvensen 10 är giltig, aktiverar signalen 43 för aktivering av räkning räknaren 45, så att ett giltigt 501 385 kompensationsvärde kan alstras för den lokala referensen 36. Vid förlust av den inkommande referensfrekvensen 10 eller om ingångsfrekvensen 10 blir ogiltig, avger övervakningskretsen 26 en signal för aktivering av parallelladdning i ledningen 44 till räknaren 45. Detta möjliggör, att det senast lagrade räknade antalet i registret 46 laddas in i räknaren 45. Detta räknade antal avges i ledningen 48 till syntetisatorn 38. Syntetisatorns 38 utgångssignal vid nod 39 kopplas till faskomparatorn 34 tillsammans med blandarens 35 utgångssignal.
Faskomparatorns 34 utgångssignal 33 kopplas via omkopplaren 30 till den spänningsstyrda oscillatorn 29. Den spänningsstyrda oscillatorn 29 låses sedan till den lokala referenssignalen 36. Eftersom den lokala referensen 36 har faslåsts till den från kretsen avgivna signalen bibehålls vid omkoppling från den inkommande referensfrekvensen 10 till den lokala referensen 36 kontinuitet hos fasen.
En alternativ utföringsform av föreliggande uppfinning visas i fig. 3a och 3b. I beskrivningen av denna alternativa utföringsform anges specifika frekvensvärden endast såsom exempel. Det är uppenbart för en fackman att vilka lämpliga frekvensvärden som helst kan användas med kretsarna enligt föreliggande uppfinning. Såsom beskrivits tidigare, har föreliggande uppfinning en särskild tillämpning i telekommunikationsmiljöer och särskilt som en krets för bibehållande av klocksignal för en stratum-3-klockhierarki. Två ingångsreferens- signaler 10a och 10b avges till en krets 58 för val av referens. Kretsen 58 för val av referens utväljer den primära referensen 10a eller säkerhetsreferensen 10b. Den valda ingångssignalen indikeras av valfria ljuslysdioder 65 och 66, vilka anger urvalet av referensen l0a respektive 10b. Kretsen 58 för val av referens innefattar organ för att bestämma noggrannheten hos den utvalda ingångssignalen 10a eller 1Db. Tills noggrannheten hos ingångssignalen kan bestämmas, avges en strypsignal 91 till bussdrivkretsen 93, vilket avlägsnar utgångssignalen 92 från kretsen. Kretsen 58 för val av referens avger en ingångsalarmsignal 53 och en signal 52 för fel i enheten. Valfria lysdioder 67 och 68 anger status hos ingångsalarmsignalerna respektive signalen för fel i enheten. Aktiva in-/utsignaler 54 och 55 tillhandahåller information för kretsen 58 för val av referens om status hos referenssignalen. En låg signal på dessa ingångar anger att referenssignalen sviktar. Synkroniseringsingångssignalen 56 finns anordnad, så att de aktiva in-/utgångssignalerna 54 och 55 kommer upp i fas med ingångsreferenssignalerna 10a och 10b.
Sedan en av ingångsreferenssignalerna l0a och 10b har valts, avges signalen i ledningen 59 till faskomparatorn 11. I ett stratum-3-sammanhang är den nominella frekvensen hos denna utgångssignal 4kHz. Faskomparatorns 11 utgång 501 385 är via omkopplaren 30 kopplad till den spänningsstyrda oscillatorn 29, som alstrar en utgångssignal av 3,088 MHz. Den spänningsstyrda oscillatorns 29 utgångssignal vid noden 51 är inkopplad för delning med N, där N är lika med 772. Delarens 27 utgångssignal 90 är nominellt 4 kHz. Denna utgångssignal leds till faskomparatorn 11 för att fullborda faslåsningsslingan. Utgångssignalen 90 är också kopplad till bussdrivkretsen 93, vars utgångssignal 92 är en klocksignal av 4 kHz.
Den spänningsstyrda oscillatorns 29 utgångssignal är också kopplad till blandaren 35, där den kombineras med utgångssignalen 57 från den lokala frekvensreferensen 36. I detta exempel är den lokala referensen 36 en kristalloscillator, som har en utgångssignal av 3,089 MHz. Sålunda har utgångssignalen från blandaren 35 värde av nominellt 1 kHz. Denna utgångssignal kopplas till ett lågpassfilter 70. Lågpassfiltrets 70 utgångssignal 79 är kopplad till detektorn 80.
Den lokala referensens 36 utgångssignal 57 är inkopplad för att delas av M 71, där M är lika med 4096. Delarens 71 utgångssignal leds till faskomparatorn 72. Faskomparatorns 72 utgångssignal 73 leds till den spänningsstyrda oscillatorn 74, som avger en signal 75 av 8,192 MHz i detta exempel. Denna utgångssignal 75 är inkopplad för delning av L 76, där L är lika med 8192.
Delarens 76 utgångssignal har ett värde 78 av nominellt 1 kHz, vilket leds till detektorn 80.
Detektorn 80 bestämmer den positiva och negativa frekvensskillnaden mellan lågpassfiltrets utgångssignal 79 och delarens utgångssignal 78. Detektorn 80 avger en frekvensskillnadssignal 81 och en signal 82 med hög eller låg nivå till en i förväg inställningsbar uppåt/nedåträknare 83.
Räknarens 83 utgångssignal 88 leds till en räknare 77 för delning med N.
Den spänningsstyrda oscillatorns 74 utgångssignal 75 är också inkopplad för delning med räknaren 79 med värdet N. Värdet på N kan ändras för att låsa den lokala frekvensen 36 vid den valda ingångsreferenssignalen 10a eller 10b (den förinställbara räknaren 77 för delning med N används faktiskt för att driva utgångssignalen 78 av nominellt 1 kHz för anpassning till utgångssignalen 79 av nominellt 1 kHz). Delarens 77 utgångssignal 89 är kopplad till faskomparatorn 72 för att fullborda den faslåsta slingan.
Under vanligt arbetssätt jämförs skillnaden (nominellt 1 kHz) mellan den spänningsstyrda oscillatorn 29 och den lokala refensen 36 med den syntetiserade signalen av 1 kHz. Skillnaden driver en uppåt-/nedåträknare för att bringa den syntetiserade signalen av 1 kHz att konvergera med skillnaden mellan den spänningsstyrda oscillatorn 29 och den lokala referensen 36. Upplösningen hos 501 385 10 syntetisatorn av 1 kHz är 0,092 Hz, vilket tillhandahåller en noggrannhet av tre delar på ett hundra miljoner.
Den lokala referensens 36 utgångssignal 57 leds till en krets 58 för val av referens. Denna signal kopplas till delare 63 och 64 (delning med 213 respektive 214) och avger registerklocksignaler 61 respektive 62. Signalerna 61 och 62 uppdaterar de båda minnesregistren 84 och 85. Signalerna 61 och 62 leds till register 84 respektive 85. Det senast räknade antalet 88, som erfordras för att bringa det syntetiserade värdet 38 av 1 kHz att sammanfalla med den avgivna signalen 79 av 1 kHz, lagras i register 85. Typiskt litar räknaren 83 på ingångssignalerna 81 och 82. När fel eller ogiltighet hos ingångsreferensen detekteras, avger kretsen 58 för val av referens signalen 60 för bristande referens, vilken leds till räknarens 83 ingång för laddning av antal. Detta spärrar ingångarna 81 och 82 och får räknaren 83 att ladda in innehållet i register 84 till räknaren 83. Innehållet i register 84 innehåller det senast räknade antalet, som erfordras för att bringa det syntetiserade värdet av 1 kHz att sammanfalla med referensens värde av 1 kHz. Därför fortsätter under en utebliven referens kretsen för bibehållande av klocksignal enligt föreliggande uppfinning att avge en noggrann klocksignal. Lagringen av det räknade antalet och frekvenssyntesen är digital, varvid den enda varierbara storheten är den lokala referenskällan 36. Genom att i förväg välja en lokal referens inom godtagbara gränser avger kretsen för bibehållande av klocksignal enligt föreliggande uppfinning en lämplig frekvensreferenssignal oberoende av tid och temperaturvariationer. Tidsvariationer i frekvensen utjämnas med approximativt en tidskonstant av två minuter, varvid skillnadens datavärde lagras i register 84 och 85. On båda ingångsreferenserna 10a och 10b uteblir, faslâses den spännngsstyrda oscillatorn 29 till den inre frekvenssyntetisatorn, som använder de datavärden, vilka är lagrade i registren 84 och 85, för att ersätta de saknade ingångssignalerna. Under en sådan övergångsperiod förblir utgångssignalen 92 oavbruten med en fasglidning av mindre än en mikrosekund.
Sålunda har det anvisats en krets för bibehållande av en klocksignal, i vilken tids- och temperaturvariationer är begränsade.
Claims (1)
1. Krets för bibehållande av en klocksignal innefattande: mottagarorgan för att motta en första klocksignal med en första frekvens och en första fas, varvid mottagarorganen är anordnade att detektera närvaro och frånvaro av den första klocksignalen och noggrannheten hos den första klocksignalen, varvid mottagarorganen avger första och andra signaler; första fasjämförande organ, som är kopplade till den första klocksignalen och via ett omkopplarorgan till ett första frekvensalstrande organ, varvid de fasjämförande organen avger en första utgångssignal till det första frekvens- alstrande organet, varvid det första frekvensalstrande organet avger en andra utgångssignal till de första fasjämförande organen i en återkopplingsslinga; andra frekvensalstrande organ, som avger en tredje utgångssignal, vilken har en andra frekvens och fas och är kopplad till blandarorgan, varvid den andra utgångssignalen är kopplad till blandarorganen, varvid blandarorganen avger en fjärde utgångssignal, som representerar en skillnad i frekvens mellan de andra och tredje utgångssignalerna; frekvenssyntetiserande organ, som är kopplade till det andra frekvens- alstrande organet, varvid de frekvenssyntetiserande organen avger en femte utgångssignal, som representerar en nominell skillnad mellan de tredje och andra utgångssignalerna; jämförarorgan, som är kopplade till de fjärde och femte utgångssignalerna och avger en sjätte utgångssignal, vilken representerar en skillnad-mellan de fjärde och femte utgångssignalerna; minnesorgan,'som är kopplade till den sjätte utgångssignalen och den första styrsignalen, för att lagra den sjätte utgångssignalen och är kopplad till de frekvenssyntetiserande organen; andra fasjämförande organ, som är kopplade till de fjärde och femte utgångssignalerna, varvid de andra fasjämförande organen avger en sjunde utgångssignal; varvid mottagarorganen avger den första styrsignalen för att koppla ett lagrat värde för den sjätte utgångssignalen till de första frekvenssyntetise- rande organen och avge styrsignalen för att koppla omkopplarorganen till den sjunde utgångssignalen, när den första klocksignalen är frånvarande och när den första klocksignalen inte är noggrann.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/131,141 US4849993A (en) | 1987-12-10 | 1987-12-10 | Clock holdover circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
SE8804461D0 SE8804461D0 (sv) | 1988-12-09 |
SE8804461L SE8804461L (sv) | 1989-06-11 |
SE501385C2 true SE501385C2 (sv) | 1995-01-30 |
Family
ID=22448075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8804461A SE501385C2 (sv) | 1987-12-10 | 1988-12-09 | Krets för bibehållande av en klocksignal |
Country Status (6)
Country | Link |
---|---|
US (1) | US4849993A (sv) |
JP (1) | JPH022722A (sv) |
DE (1) | DE3841512A1 (sv) |
FR (1) | FR2626690B1 (sv) |
GB (1) | GB2213664B (sv) |
SE (1) | SE501385C2 (sv) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4980899A (en) * | 1988-06-21 | 1990-12-25 | Siemens Ag | Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange |
DE3833940A1 (de) * | 1988-09-22 | 1990-04-05 | Siemens Ag | Verfahren zur neusynchronisation einer vermittlungsstelle in einem fernmeldenetz |
US4964117A (en) * | 1988-10-04 | 1990-10-16 | Vtc Incorporated | Timing synchronizing circuit for baseband data signals |
US5208831A (en) * | 1989-10-26 | 1993-05-04 | Kabushiki Kaisha Toshiba | Network interface system |
FI85084C (sv) * | 1990-08-15 | 1992-02-25 | Computec Oy | Förfarande och anordning för mottagning av paketformigt data |
FI91821C (sv) * | 1991-02-22 | 1994-08-10 | Nokia Mobile Phones Ltd | Koppling för automatisk frekvensreglering i en radiotelefon |
CA2091962A1 (en) † | 1992-03-31 | 1993-10-01 | Mark L. Witsaman | Clock synchronization system |
US5369682A (en) * | 1992-08-17 | 1994-11-29 | Glenayre Electronics, Inc. | Digital simulcast transmission system |
US5365569A (en) * | 1992-08-17 | 1994-11-15 | Glenayre Electronics, Ltd. | Digital simulcast transmission system |
JPH084235B2 (ja) * | 1993-03-31 | 1996-01-17 | 日本電気株式会社 | 周波数制御装置 |
AU6339594A (en) * | 1993-06-09 | 1994-12-15 | Alcatel N.V. | Synchronized clock |
US5349310A (en) * | 1993-06-09 | 1994-09-20 | Alcatel Network Systems, Inc. | Digitally controlled fractional frequency synthesizer |
US5481258A (en) * | 1993-08-11 | 1996-01-02 | Glenayre Electronics, Inc. | Method and apparatus for coordinating clocks in a simulcast network |
US5410368A (en) * | 1993-12-29 | 1995-04-25 | Zenith Electronics Corp. | Carrier acquisition by applying substitute pilot to a synchronous demodulator during a start up interval |
GB2293062B (en) * | 1994-09-09 | 1996-12-04 | Toshiba Kk | Master-slave multiplex communication system and PLL circuit applied to the system |
US5717402A (en) * | 1994-12-09 | 1998-02-10 | Chu; Peter | GPS reference clock generator |
JP3523718B2 (ja) | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
US5982831A (en) * | 1996-02-21 | 1999-11-09 | Hewlett-Packard Company | Feed forward method and apparatus for generating a clock signal |
US6243372B1 (en) * | 1996-11-14 | 2001-06-05 | Omnipoint Corporation | Methods and apparatus for synchronization in a wireless network |
EP0974196B1 (de) * | 1997-04-07 | 2006-05-10 | BenQ Mobile GmbH & Co. oHG | Digitale afc-einstellung durch reziproke dds |
US5963098A (en) * | 1997-08-22 | 1999-10-05 | Technology Service Corporation | FM canceler loop to reduce shock and vibration effects in crystal oscillators |
US7881413B2 (en) * | 2001-03-02 | 2011-02-01 | Adc Telecommunications, Inc. | Digital PLL with conditional holdover |
US6725157B1 (en) * | 2002-06-10 | 2004-04-20 | Trimble Navigation Limited | Indoor GPS clock |
US7474717B2 (en) * | 2002-11-21 | 2009-01-06 | Sony Ericsson Mobile Communications Ab | Oscillator frequency control |
US7643602B2 (en) * | 2005-09-30 | 2010-01-05 | Freescale Semiconductor, Inc. | Method and system for estimating frequency offsets |
US8120430B1 (en) | 2009-01-15 | 2012-02-21 | Xilinx, Inc. | Stable VCO operation in absence of clock signal |
US8736394B2 (en) * | 2010-01-13 | 2014-05-27 | Furuno Electric Co., Ltd. | Reference frequency generating device |
US8634510B2 (en) | 2011-01-12 | 2014-01-21 | Qualcomm Incorporated | Full digital bang bang frequency detector with no data pattern dependency |
CN102427366B (zh) * | 2011-12-15 | 2013-09-18 | 上海唯星通信技术有限公司 | 精确合成北斗终端模块多个频率源的装置和方法 |
EP2976851B1 (en) | 2013-03-21 | 2019-11-13 | Telefonaktiebolaget LM Ericsson (publ) | Method and apparatus for implementing clock holdover |
US9648414B1 (en) * | 2014-01-31 | 2017-05-09 | Cirrus Logic, Inc. | Systems and methods for controlling an audio signal path using redundant uninterruptable clock |
US9362926B2 (en) | 2014-02-19 | 2016-06-07 | Arbiter Systems, Incorporated | High-reliability holdover method and topologies |
US11487871B2 (en) * | 2015-01-31 | 2022-11-01 | San Diego Gas & Electric Company | Methods and systems for detecting and defending against invalid time signals |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1194924B (de) * | 1961-06-29 | 1965-06-16 | Csf | Anordnung zur Regelung der Frequenz eines UEberlagerungsoszillators |
CH496277A (fr) * | 1967-09-01 | 1970-05-29 | Patek Philippe Sa | Dispositif de remise à l'heure automatique permanente d'une horloge |
US4069462A (en) * | 1976-12-13 | 1978-01-17 | Data General Corporation | Phase-locked loops |
US4034310A (en) * | 1977-01-05 | 1977-07-05 | Coe Thomas F | Phase-locked loop oscillator |
US4310805A (en) * | 1979-12-13 | 1982-01-12 | General Electric Company | Phase-locked loop stabilized by a crystal oscillator |
NL8202685A (nl) * | 1982-07-05 | 1984-02-01 | Philips Nv | Kloksignaalregenerator met hoge stabiliteit. |
FR2546691B1 (fr) * | 1983-05-27 | 1985-07-05 | Cit Alcatel | Base de temps asservie |
US4598257A (en) * | 1983-05-31 | 1986-07-01 | Siemens Corporate Research & Support, Inc. | Clock pulse signal generator system |
US4498059A (en) * | 1983-06-23 | 1985-02-05 | Gte Automatic Electric Incorporated | Circuit to minimize local clock frequency disturbances when phase locking to a reference clock circuit |
US4667328A (en) * | 1985-04-29 | 1987-05-19 | Mieczyslaw Mirowski | Clocking circuit with back-up clock source |
US4835481A (en) * | 1986-09-30 | 1989-05-30 | Siemens Aktiengesellschaft | Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency |
-
1987
- 1987-12-10 US US07/131,141 patent/US4849993A/en not_active Expired - Lifetime
-
1988
- 1988-12-08 GB GB8828673A patent/GB2213664B/en not_active Expired - Fee Related
- 1988-12-09 SE SE8804461A patent/SE501385C2/sv not_active IP Right Cessation
- 1988-12-09 JP JP63311821A patent/JPH022722A/ja active Pending
- 1988-12-09 DE DE3841512A patent/DE3841512A1/de active Granted
- 1988-12-12 FR FR888816310A patent/FR2626690B1/fr not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
SE8804461L (sv) | 1989-06-11 |
JPH022722A (ja) | 1990-01-08 |
GB8828673D0 (en) | 1989-01-11 |
FR2626690A1 (fr) | 1989-08-04 |
FR2626690B1 (fr) | 1991-01-11 |
GB2213664A (en) | 1989-08-16 |
DE3841512A1 (de) | 1989-06-29 |
DE3841512C2 (sv) | 1990-10-04 |
US4849993A (en) | 1989-07-18 |
GB2213664B (en) | 1992-08-19 |
SE8804461D0 (sv) | 1988-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE501385C2 (sv) | Krets för bibehållande av en klocksignal | |
US5414390A (en) | Center frequency controlled phase locked loop system | |
US5673004A (en) | Method and circuit for controlling digital processing phase-locked loop for network synchronization | |
US4633193A (en) | Clock circuit synchronizer using a frequency synthesizer controlled by a frequency estimator | |
US6356156B2 (en) | Method and system for managing reference signals for network clock synchronization | |
US10320509B2 (en) | Fail safe clock buffer and clock generator | |
JP4633706B2 (ja) | 電子回路及び電子回路を動作するための方法 | |
US7839222B2 (en) | Systems and methods using programmable fixed frequency digitally controlled oscillators for multirate low jitter frequency synthesis | |
US7148753B1 (en) | Method and apparatus for generating a clock signal in holdover mode | |
US9595972B2 (en) | Digital phase locked loop arrangement with master clock redundancy | |
US6970045B1 (en) | Redundant clock module | |
KR100871205B1 (ko) | 다중 클럭 위상 결정 시스템 | |
KR20040089624A (ko) | 심리스 클록 | |
US5268932A (en) | Interface circuit between a plurality of transmission lines and high bit rate data terminal equipment | |
US6313708B1 (en) | Analog phase locked loop holdover | |
CN107431479B (zh) | 具有主时钟冗余的数字锁相环布置 | |
US20070079163A1 (en) | Transmitting apparatus | |
CA1296073C (en) | Clock holdover circuit | |
US5867545A (en) | Phase-locked loop circuit | |
US6999546B2 (en) | System and method for timing references for line interfaces | |
JPH04291819A (ja) | 位相同期ループ回路及び基準信号選択回路 | |
KR20000008299A (ko) | 위상 동기 루프 회로의 업/다운 미스매치 보상 회로 | |
JPH07273643A (ja) | 位相同期回路 | |
KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
JP3160904B2 (ja) | 位相同期発振回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |