JP3829676B2

JP3829676B2 - 可変分周器

Info

Publication number: JP3829676B2
Application number: JP2001297953A
Authority: JP
Inventors: 敬士和泉
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2001-09-27
Filing date: 2001-09-27
Publication date: 2006-10-04
Anticipated expiration: 2021-09-27
Also published as: JP2003110421A

Description

【０００１】
【発明の属する技術分野】
本発明は、分周数が変更可能な可変分周器に関する。
【０００２】
【従来の技術】
図１０は、４ビット同期ダウンカウンタを用いた従来の可変分周器１００を示した図である。可変分周器１００は、ＣＫ端子に入力されるクロックに同期して動作する。まず、入力Ｐ０〜Ｐ３に”ｎ分周−１”の２進数の値を入力する。例えば、クロックに対して５分周のパルスを出力させたいときは、入力Ｐ０〜Ｐ３に”００１０”の値をそれぞれ１ビットずつ入力する。可変分周器１００は、入力Ｐ０〜Ｐ３に入力された値をクロックに同期してカウントダウンする。そして、カウントダウンした値を出力Ｑ０〜Ｑ３から出力する。出力ＢＯは、出力Ｑ０〜Ｑ３の値が”００００”になったときにパルスを出力し、その値は入力ＬＯＡＤに入力される。
【０００３】
図１１は、可変分周器１００の動作を示すタイミングチャートである。時間ｔ１はクロックの立ち上がりから、カウントダウンされた値の出力Ｑ０〜Ｑ３からの出力、または出力ＢＯからのパルス出力までの時間である。時間ｔ２は、入力Ｐ０〜Ｐ３に”００１０”を入力する為に、可変分周器１００を構成しているフリップフロップに必要な時間（セットアップ時間）である。時間ｔｃｌｋはクロックの１周期の時間である。
【０００４】
これより、可変分周器１００の動作を保証するためには、ｔｃｌｋ＞ｔ１＋ｔ２という関係が必要である。また、可変分周器１００の動作周波数は、１／（ｔ１＋ｔ２）となる。
【０００５】
【発明が解決しようとする課題】
そのため、可変分周器１００は、その内部のカウンタ（４ビット同期ダウンカウンタ）の動作周波数１／ｔ１より、必ず動作周波数が低下する。
【０００６】
本発明の課題は、可変分周器内部のカウンタ動作周波数まで動作周波数を高め得る可変分周器を提供することである。
【０００７】
【課題を解決するための手段】
以上の課題を解決するため、請求項１記載の発明の可変分周器は、ｎ（ｎは２以上の整数）個のリングカウンタ（例えば、図１のリングカウンタ１２１〜１２４）と、クロック信号を計数して計数結果信号を出力する計数回路（例えば、図１の２ビットカウンタ１１）と、前記ｎ個のリングカウンタの出力値から、前記計数結果信号に応じたリングカウンタの出力値を選択して出力するセレクタ（例えば、図１のマルチプレクサ１４）と、を備えることを特徴としている。
【０００８】
この請求項１記載の発明によれば、リングカウンタに所望の分周あるいはデューティー比に対応した分周データを与え、計数回路の出力信号に同期して、ｎ個のリングカウンタのデータをセレクタで１つ選択し、出力することにより、所望の分周あるいはデューティー比を持ったパルス波形を生成することができる。
【０００９】
そして、この可変分周器によれば、分周データを外部から新たに入力する必要がないため、可変分周器の動作周波数が計数回路の動作周波数によって決定される。これにより、可変分周器の動作周波数を計数回路の動作周波数まで向上させ得る。
【００１０】
また、請求項２記載の発明は、請求項１記載の可変分周器において、前記計数回路はＸ（Ｘは１以上の整数）ビットカウンタであり、前記リングカウンタを２^X個備えることを特徴としている。
【００１１】
この請求項２記載の発明によれば、計数回路の出力するデータに従って、リングカウンタから分周データがセレクタに入力されるため、シリアルな波形を生成できる。
【００１２】
さらに、請求項３記載の発明は、請求項２記載の可変分周器において、前記ｎ個のリングカウンタは、前記計数回路のＭＳＢの値に応じてシフトすることを特徴としている。
【００１３】
この請求項３記載の発明によれば、リングカウンタのデータをシフトすることによって、繰り返し波形を生成できる。また、新たに分周データを入力する必要がない。
【００１４】
請求項４記載の発明は、請求項１〜３の何れかに記載の可変分周器において、前記ｎ個のリングカウンタは共にｍ（ｍは２以上の整数）段の記憶回路であって、同一データを１段毎にずらして保持していることを特徴としている。
【００１５】
この請求項４記載の発明によれば、リングカウンタを構成する記憶回路に所望の分周あるいはデューティー比に対応した分周データを与えることによって、任意の波形を生成できる。
【００１６】
また、請求項５記載の発明は、請求項４記載の可変分周器において、前記リングカウンタが保持するデータは、ａ（ａは１以上ｍ未満の整数）個連結するＨ信号と、（ｍ−ａ）個連続するＬ信号とから構成されることを特徴としている。
【００１７】
この請求項５記載の発明によれば、Ｈ信号とＬ信号を繰り返したデータを分周データとして設定することにより、異なる分周を繰り返し発生させる波形等を生成できる。
【００１８】
【発明の実施の形態】
以下、図１〜図９を参照して本発明を適用した可変分周器の、実施の形態を詳細に説明する。図１は、本発明を適用した可変分周器１である。同図において、可変分周器１は、２ビットカウンタ１１、分周データ生成部１２、４ビットＤフリップフロップ１３、マルチプレクサ１４及びＤフリップフロップ１５で構成される。
【００１９】
２ビットカウンタ１１は、フリップフロップ等で構成され、ＣＫ端子から入力されるクロックに同期して、２進数００〜１１までカウントし、その値を出力Ｑ０・Ｑ１に出力する回路である。
【００２０】
分周データ生成部１２は、リングカウンタ１２１〜１２４で構成される。各リングカウンタは、フリップフロップをリング状に接続した回路であり、例えばｎ個のフリップフロップの何れか１つが”１”の情報を保持していた場合、２ビットカウンタ１１の出力信号Ｑ１に同期して隣のフリップフロップへ”１”を移動させるように構成されている。リングカウンタ１２１〜１２４の持つ情報によって、任意の分周を設定することができる。
【００２１】
４ビットＤフリップフロップ１３は、２ビットカウンタ１１の出力信号Ｑ１に同期して、入力Ｄ０〜Ｄ３のデータを出力Ｑ０〜Ｑ３へ出力する。
【００２２】
マルチプレクサ１５は、２ビットカウンタ１１から入力される信号Ｑ０・Ｑ１に従って、入力ＤＩ０〜ＤＩ３のデータの何れかを選択して出力ＤＯへ出力する。
【００２３】
Ｄフリップフロップ１４は、クロックに同期して、入力Ｄのデータを出力Ｑへ出力する。
【００２４】
図１において、２ビットカウンタ１１にはクロックが入力ＣＫに入力され、出力Ｑ０・Ｑ１は、マルチプレクサ１４の出力Ｓ０・Ｓ１にそれぞれ入力される。また、２ビットカウンタ１１の出力Ｑ１は、リングカウンタ１２１〜１２４の制御クロックとして分周データ生成部１２に入力され、４ビットＤフリップフロップ１３にも入力される。
【００２５】
分周データ発生部１２の出力は、４ビットＤフリップフロップ１３の入力Ｄ０〜Ｄ３に入力され、当該回路の出力Ｑ０〜Ｑ３はマルチプレクサ１４の入力ＤＩ０〜ＤＩ３に入力される。マルチプレクサ１４の出力ＤＯはＤフリップフロップ１５の入力Ｄに入力され、またＤフリップフロップ１５にはクロックが入力され、クロックに同期して出力Ｑからデータが出力される。また、出力段であるＤフリップフロップ１５がクロックに同期して動作させているため、可変分周器１は同期可変分周器である。
【００２６】
図２は、可変分周器１を５分周とするための、リングカウンタ１２１〜１２４の初期値を示した図である。５分周を実現するには、リングカウンタ１２１〜１２４にそれぞれ５個のフリップフロップを設置する。すなわち、ｋ分周を実現するには、１つのリングカウンタにｋ個のフリップフロップが必要である。図２において、ＦＦ０〜ＦＦ４は５個のフリップフロップを示している。例えば、各リングカウンタのＦＦ４の初期値は、リングカウンタ１２１が”１”、リングカウンタ１２２、１２３及び１２４が”０”である。そして、図３はマルチプレクサ１４の真理値表である。
【００２７】
図４及び図５は、可変分周器１のタイミングチャートである。図２〜図５を用いて、可変分周器１の動作を説明する。図４及び図５において、ＣＫはクロック波形、Ｓ１Ｓ０は２ビットカウンタ１１の出力データ、ＤＩ０〜ＤＩ３はマルチプレクサ１４の入力データ、ＤＯはマルチプレクサ１４の出力データである。
【００２８】
サイクル１において、ＣＫの立ち上がりに同期して２ビットカウンタ１１がカウントアップし、そのデータを出力する。ここで時間ｔ１はＣＫが立ち上がってからカウントダウンされたデータが出力するまでの時間である。また、リングカウンタ１２１〜１２４の各ＦＦ４のデータは、４ビットＤフリップフロップ１３のＤ０〜Ｄ３に入力されている。
【００２９】
Ｓ１Ｓ０が”１１”になったとき、４ビットＤフリップフロップ１３が保持していたデータがＱ０〜Ｑ３より出力される。同時に、リングカウンタ１２１〜１２４内のデータもシフトするため、４ビットＤフリップフロップのＤ０〜Ｄ３には、図２に示すリングカウンタ１２１〜１２４の各ＦＦ３のデータが入力される。
【００３０】
そして、４ビットＤフリップフロップ１３のＱ０〜Ｑ３のデータのうち、Ｑ０は”１”、Ｑ１〜Ｑ３は”０”であるため、図３に示すように、Ｓ１Ｓ０が”１１”のとき、マルチプレクサ１４はＱ０の”１”データを選択して、マルチプレクサ１４のＤＩ０に入力し、ＤＯが”１”となる。ここで、時間ｔ３はマルチプレクサ１４の伝搬時間である。
【００３１】
続いてＳ１Ｓ０はカウントダウンされていくが、ＤＩ１〜ＤＩ３の持つデータが”０”であるため、ＤＯの出力は”０”となる。
【００３２】
次にサイクル６において、Ｓ１Ｓ０が”００”から”１１”へ変化し、４ビットＤフリップフロップ１３のデータがＱ０〜Ｑ３より出力される。そして、Ｑ０〜Ｑ３のデータのうち、Ｑ１は”１”、Ｑ０・Ｑ２・Ｑ３は”０”であるため、図３に示すように、Ｓ１Ｓ０が”１０”のとき、マルチプレクサ１４はＱ１の”１”データを選択してマルチプレクサ１４のＤＩ１に入力し、ＤＯが”１”となる。以下、この動作を繰り返すことにより、５分周のパルスが発生する。
【００３３】
以上より、可変分周器１の動作周波数は、（１／ｔ１）で与えられる。すなわち、可変分周器１の動作周波数は、２ビットカウンタ１１の動作周波数によって決定される。ここで時間ｔ３は、時間ｔ１やクロック周期とは無関係の時間であるため、可変分周器１の動作周波数には影響しない。また、４ビットＤフリップフロップ１３が分周データを保持し、そのデータがマルチプレクサ１４に入力されるため、従来の技術における分周データの入力のためのセットアップ時間を考慮しなくてよい。
【００３４】
次に、可変分周器１の分周数やデューティー比を変化させた場合の例を説明する。任意の分周数あるいはデューティー比を得るためには、リングカウンタ１２１〜１２４内の初期値やフリップフロップの数を変更すればよい。
【００３５】
図６は、５分周でありデューティー比が３／５のパルスを発生させるためのリングカウンタ１２１〜１２４の初期値を示している。また、図７は、図６のデータを適用したときの可変分周器１のタイミングチャートを示している。
【００３６】
図６において、リングカウンタ１２１〜１２３の各ＦＦ４は”１”、リングカウンタ１２４のＦＦ４は”０”であるため、Ｓ１Ｓ０のカウントダウンによって、ＤＯは、”１”が３回続き、その後”０”となる。
【００３７】
次に、各リングカウンタのデータはシフトされるため、Ｓ１Ｓ０のカウントダウンによって、ＤＯは”０”の後に、”１”が３回続く。このように５分周、デューティー比３／５のパルスを発生させることができる。
【００３８】
図８は、３分周・４分周を繰り返したパルスを発生させるためのリングカウンタ１２１〜１２４の初期値を示している。この場合、３分周と４分周のパルスを発生させるためには、クロックが７周期分必要となるため、リングカウンタ１２１〜１２４内に持つフリップフロップは７個必要となる。また図９は、図８のデータを適用したときの可変分周器１のタイミングチャートである。
【００３９】
図８において、リングカウンタ１２１・１２４の各ＦＦ６は”１”、その他は”０”であるため、Ｓ１Ｓ０のカウントダウンによって、ＤＯは”１”の後に”０”が２回続き、再び”１”となる。
【００４０】
次に、各リングカウンタのデータはシフトされるため、Ｓ１Ｓ０のカウントダウンによって、Ｄ０は”０”が３回続いて再び”１”となる。このように、３分周・４分周を繰り返したパルスを発生させることができる。
【００４１】
以上より、可変分周器１は、リングカウンタ１２１〜１２４の初期値やフリップフロップの数を変更することによって、任意の分周数を設定することができる。
【００４２】
またこの可変分周器によれば、分周データを外部から新たに入力する必要がないため、可変分周器の動作周波数が計数回路の動作周波数によって決定される。これにより、可変分周器の動作周波数を計数回路の動作周波数まで向上させ得る。
【００４３】
なお、本発明は、上記実施の形態の内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更可能であり、例えば、図１の分周データ生成部１２の構成において、リングカウンタ４個の場合を例として説明したが、リングカウンタの個数はこの限りではない。しかし、クロックの計数手段がＸビットカウンタの場合、リングカウンタは２^X個必要である。
【００４４】
また、分周データ生成部においては、クロックの計数手段がｎビットカウンタの場合、クロックの２ⁿ周期あたり１回シフト動作が実行可能な回路であれば、リングカウンタではなく、他の記憶回路で構わない。
【００４５】
また、ｎビットカウンタを同期型で構成した場合、同期可変分周器となり、Ｄフリップフロップ１５を省略することができる。
【００４６】
【発明の効果】
請求項１記載の発明によれば、リングカウンタに所望の分周あるいはデューティー比に対応した分周データを与え、計数回路の出力信号に同期して、ｎ個のリングカウンタのデータをセレクタで１つ選択し、出力することにより、所望の分周あるいはデューティー比を持ったパルス波形を生成することができる。
【００４７】
請求項２記載の発明によれば、計数回路の出力するデータに従って、１つのリングカウンタから分周データがセレクタに入力されるため、シリアルな波形を生成できる。
【００４８】
請求項３記載の発明によれば、リングカウンタのデータをシフトすることによって、繰り返し波形を生成できる。また、新たに分周データを入力する必要がない。
【００４９】
請求項４記載の発明によれば、リングカウンタを構成する記憶回路に所望の分周あるいはデューティー比に対応した分周データを与えることによって、任意の波形を生成できる。
【００５０】
請求項５記載の発明によれば、異なる分周を繰り返し発生させる波形等を生成できる。
【図面の簡単な説明】
【図１】本発明を適用した可変分周器のブロック図。
【図２】５分周の可変分周器を実現するための、リングカウンタの初期値表。
【図３】マルチプレクサの真理値表。
【図４】図２を適用した、可変分周器の動作を示すタイミングチャート。
【図５】図４に続く、図２を適用した、可変分周器の動作を示すタイミングチャート。
【図６】５分周でデューティー比３／５を実現するための、リングカウンタの初期値表。
【図７】図６を適用した、可変分周器の動作を示すタイミングチャート。
【図８】３分周・４分周の繰り返しを実現するための、リングカウンタの初期値表。
【図９】図８を適用した、可変分周器の動作を示すタイミングチャート。
【図１０】従来の可変分周器のブロック図。
【図１１】従来の可変分周器の動作を示すタイミングチャート。
【符号の説明】
１、１００可変分周器
１１２ビットカウンタ
１２分周データ生成部
１２１〜１２４リングカウンタ
１３４ビットＤフリップフロップ
１４マルチプレクサ
１５Ｄフリップフロップ

Claims

ｎ（ｎは２以上の整数）個のリングカウンタと、
クロック信号を計数して計数結果信号を出力する計数回路と、
前記ｎ個のリングカウンタの出力値から、前記計数結果信号に応じたリングカウンタの出力値を選択して出力するセレクタと、
を備えることを特徴とする可変分周器。
前記計数回路はＸ（Ｘは１以上の整数）ビットカウンタであり、
前記リングカウンタを２^X個備えることを特徴とする請求項１記載の可変分周器。
前記ｎ個のリングカウンタは、前記計数回路のＭＳＢの値に応じてシフトすることを特徴とする請求項２記載の可変分周器。
前記ｎ個のリングカウンタは共にｍ（ｍは２以上の整数）段の記憶回路であって、同一データを１段毎にずらして保持していることを特徴とする請求項１〜３の何れかに記載の可変分周器。
前記リングカウンタが保持するデータは、ａ（ａは１以上ｍ未満の整数）個連結するＨ信号と、（ｍ−ａ）個連続するＬ信号とから構成されることを特徴とする請求項４記載の可変分周器。