JPH04287520A - カウンタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カウンタの出力より得
られる１／Ｎ分周波形を５０％に極めて近いデューティ
比の波形として出力する回路に関する。

【０００２】

【従来の技術】従来、分周回路において出力信号のデュ
ーティ比を５０％にする場合は、所定段数の１／２分周
回路を接続して、１／２分周、１／４分周、・・・・１
／２ｎ　分周（ｎは正の整数）を行ってデューティ比が
１：１の分周出力を得ている。

【０００３】又、この１／２分周回路の組み合わせで１
／６分周回路を形成する場合のデューティ比は、例えば
図５に示すように４：２になっており、３：３のデュー
ティ比を得ることは簡単には出来ない。以下、１／６分
周のカウンタの動作を図４のカウンタ回路と図５のタイ
ムチャートにて説明する。

【０００４】図４において、１０は例えば１６進数のカ
ウンタであり、入力側にはクロック入力（ＣＬＫ）とロ
ード入力（Ｌ）および４ビットの初期設定値（　例えば
、１／６分周の場合は‘１０１０’）が加えられている
。又、出力側よりＱＡ　〜ＱＤ　の４ビットのクロック
出力（ＱＡ　は第１ビット目、ＱＢ　は第２ビット目、
ＱＣ　は第３ビット目、ＱＤ　は第４ビット目を示す）
及びキャリ出力（＊ＣＯ）を送出する。

【０００５】図５において、（ａ）はカウンタ１０のク
ロック入力、（ｂ）はクロック出力のＱＡ　、（ｃ）は
クロック出力のＱＢ　、（ｄ）はクロック出力のＱＣ　
、また（ｅ）はクロック出力のＱＤ　を示す。又、（ｆ
）はカウンタ１０のキャリ出力（＊ＣＯ）である。

【０００６】次に、図４に示すように例えばキャリ出力
（ｆ）をロードパルス（Ｌ）として取込み、更に１／６
分周比を得る為に初期設定値を‘１０１０’（１０進法
の１０に対応）　とした場合、カウンタ１０は第１０ク
ロック（以下、＃１０クロックと称す）の次の＃１１ク
ロックよりカウントを開始して＃１６クロックまで順次
に演算を進める。そして、出力ＱＡ　としてクロック入
力（ａ）の１／２分周の図５（ｂ）の信号を、出力ＱＢ
　としてクロック入力（ａ）を１／４分周した図５（ｃ
）に示す信号を出力する。同様に、出力ＱＣ　としてク
ロック入力（ａ）を１／８分周した図５（ｄ）に示す信
号を、またＱＤ　としてクロック入力（ａ）を１／１６
分周した図５（ｅ）に示す信号を出力する。そして＃１
６クロックのタイミングにおいてキャリ出力（ｆ）を送
出し、このキャリ出力（ｆ）をロードパルス（Ｌ）に加
えてカウンタ１０をカウント開始点にリセットする。そ
して再度、カウンタ１０は＃１６クロックの次の＃１１
クロックよりカウントを開始する。

【０００７】このクロック出力ＱＡ　〜ＱＤ　のデータ
列を示したのが図６である。図６において、出力ＱＡ　
を選択すればデューティ比は１：１で分周比が１／２の
波形を得ることができる。尚、出力ＱＣ　の＃１６〜＃
１５まで選択すればデューティ比は４：２で分周比が１
／６の波形を得ることができる。又、出力ＱＢ　より同
様にデューティ比は４：２で分周比が１／６の波形を得
ることができる。

【０００８】尚、カウンタ１０のキャリ出力（ｆ）をロ
ードパルス（Ｌ）に加えず、初期設定値を‘００００’
とすれば、通常の１６分周のカウンタ１０として動作す
る。図示は省略するが、この場合のカウンタ１０は＃１
クロックからカウントを開始し、＃１６クロックにおい
てカウントを終了する動作を繰り返す。そして、出力Ｑ
Ａ　としてクロック入力（ａ）を１／２分周した信号を
、なお出力ＱＢ　としてクロック入力（ａ）を１／４分
周した信号を、また出力ＱＣ　として１／８分周の信号
を、更に出力ＱＤ　として１／１６分周の信号を送出す
る。そして＃１６クロックのタイミングにおいてキャリ
出力（＊ＣＯ）を送出する。以下、同様の動作を繰り返
す。

【０００９】上記したように、通常の１／２分周のカウ
ンタを用いた場合、デューティ比を５０％に極めて近く
することは簡単にできない。又、デューティ比を５０％
に極めて近くするためには、カウンタ出力のデコード値
をロードとして取り込むことが必要となるが、分周比の
設定する度にカウンタの初期設定値やデコード値を変更
する必要が生じるようになる。

【００１０】

【発明が解決しようとする課題】従って、従来のカウン
タでは、５０％に極めて近いデューティ比を得ることは
簡単には出来ないという課題がある。

【００１１】本発明は、一つの回路で５０％に極めて近
いデューティ比の波形を得ることを目的とする。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
め本発明では、分周数Ｎ（Ｎは正の整数）を１／２する
除算部１１と、該除算部１１の１／２値と余り値を加え
る加算部１２と、前記の除算部１１の１／２値と加算部
１２の出力値とを制御信号にて選択するセレクタ部１３
と、該セレクタ部１３の出力値を設定入力としてもちい
るカウンタ部１４と、該カウンタ部１４からのキャリ出
力が送出される毎に反転するクロック出力を送出し、か
つ該クロック出力を前記セレクタ部１３の制御信号とし
て送出するクロック生成部１５とを設け、あらゆる分周
数に対してデューティ比を５０％に極めて近くしたクロ
ック出力を生成するように構成する。

【００１３】

【作用】本発明は図１に示すごとく、カウンタ部１４の
初期値を設定するにあたり、クロック生成部１５の出力
を制御線として分周比の設定を１／２したデータをセレ
クタ部１３にて選択するようにしている。

【００１４】従って、カウンタ部１４とクロック生成部
１５ではセレクタ部１３の制御により、あらゆる分周数
の設定に対してクロック入力を分周し、デューティ比を
５０％に極めて近くして出力することができる。

【００１５】

【実施例】以下、図１〜図３により本発明の実施例を詳
細に説明する。図１にカウンタの回路を、図２に分周数
が６（偶数）の場合、また図３は分周数が７（奇数）の
場合を例示する。尚、図１において、１１は除算部、１
２は加算部、１３はセレクタ部、１４はカウンタ部、１
５はクロック生成部、そして１６はインバータである。 尚、図２と図３において、（ａ）はクロック入力、（ｂ
）は除算部１１の出力、（ｃ）は加算部１２の出力、（
ｄ）はセレクタ部１３の出力であり、また、　（ｅ１）
〜　（ｅ３）はカウンタ部１４のカウント出力（ｅ１　
は第１ビット目、ｅ２　は第２ビット目、ｅ３　は第３
ビット目を示す）、（ｆ）はカウンタ部１４のキャリ出
力（＊ＣＯ）、さらに（ｇ）はクロック生成部１５のク
ロック出力である。

【００１６】分周比を１／６（以下、分周数を６として
説明する）とした場合、図２に示すように除算部１１の
出力（ｂ）は‘３’、余りは‘０’となる。加算部１２
は、除算部１１の出力（ｂ）の‘３’と余り‘０’を加
えて出力（ｃ）の‘３’をセレクタ部１３に出力する。 該セレクタ部１３は、クロック生成部１５の出力（ｇ）
にて前記の出力（ｂ）の‘３’と出力（ｃ）の‘３’が
交互に選択された出力（ｄ）を送出し、該出力（ｄ）は
カウンタ部１４のデータとして取り込まれる。尚、カウ
ンタ部１４では、予めこのキャリ出力（ｆ）をインバー
タ１５を介し負極性のロードパルス（Ｌ）として加える
ように結線されている。従って、カウンタ部１４では、
セレクタ部１３が‘３’の場合は常にクロック入力（ａ
）にて３進カウントを繰り返す。そして、クロック入力
（ａ）を３つカウントする毎に、クロック入力（ａ）の
４クロック目、７クロック目、１１クロック目・・・の
位置にキャリ出力（ｆ）を挿入する。又、カウント出力
の最初の３つのクロック間は、ｅ１　＝ｅ２　＝‘１’
、ｅ３　＝‘０’、次の３つのクロック間は、ｅ１　＝
ｅ２　＝ｅ３　＝‘０’となり、合わせて６分周の出力
となる。尚、該キャリ出力（ｆ）とクロック入力（ａ）
により、クロック生成部１５ではキャリ出力（ｆ）をク
ロック入力（ａ）にて叩いてラッチし、このキャリ出力
（ｆ）を入力するごとにトグルしてオンオフされたクロ
ック出力（ｇ）を送出する。このクロック出力（ｇ）は
セレクタ部１３に制御信号として出力される。

【００１７】次に、例えば分周数を７とした場合、図３
に示すように除算部１１の出力（ｂ）は‘３’、余りは
‘１’となる。加算部１２は、除算部１１の出力（ｂ）
の‘３’と余り‘１’を加えて出力（ｃ）の‘４’をセ
レクタ部１３に出力する。該セレクタ部１３では、クロ
ック生成部１５の出力（ｇ）にて前記の出力（ｂ）の‘
３’と出力（ｃ）の‘４’が交互に選択した出力（ｄ）
を送出し、該出力（ｄ）はカウンタ部１４のデータとし
て取り込まれる。カウンタ部１４では、該キャリ出力（
ｆ）をインバータ１５を介し負極性のロードパルス（Ｌ
）として加えられている。従ってカウンタ部１４は、セ
レクタ部１３が‘３’の場合はクロック入力（ａ）にて
３進カウントが行い、セレクタ部１３が‘４’の場合は
クロック入力（ａ）にて４進カウントが行う。なお、ク
ロック入力（ａ）を３進カウントするとクロック入力（
ａ）の４クロック目に、次にクロック入力（ａ）を４進
カウントするとクロック入力（ａ）の８クロック目の位
置にキャリ出力（ｆ）を出力する。又、カウント出力と
して最初の３つのクロック間は、ｅ１　＝ｅ２　＝‘１
’、ｅ３　＝‘０’、次の４つのクロック間は、ｅ１　
＝ｅ２　＝ｅ３　＝‘０’となり、合わせて７分周の出
力を送出する。尚、該キャリ出力（ｆ）とクロック入力
（ａ）により、クロック生成部１５ではキャリ出力（ｆ
）をクロック入力（ａ）で叩いてラッチし、このキャリ
出力（ｆ）を入力するごとにトグルしてオンオフしたク
ロック出力（ｇ）を送出する。このクロック出力（ｇ）
はセレクタ部１３に制御信号として出力される。

【００１８】

【発明の効果】以上の説明から明らかなように本発明に
よれば、クロック入力に対するあらゆる分周数の設定に
も柔軟に対応し、デューティ比が５０％に近い波形を得
ることができる。従って、カウンタ回路の性能向上に寄
与するところが大きい。

【図面の簡単な説明】

【図１】　　本発明の回路構成を示す図である。

【図２】　　本発明の回路でのタイムチャートの一例を
示す図である。

【図３】　　本発明の回路でのタイムチャートの他の例
を示す図である。

【図４】　　従来の回路構成の一実施例を示す図である
。

【図５】　　従来の一実施例回路のタイムチャートを示
す図である。

【図６】　　クロック出力のデータ列を示す図である。

【符号の説明】

１１は除算部 １２は加算部 １３はセレクタ部 １４はカウンタ部 １５はクロック生成部 １６はインバータ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　分周数Ｎ（Ｎは正の整数）を１／２す
   る除算部（１１）と、該除算部（１１）の１／２値と余
   り値を加える加算部（１２）と、前記の除算部（１１）
   の１／２値と加算部（１２）の出力値とを制御信号にて
   選択するセレクタ部（１３）と、該セレクタ部（１３）
   の出力値を設定入力としてもちいるカウンタ部（１４）
   と、該カウンタ部（１４）からのキャリ出力が送出され
   る毎に反転するクロック出力を送出し、かつ該クロック
   出力を前記セレクタ部（１３）の制御信号として送出す
   るロック生成部（１５）とを設け、あらゆる分周数に対
   してデューティ比を５０％に極めて近くしたクロック出
   力を生成することを特徴とするカウンタ。