JPH07288467A - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPH07288467A JPH07288467A JP8124394A JP8124394A JPH07288467A JP H07288467 A JPH07288467 A JP H07288467A JP 8124394 A JP8124394 A JP 8124394A JP 8124394 A JP8124394 A JP 8124394A JP H07288467 A JPH07288467 A JP H07288467A
- Authority
- JP
- Japan
- Prior art keywords
- counting
- clock
- initial value
- clock signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 (N+1/2)分周回路を実現する。
【構成】 マスタカウンタ1をクロックaにより0〜4
のカウンタとして構成し、スレーブカウンタ2を反転ク
ロックで動作させ、かつマスタカウンタ1が“2”のと
きに“0”になる0〜4カウンタとして動作させる。こ
れ等両カウンタ1,2が夫々初期値“0”を示すときデ
コーダ4,5で検出してオアゲート6でこれ等検出出力
fを導出し、クロックの2.5分周を可能とする。
のカウンタとして構成し、スレーブカウンタ2を反転ク
ロックで動作させ、かつマスタカウンタ1が“2”のと
きに“0”になる0〜4カウンタとして動作させる。こ
れ等両カウンタ1,2が夫々初期値“0”を示すときデ
コーダ4,5で検出してオアゲート6でこれ等検出出力
fを導出し、クロックの2.5分周を可能とする。
Description
【0001】
【産業上の利用分野】本発明は分周回路に関し、特にク
ロック信号をN.5(Nは正の整数)分周する分周回路
に関する。
ロック信号をN.5(Nは正の整数)分周する分周回路
に関する。
【0002】
【産業上の利用分野】分周回路としては種々の回路が提
案されており、図5に奇数(2N+1)分周回路の例を
示す。図5(A)の例は特開平4−365221号公報
に開示のものであり、クロック信号(以下単にクロック
と称す)11の立上りで動作する同相カウンタ12と、
クロック11の立下りで動作する逆相カウンタ13と、
これ等両カウンタ12,13の出力16,17を論理和
演算する2入力オアゲート14とからなり、その出力1
5に2N+1分周出力が導出される。
案されており、図5に奇数(2N+1)分周回路の例を
示す。図5(A)の例は特開平4−365221号公報
に開示のものであり、クロック信号(以下単にクロック
と称す)11の立上りで動作する同相カウンタ12と、
クロック11の立下りで動作する逆相カウンタ13と、
これ等両カウンタ12,13の出力16,17を論理和
演算する2入力オアゲート14とからなり、その出力1
5に2N+1分周出力が導出される。
【0003】尚、図5(B)に各部の動作信号波形を夫
々示しており、本例ではN=2の場合、すなわち5分周
の場合である。
々示しており、本例ではN=2の場合、すなわち5分周
の場合である。
【0004】
【発明が解決しようとする課題】この様な従来の分周回
路では、奇数分周を行うことはできるが、N+1/2分
周(N.5分周)等の小数点を含む分周は不可能であ
る。
路では、奇数分周を行うことはできるが、N+1/2分
周(N.5分周)等の小数点を含む分周は不可能であ
る。
【0005】そこで、本発明はこの様な従来のものの欠
点を排除すべくなされたものであって、その目的とする
ところは、N.5分周を可能とした分周回路を提供する
ことにある。
点を排除すべくなされたものであって、その目的とする
ところは、N.5分周を可能とした分周回路を提供する
ことにある。
【0006】
【課題を解決するための手段】本発明によれば、クロッ
ク信号をN.5(Nは正の整数)分周する分周回路であ
って、前記クロック信号を初期値α(αは0を含む正の
整数)からα+2Nまで循環的に計数する第1の計数手
段と、前記クロック信号の反転信号を初期値αから少な
くともα+2Nまで計数し前記第1の計数手段の計数内
容がα+Nに達したときに前記初期値αから再度計数を
なす第2の計数手段と、前記第1及び第2の計数手段の
各初期値αを示す出力の論理和演算をなす論理和手段と
を含むことを特徴とする分周回路が得られる。
ク信号をN.5(Nは正の整数)分周する分周回路であ
って、前記クロック信号を初期値α(αは0を含む正の
整数)からα+2Nまで循環的に計数する第1の計数手
段と、前記クロック信号の反転信号を初期値αから少な
くともα+2Nまで計数し前記第1の計数手段の計数内
容がα+Nに達したときに前記初期値αから再度計数を
なす第2の計数手段と、前記第1及び第2の計数手段の
各初期値αを示す出力の論理和演算をなす論理和手段と
を含むことを特徴とする分周回路が得られる。
【0007】
【作用】マスタカウンタによりクロックをα〜α+2N
まで循環的に計数し、この計数値がα+Nになったとき
にスレーブカウンタをαに初期セットする。このスレー
プカウンタでは、反転クロックをαから順次インクリメ
ントしつつ計数するようにする。両カウンタのαを示す
出力を論理和演算することで、クロック1周期幅のパル
ス(デューティ2/(2N+1))のN.5分周クロッ
クが得られる。
まで循環的に計数し、この計数値がα+Nになったとき
にスレーブカウンタをαに初期セットする。このスレー
プカウンタでは、反転クロックをαから順次インクリメ
ントしつつ計数するようにする。両カウンタのαを示す
出力を論理和演算することで、クロック1周期幅のパル
ス(デューティ2/(2N+1))のN.5分周クロッ
クが得られる。
【0008】
【実施例】以下、本発明の実施例について図面を用いて
説明する。
説明する。
【0009】図1は本発明の一実施例の構成を示す図で
あり、N=2の場合の2.5分周回路の例である。図1
において、マスタカウンタ1はデューティ50%のクロ
ックaを計数して0〜4の計数値を循環的に取るもので
あり、3ビット出力A〜Cを有する。この3ビット出力
A〜Cの内容はデコーダ4にて検出され,“0”,
“2”,“4”の各値が検出されるようになっている。
あり、N=2の場合の2.5分周回路の例である。図1
において、マスタカウンタ1はデューティ50%のクロ
ックaを計数して0〜4の計数値を循環的に取るもので
あり、3ビット出力A〜Cを有する。この3ビット出力
A〜Cの内容はデコーダ4にて検出され,“0”,
“2”,“4”の各値が検出されるようになっている。
【0010】デコーダ4に“4”が検出されると、デコ
ード出力dがハイレベルとなり、クロックaに同期して
外部からの初期値α(この例ではd=0)がロードされ
る様になっている。従って、マスタカウンタ1は0〜4
の計数値を循環的に取る様動作するのである。
ード出力dがハイレベルとなり、クロックaに同期して
外部からの初期値α(この例ではd=0)がロードされ
る様になっている。従って、マスタカウンタ1は0〜4
の計数値を循環的に取る様動作するのである。
【0011】スレーブカウンタ2はクロックaのインバ
ータ3による反転信号を計数してこれまた0〜4の計数
を循環的になす。このスレーブカウンタはマスタカウン
タ1の計数内容に従属して初期ロードされるようになっ
ており、マスタカウンタ1の内容が“2”になったとき
に、デコーダ4にてこれが検出(検出信号c)され、ス
レーブカウンタ2の初期値α(α=0)が反転クロック
に同期してロードされるようになっている。
ータ3による反転信号を計数してこれまた0〜4の計数
を循環的になす。このスレーブカウンタはマスタカウン
タ1の計数内容に従属して初期ロードされるようになっ
ており、マスタカウンタ1の内容が“2”になったとき
に、デコーダ4にてこれが検出(検出信号c)され、ス
レーブカウンタ2の初期値α(α=0)が反転クロック
に同期してロードされるようになっている。
【0012】両カウンタ1,2の初期値α=0を示す出
力が生成されると、デコーダ4及び5の各検出出力b,
eが2入力オアゲート6へ印加され、このオアゲート6
の出力fが2.5分周出力となって導出される。
力が生成されると、デコーダ4及び5の各検出出力b,
eが2入力オアゲート6へ印加され、このオアゲート6
の出力fが2.5分周出力となって導出される。
【0013】図2は図1の回路の各部信号波形図であ
り、図2(a)〜(f)は図1の各部信号a〜fの波形
を夫々対応して示している。これ等波形からも明らかな
如く、デューティ2/5の2.5分周クロックが(f)
に示す様に生成されることになる。
り、図2(a)〜(f)は図1の各部信号a〜fの波形
を夫々対応して示している。これ等波形からも明らかな
如く、デューティ2/5の2.5分周クロックが(f)
に示す様に生成されることになる。
【0014】図3は本発明の他の実施例の回路図であ
り、図1と同等部分は同一符号にて示している。本実施
例ではN=6の場合、すなわち6,5分周の場合であ
り、またα=3を初期値としている。
り、図1と同等部分は同一符号にて示している。本実施
例ではN=6の場合、すなわち6,5分周の場合であ
り、またα=3を初期値としている。
【0015】この場合、マスタカウンタ1及びスレーブ
カウンタ2は、α=3を初期値として、この初期値から
15まで循環的にインクリメントしつつ計数し、4ビッ
ト出力A〜Dを有するものとする。デコーダ4はα=
3,α+N=9,α+2N=15の各値を検出するもの
であり、α+2N=15が検出されたとき、クロックに
同期してマスタカウンタ1の初期値α=3のロードをな
す。従って、このマスタクロック1は初期値α=3〜α
+2N=15の間の循環的計数を行うものである。
カウンタ2は、α=3を初期値として、この初期値から
15まで循環的にインクリメントしつつ計数し、4ビッ
ト出力A〜Dを有するものとする。デコーダ4はα=
3,α+N=9,α+2N=15の各値を検出するもの
であり、α+2N=15が検出されたとき、クロックに
同期してマスタカウンタ1の初期値α=3のロードをな
す。従って、このマスタクロック1は初期値α=3〜α
+2N=15の間の循環的計数を行うものである。
【0016】スレーブカウンタ2は反転クロックを初期
値αから計数して、マスタカウンタ1の計数内容がα+
N=9になったときに、反転クロックに同期して初期値
α=3をロードするものである。
値αから計数して、マスタカウンタ1の計数内容がα+
N=9になったときに、反転クロックに同期して初期値
α=3をロードするものである。
【0017】そして、両カウンタ1,2の初期値α=3
を示す検出信号がデコーダ4,5から生成されると、こ
れ等検出出力がオアゲート6を介して導出され、6.5
分周出力が得られることになる。尚、この分周出力のク
ロックのデューティは2/13となる。
を示す検出信号がデコーダ4,5から生成されると、こ
れ等検出出力がオアゲート6を介して導出され、6.5
分周出力が得られることになる。尚、この分周出力のク
ロックのデューティは2/13となる。
【0018】図4は本発明の更に他の実施例の回路図で
あり、図3と同等部分は同一符号にて示す。本実施例で
は、図3の構成に、DFF(ディレイドフリツプフロッ
プ)7,8を夫々追加し、各カウンタ1,2の初期値α
=3を示すデコード出力を、クロック及び反転クロック
に夫々同期してこのDFF7,8に夫々ラッチし、これ
等ラッチ出力を2入力オアゲート6へ供給するようにし
ている。
あり、図3と同等部分は同一符号にて示す。本実施例で
は、図3の構成に、DFF(ディレイドフリツプフロッ
プ)7,8を夫々追加し、各カウンタ1,2の初期値α
=3を示すデコード出力を、クロック及び反転クロック
に夫々同期してこのDFF7,8に夫々ラッチし、これ
等ラッチ出力を2入力オアゲート6へ供給するようにし
ている。
【0019】こうすることにより、各デコード出力にお
いてノイズが生成して重畳しても、DFF7,8の各ラ
ッチ機能により、クロック及び反転クロックに完全に同
期した出力が得られ、信頼性を高めるという利点があ
る。
いてノイズが生成して重畳しても、DFF7,8の各ラ
ッチ機能により、クロック及び反転クロックに完全に同
期した出力が得られ、信頼性を高めるという利点があ
る。
【0020】上記各実施例においては、α及びNの値は
単に一例を夫々示すものであり、種々の変形が可能であ
ることは明らかである。
単に一例を夫々示すものであり、種々の変形が可能であ
ることは明らかである。
【0021】
【発明の効果】以上述べた如く、本発明によれば、2N
+1の奇数カウンタを2段構成としたマスタ及びスレー
ブカウンタ構成としてこれ等カウンタの初期値を示す出
力をオア論理により導出することで、簡単にN.5分周
が実現できるという効果がある。
+1の奇数カウンタを2段構成としたマスタ及びスレー
ブカウンタ構成としてこれ等カウンタの初期値を示す出
力をオア論理により導出することで、簡単にN.5分周
が実現できるという効果がある。
【図1】本発明の一実施例のブロック図である。
【図2】図1のブロックの動作を示す各部波形図であ
る。
る。
【図3】本発明の他の実施例のブロック図である。
【図4】本発明の別の実施例のブロック図である。
【図5】(A)は従来の分周回路の構成図、(B)はそ
の動作を示す波形図である。
の動作を示す波形図である。
1 マスタカウンタ 2 スレーブカウンタ 4,5 デコーダ 6 オアゲート 7,8 DFF
Claims (3)
- 【請求項1】 クロック信号をN.5(Nは正の整数)
分周する分周回路であって、前記クロック信号を初期値
α(αは0を含む正の整数)からα+2Nまで循環的に
計数する第1の計数手段と、前記クロック信号の反転信
号を初期値αから少なくともα+2Nまで計数し前記第
1の計数手段の計数内容がα+Nに達したときに前記初
期値αから再度計数をなす第2の計数手段と、前記第1
及び第2の計数手段の各初期値αを示す出力の論理和演
算をなす論理和手段とを含むことを特徴とする分周回
路。 - 【請求項2】 前記第1に分周手段は、その計数内容が
α+2Nに達したときにその計数内容として前記初期値
αをセットするよう構成されていることを特徴とする請
求項1記載の分周回路。 - 【請求項3】 前記第1及び第2の計数手段の各初期値
を示す各出力を前記クロック信号及び反転クロック信号
により夫々同期してラッチする第1及び第2のラッチ手
段を更に含み、これ等ラッチ出力を前記論理和手段の入
力とすることを特徴とする請求項1または2記載の分周
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6081243A JP2669343B2 (ja) | 1994-04-20 | 1994-04-20 | 分周回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6081243A JP2669343B2 (ja) | 1994-04-20 | 1994-04-20 | 分周回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07288467A true JPH07288467A (ja) | 1995-10-31 |
JP2669343B2 JP2669343B2 (ja) | 1997-10-27 |
Family
ID=13740984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6081243A Expired - Fee Related JP2669343B2 (ja) | 1994-04-20 | 1994-04-20 | 分周回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2669343B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03131120A (ja) * | 1989-10-16 | 1991-06-04 | Kyocera Corp | 非整数分周装置 |
JPH05347555A (ja) * | 1992-06-15 | 1993-12-27 | Fujitsu Ltd | 可変分周回路 |
-
1994
- 1994-04-20 JP JP6081243A patent/JP2669343B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03131120A (ja) * | 1989-10-16 | 1991-06-04 | Kyocera Corp | 非整数分周装置 |
JPH05347555A (ja) * | 1992-06-15 | 1993-12-27 | Fujitsu Ltd | 可変分周回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2669343B2 (ja) | 1997-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2705309B2 (ja) | 周波数ステアリング機能を有する2状態位相検波器 | |
JPH08307247A (ja) | N+1周波数分周カウンタおよび方法 | |
US3873928A (en) | Reference wave generator using logic circuitry for providing substantially sinusoidal output | |
US5384816A (en) | Frequency divider circuit | |
JP2669343B2 (ja) | 分周回路 | |
JPS62251674A (ja) | 周波数異常検出回路 | |
KR200164990Y1 (ko) | 50% 듀티의 홀수분주기 | |
JPH07162294A (ja) | パルス計数回路およびパルス切換回路 | |
JP2689539B2 (ja) | 分周器 | |
JPH0879029A (ja) | 4相クロツクパルス発生回路 | |
JPH0529924A (ja) | 9分周回路 | |
JP2692112B2 (ja) | 映像信号の判別回路 | |
JPH06216761A (ja) | 奇数分周回路およびこれを用いたフェーズロックループ回路 | |
JP2959420B2 (ja) | 位相比較回路 | |
JP2641964B2 (ja) | 分周器 | |
JPH0529925A (ja) | 11分周回路 | |
JP2958220B2 (ja) | 位相信号変換方法及び位相信号変換器 | |
KR100254893B1 (ko) | 복합신호의 분리회로 | |
JP3151865B2 (ja) | 同期検出回路 | |
JP2994882B2 (ja) | 分周回路 | |
KR930005653B1 (ko) | 클럭 가변회로 | |
JPS62227220A (ja) | 分周回路 | |
KR950010538A (ko) | 디지탈 피엘엘 기준입력 발생회로 | |
KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
JPH06224748A (ja) | 可変分周回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080704 |
|
LAPS | Cancellation because of no payment of annual fees |