KR950010538A - 디지탈 피엘엘 기준입력 발생회로 - Google Patents

디지탈 피엘엘 기준입력 발생회로 Download PDF

Info

Publication number
KR950010538A
KR950010538A KR1019930017500A KR930017500A KR950010538A KR 950010538 A KR950010538 A KR 950010538A KR 1019930017500 A KR1019930017500 A KR 1019930017500A KR 930017500 A KR930017500 A KR 930017500A KR 950010538 A KR950010538 A KR 950010538A
Authority
KR
South Korea
Prior art keywords
output
signal
flip
flop
gate
Prior art date
Application number
KR1019930017500A
Other languages
English (en)
Other versions
KR960013218B1 (ko
Inventor
고태호
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019930017500A priority Critical patent/KR960013218B1/ko
Publication of KR950010538A publication Critical patent/KR950010538A/ko
Application granted granted Critical
Publication of KR960013218B1 publication Critical patent/KR960013218B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 디지탈 오디오 인터페이스 포맷의 복조에 관한 것으로, 디지탈 오디오 인터페이스 포맷을 복조하는 장치에서는 데이타 복조를 위한 동기 클럭을 PLL을 사용하여 발생시키는데, PLL의 기준신호로서 여러 주파수 성분이 섞인 I/F 포맷을 그대로 사용하여 위상비교해서는 동기 클럭의 재생이 어렵게 된다.
따라서, 본 발명은 프래임 단위의 위상정보를 얻은 상태에서 프래임내에서 8개의 위상정보를 얻어내어 I/F 포맷 데이터의 위상을 대표하는 신호를 발생시킴으로써, 디지탈 오디오 I/F 포맷을 복조하는 장치에서 복조용 동기 클럭의 재생용 PLL에 대한 기준입력신호를 발생시키는 효과를 준다.

Description

디지탈 피엘엘 기준입력 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 디지탈 피엘엘 기준입력 발생회로도,
제2도는 제1도의 동작에 따른 각부 파형도,
제3도는 제1도의 에지 검출부(10)의 상세 회로도,
제4도는 제1도의 헤더 검출부(20)의 상세 회로도,
제5도는 제1도의 인에이블 발생부(30)의 상세 회로도,
제6도는 제1도의 위상 추출용 신호 발진부(40)의 상세 회로도.

Claims (5)

  1. 디지탈 오디오 I/F 포맷을 입력받아 그 파형의 상승에지와 하강에지를 검출하여 그에 따른 펄스 신호를출력하는 에지 검출부(10)와, 에지 검출 출력신호(b)를 입력받아 입력 I/F포맷신호에서 가장 긴 헤더 구간을 검출하는 헤더 검출부(20)와, 헤더 검출신호(c)를 기준으로 1 프레임에 포함된 데이타 변이의 수에 대응하는 위상정보를 추출하기 인에이블 제어신호를 발생시키는 인에이블 발생부(30)와, 상기 인에이블 발생부(30)로부터의 제어신호에 따라서 디지탈 오디오 I/F 포맷의 복조용동기 클럭을 재생하기 위한 위상정보 추출신호를 발생시키는 위상추출용 신호 발진부(40)와, 상기 에지 검출부(10)의 출력을 데이타로 입력받아 디지탈 오디오 I/F 포맷에 대한 위상정보를 출력하는 플립플롭(50)으로 구성되는 것을 특징으로 하는 디지탈 피엘엘 기준입력 발생회로.
  2. 제1항에 있어서, 상기 에지 검출부(10)는 플립플롭(11,12)이 연속을 종속 연결되고, 제1플립플롭(11)의 입력단(D)에 인터페이스 포맷 신호(a)가 인가되며, 상기 플립플롭(11,12)의 출력(Q)은 각기 배타적 오아 게이트(13)로 입력되도록 구성된 것을 특징으로 하는 디지탈 피엘엘 기준입력 발생회로.
  3. 제1항에 있어서, 상기 헤더 검출부(20)는 상기 에지 검출부(10)의 출력(b)이 반전기(21)을 통하여 플립플롭(22)에 입력되고, 상기 플립플롭(22)의 출력(Q)은 후단의 카운터(23,25)에 대한 로드신호(Load)로 인가되며, 상기 카운터(23,25)의 캐리출력(RCO)이 상기 에지 검출부(10)의 출력(b)와 함께 각기 앤드게이트(24,26)에서 논리조합되어 오아게이트(27)로 입력되며, 상기 에지 검출부(10)의 출력(b)과 상기 오아게이트(27)의 출력이 각긱 플립플롭(28)의 J 및 K 입력단자에 입력되고, 상기 플립플롭(28)의 출력(Q)이 다시 카운터(25)에 대한 인에이블 신호(ENA)로 피이드백되도록 구성된 것을 특징으로 하는 디지탈 피엘엘 기준입력 발생회로.
  4. 제1항에 있어서, 상기 인에이블 발생부(30)는 플립플롭(31∼34)의 출력(Q1∼Q4)과 그 반전출력(Q1'∼Q4')이 앤드 게이트(AD1∼AD22)로 피이드백되고, 상기 앤드 게이트(AD1∼AD22)의 출력은 오아 게이트(OR1∼OR6)를 통해 상기 플립플롭(31∼34)로 다시 입력되며, 상기 플립플롭(31∼34)의 출력(Q1∼Q4)이 앤드 게이트(35)를 통해 출력되도록 구성된 것을 특징으로 하는 디지탈 피엘엘 기준입력 발생회로.
  5. 제1항에 있어서, 상기 위상추출용 신호발진부(40)는 상기 인에이블 발생부(30)의 출력(d)이 플립플롭(41)을 통해 지연된 출력과 함게 배타적 오아 게이트(42)로 입력되고, 상기 배타적 오아 게이트(42)의 출력신호는 노아 게이트(43)에서 캐리신호(RCO)와 함께 논리조합되어 카운터(44)에 대한 로딩신호로 인가되고, 상기 배타적 오아 게이트(42)의 출력과 캐리신호(RCO)는 오아 게이트(45)를 통해 플립플롭(46)에 인가되며, 상기 플립플롭(46)으로부터 발진신호(e)가 출력되도록 구성된 것을 특징으로 하는 디지탈 피엘엘 기준입력 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930017500A 1993-09-02 1993-09-02 디지탈 피엘엘 기준입력 발생회로 KR960013218B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930017500A KR960013218B1 (ko) 1993-09-02 1993-09-02 디지탈 피엘엘 기준입력 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930017500A KR960013218B1 (ko) 1993-09-02 1993-09-02 디지탈 피엘엘 기준입력 발생회로

Publications (2)

Publication Number Publication Date
KR950010538A true KR950010538A (ko) 1995-04-28
KR960013218B1 KR960013218B1 (ko) 1996-10-02

Family

ID=19362717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017500A KR960013218B1 (ko) 1993-09-02 1993-09-02 디지탈 피엘엘 기준입력 발생회로

Country Status (1)

Country Link
KR (1) KR960013218B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070357A (ko) * 1997-01-07 1998-10-26 채스킨제이엘 피복된 입방정 질화 붕소(씨비엔) 다결정 초연삭재 공구

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070357A (ko) * 1997-01-07 1998-10-26 채스킨제이엘 피복된 입방정 질화 붕소(씨비엔) 다결정 초연삭재 공구

Also Published As

Publication number Publication date
KR960013218B1 (ko) 1996-10-02

Similar Documents

Publication Publication Date Title
KR910002118A (ko) 디글리처(deglicher)를 지닌 높은 해상도용 표본 클록 발생기
KR960019983A (ko) 가변 지연회로
JPH1022799A (ja) 位相検出回路
JPH11112335A (ja) 位相比較回路並びにこれを用いた位相同期ループ回路及びシリアル―パラレル変換回路
EP0897229A3 (en) Clock recovery circuit
KR950010538A (ko) 디지탈 피엘엘 기준입력 발생회로
KR960701539A (ko) 단일 단자 펄스 게이팅 회로(single-ended pulse gating circuit)
KR950035353A (ko) 위상 동기 루프용 위상 검출기
KR100212551B1 (ko) 개선된 동기 클럭 발생장치
KR930009289A (ko) 클럭 복원 회로
JP3185768B2 (ja) 周波数比較器及びこれを用いたクロック抽出回路
JP2798125B2 (ja) ディジタル信号同期化回路
JP3151865B2 (ja) 同期検出回路
KR0158660B1 (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
JPH0879029A (ja) 4相クロツクパルス発生回路
KR950016217A (ko) 클럭 신호 생성 장치
JP2655634B2 (ja) ディジタルpll回路
JP2970241B2 (ja) サンプリングクロック情報生成回路
KR0186058B1 (ko) 동기식 클럭 발생회로
JPH08321772A (ja) Pll回路
JPH04227164A (ja) 垂直同期信号分離回路
JP3440666B2 (ja) クロック抽出回路及び復号化回路
KR910000522Y1 (ko) 디지탈 입력신호의 음성 데이타신호 분리회로
JPS6174464A (ja) 垂直同期信号作成回路
KR930003905Y1 (ko) 넌-오버랩핑 2-위상 클럭 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010921

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee