JPH02148908A - 逓倍器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は逓倍器に関し、特に通信機器における信号処理
用のクロック系の逓倍器に関する。

〔従来の技術〕

従来、この種の逓倍器は、遅延回路と排他的論理和との
構成により入力周波数ｆを２ｆ、４ｆ。

８ｆと順次逓倍化し出力するのが一般的である。

第３図は従来の逓倍器の回路構成図、第４図は第３図の
回路の各部の波形図である。第３図の逓倍器は４倍の周
波数変換を行う例であり、正弦波の入力信号１１１．Ｏ
Ｖのスライスレベルを持つコンパレータ１０１、それぞ
れΔｔ１およびΔｔ２の遅延量を持つ遅延回路１０２，
１０３、排他的論理和（以下ＥＸ・ＯＲという＞１０４
，１０５から構成される。この逓倍器は、第４図に示す
ようにＥＸ−ＯＲ１０４の出力波形は、波形１１２と遅
延回路１０２でΔｔ１の遅延を受けた波形１１３とが入
力されて２倍波１１４が得られる。また、ＥＸ・０Ｒ１
０５の出力波形は、前の２倍波１１４と遅延回路１０３
でΔｔ２の遅延を受けた波形１１５とが入力されて４倍
波１１６が得られる。

〔発明が解決しようとする課題〕

上述した従来の逓倍器は、遅延回路と排他的論理和の構
成となっているので、遅延回路の遅延量Δｔ１＋Δｔ２
により出力の精度が決まる。すなわち、△ｔ１．△ｔ２
の精度が少しでもずれると順序回路であることから出力
信号波形は精度がずれた量だけジッターを含んだものに
なってしまう欠点がある。また、遅延回路は遅延線やコ
イル及びコンデンサが比較的多く使用されているので、
物理的なスペースも大きくなる欠点もある。

〔課題を解決するための手段〕

本発明の逓倍器は、アナログ信号から所定の逓倍数のデ
ィジタル信号を出力する逓倍器において、前記アナログ
信号をスライスする２個のコンパレータ回路と、前記２
個のコンパレータ出力の論理和をとる第１の論理回路と
、前記第１の論理回路の出力ならびに、この出力を反転
した出力をそれぞれ入力し、所定の微分時間を与える微
分回路と、前記微分回路出力の論理和をとる第２の論理
回路とを有する。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の回路構成図である。

第１図の実施例は十電位でスライスするコンパレータ１
、−電位でスライスするコンパレータ２、論理和回路（
以下ＯＲという）３，７、反転回路４、Δｔの時定数を
もった微分回路５．６から構成される。第２図は第１図
の回路の各部の信号の波形図である。

本実施例を主として第２図の波形図により説明する。入
力信号１１はコンパレータ１により＋■のスライス電圧
以上が出力波１２として出力され、また、コンパレータ
２により一■のスライス電圧以下が出力波１３として出
力される。ＯＲ３は、出力波１２．１３の論理和が出力
され、２倍波１４が得られる。２倍波１４は微分回路５
の時定数△ｔの間だけ出力波１６として表れ、また、反
転回路４で反転された出力波１５は微分回路６の時定数
Δｔの間だけ出力波１７として表れる。ＯＲ７は出力波
１６．１７の論理和が出力され、４倍波１８が得られる
。なお、出力波１４．１５のパルス波形の１／２を△ｔ
とすることにより４倍波１８が得られるが、Δｔの設定
により４倍波以外の出力波形を得ることもできる。また
、・この回路を適用してｎ逓倍の出力を得ることも可能
である。

〔発明の効果〕

以上説明したように本発明は、コンパレータ及び微分回
路とで構成することにより、従来のような遅延回路を使
用しないので、極めて精度の良いジッターの少ない逓倍
波形が得られる効果がある。

また、回路構成も遅延線、コイル等を使用しないために
、小型の回路により実現できる効果がある。

論理和回路、１１・・・入力波、１２．１３．１５１６
．１７・・・出力波、１４・・・２倍波、１８・・・４
倍波。

Claims (1)

【特許請求の範囲】
1. アナログ信号から所定の逓倍数のディジタル信号を出力
   する逓倍器において、前記アナログ信号をスライスする
   ２個のコンパレータ回路と、前記２個のコンパレータ出
   力の論理和をとる第１の論理回路と、前記第１の論理回
   路の出力ならびに、この出力を反転した出力をそれぞれ
   入力し、所定の微分時間を与える微分回路と、前記微分
   回路出力の論理和をとる第２の論理回路とを有すること
   を特徴とする逓倍器。