JPH0322091B2 - - Google Patents
Info
- Publication number
- JPH0322091B2 JPH0322091B2 JP27009286A JP27009286A JPH0322091B2 JP H0322091 B2 JPH0322091 B2 JP H0322091B2 JP 27009286 A JP27009286 A JP 27009286A JP 27009286 A JP27009286 A JP 27009286A JP H0322091 B2 JPH0322091 B2 JP H0322091B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay
- input signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
〔概要〕
本発明は入力信号から不要周波数成分を除去し
て所望周波数の信号を得る信号処理回路におい
て、 遅延回路として超音波遅延線或いはシフトレジ
スタを用いて構成されているために大規模になつ
てしまう従来回路の問題点を解決するため、 遅延回路を入力に対して複数個並列に共通接続
し、この遅延回路を、遅延量と入力信号の周期に
対応するタイミングをもつタイミング信号とから
一定値を発生する一定値発生回路と、入力信号と
一定値との加減算を行なう加減算回路と、加減算
回路の出力振幅を一定周期で補正して入力信号に
対する遅延信号を得る回路とにて構成したことに
より、 遅延回路に従来回路のような大規模な構成を必
要としないで所望周波数成分の信号を得るように
したものである。
て所望周波数の信号を得る信号処理回路におい
て、 遅延回路として超音波遅延線或いはシフトレジ
スタを用いて構成されているために大規模になつ
てしまう従来回路の問題点を解決するため、 遅延回路を入力に対して複数個並列に共通接続
し、この遅延回路を、遅延量と入力信号の周期に
対応するタイミングをもつタイミング信号とから
一定値を発生する一定値発生回路と、入力信号と
一定値との加減算を行なう加減算回路と、加減算
回路の出力振幅を一定周期で補正して入力信号に
対する遅延信号を得る回路とにて構成したことに
より、 遅延回路に従来回路のような大規模な構成を必
要としないで所望周波数成分の信号を得るように
したものである。
本発明は信号処理回路、特に、入力信号から所
望周波数成分の信号を取出す信号処理回路に関す
るもので、デジタルフイルタ及びアナログフイル
タ等に適用される。
望周波数成分の信号を取出す信号処理回路に関す
るもので、デジタルフイルタ及びアナログフイル
タ等に適用される。
遅延信号を得る従来回路としては、例えば超音
波遅延線等を用いたアナログ系信号処理回路、フ
リツプフロツプによるシフトレジスタ等を用いた
デジタル系信号処理回路が知られている。
波遅延線等を用いたアナログ系信号処理回路、フ
リツプフロツプによるシフトレジスタ等を用いた
デジタル系信号処理回路が知られている。
上記超音波遅延線を用いた従来回路は形状が大
きく、コンパクトに構成し得ない問題点があつ
た。
きく、コンパクトに構成し得ない問題点があつ
た。
一方、上記シフトレジスタを用いた従来回路で
は、第７図に示す如く、入力信号Viに対して例
えば遅延量（t3−t0）の信号V03を得るにはフリ
ツプフロツプを３段、同様にして、入力信号Vi
に対して例えば遅延量（t5−t0）の信号V05を得
るにはフリツプフロツプを５段夫々用いる必要が
あり、回路規模が大きくなり、このものもコンパ
クトに構成し得ない問題点があつた。
は、第７図に示す如く、入力信号Viに対して例
えば遅延量（t3−t0）の信号V03を得るにはフリ
ツプフロツプを３段、同様にして、入力信号Vi
に対して例えば遅延量（t5−t0）の信号V05を得
るにはフリツプフロツプを５段夫々用いる必要が
あり、回路規模が大きくなり、このものもコンパ
クトに構成し得ない問題点があつた。
第１図は本発明回路の原理ブロツク図を示す。
同図中、４は遅延量diと、この遅延量diを有する
時における入力信号の周期に対応するタイミング
をもつタイミング信号SC（）とから一定値αiを
発生する一定値発生回路、２は入力信号Vi（ｔ）
の1/2周期毎に、タイミング信号のタイミングに
応じた期間入力信号Vi（ｔ）から一定値αiを減算
及び入力信号Vi（ｔ）に一定値αiを加算する加減
算回路、６は加減算回路２の出力を、入力信号
Vi（ｔ）の1/2周期毎に遅延量diに応じた期間振
幅補正して入力信号Vi（ｔ）の振幅と対応した振
幅の出力信号V0（ｔ）を得る振幅補正回路であ
り、これらにて構成された遅延回路を入力に対し
て複数個並列に接続して遅延手段１０，１１，１
２とし、１３は遅延手段の出力と入力信号とを演
算して入力信号から所定周波数成分の信号を取出
す演算手段である。
同図中、４は遅延量diと、この遅延量diを有する
時における入力信号の周期に対応するタイミング
をもつタイミング信号SC（）とから一定値αiを
発生する一定値発生回路、２は入力信号Vi（ｔ）
の1/2周期毎に、タイミング信号のタイミングに
応じた期間入力信号Vi（ｔ）から一定値αiを減算
及び入力信号Vi（ｔ）に一定値αiを加算する加減
算回路、６は加減算回路２の出力を、入力信号
Vi（ｔ）の1/2周期毎に遅延量diに応じた期間振
幅補正して入力信号Vi（ｔ）の振幅と対応した振
幅の出力信号V0（ｔ）を得る振幅補正回路であ
り、これらにて構成された遅延回路を入力に対し
て複数個並列に接続して遅延手段１０，１１，１
２とし、１３は遅延手段の出力と入力信号とを演
算して入力信号から所定周波数成分の信号を取出
す演算手段である。
入力信号Vi（ｔ）に一定値αiを1/2周期毎に加
減算し、かつ、これを1/2周期毎に振幅補正する
ことにより、夫々異なる所定遅延量遅延された信
号を得る遅延回路を複数個並列に接続し、これら
の回路の各出力と入力信号とを演算することによ
り所定周波数成分の信号を得る。
減算し、かつ、これを1/2周期毎に振幅補正する
ことにより、夫々異なる所定遅延量遅延された信
号を得る遅延回路を複数個並列に接続し、これら
の回路の各出力と入力信号とを演算することによ
り所定周波数成分の信号を得る。
第２図は本発明回路の一実施例の具体的ブロツ
ク図を示す。以下、扱う信号は例えばデジタル信
号とするが、デジタル信号のままでは波形が分り
にくいのでアナログ信号波形を用いて説明する。
同図において、１０，１１，１２は夫々異なる遅
延量をもつ遅延回路で、第１図に示す如く、加減
算回路２、一定値発生回路４、振幅補正回路６に
て構成されており、入力に対し並列に設けられて
いる。入力及び各遅延回路１０，１１，１２の出
力は演算回路１３に供給され、ここで種々演算さ
れて不要周波数成分を除去されて取出される。
ク図を示す。以下、扱う信号は例えばデジタル信
号とするが、デジタル信号のままでは波形が分り
にくいのでアナログ信号波形を用いて説明する。
同図において、１０，１１，１２は夫々異なる遅
延量をもつ遅延回路で、第１図に示す如く、加減
算回路２、一定値発生回路４、振幅補正回路６に
て構成されており、入力に対し並列に設けられて
いる。入力及び各遅延回路１０，１１，１２の出
力は演算回路１３に供給され、ここで種々演算さ
れて不要周波数成分を除去されて取出される。
ここで、第２図中、遅延回路１０，１１，１２
について説明する。第３図はこれら遅延回路１個
分の回路図を示す。端子１に入来した例えば三角
波状入力信号Ｑ０〜Ｑ７（第４図Ａの実線）は加
減算回路２に供給される一方、端子３に入来した
タイミング信号SC（Ｑ）（第４図Ｃ）と逆極性の
加減算タイミング信号SC（）は加減算回路２及
び一定値発生回路４に供給される。
について説明する。第３図はこれら遅延回路１個
分の回路図を示す。端子１に入来した例えば三角
波状入力信号Ｑ０〜Ｑ７（第４図Ａの実線）は加
減算回路２に供給される一方、端子３に入来した
タイミング信号SC（Ｑ）（第４図Ｃ）と逆極性の
加減算タイミング信号SC（）は加減算回路２及
び一定値発生回路４に供給される。
タイミング信号SC（）は所望の遅延量に応じ
たタイミングを有し、一定値発生回路４に供給さ
れてここで後述の一定値αiが得られる。一定値αi
は加減算回路２に供給される。加減算回路２にお
いて、入力信号Ｑ０〜Ｑ７、一定値αiはタイミン
グ信号SC（）のタイミングに応じて加減算さ
れ、第４図Ｂの実線に示す信号Ｓ０〜Ｓ７が取出
される。即ち、タイミング信号SC（Ｑ）（第４図
Ｃ）のレベル期間減算が行なわれる一方、そのＨ
レベル期間加算が行なわれる。信号Ｓ０〜Ｓ７は
入力信号Ｑ０〜Ｑ７の最大値点及び最小値点から
遅延時間に応じた期間波形が歪む信号であり、そ
の値は、求める信号SS０〜SS７（後述）に対す
る歪の大きさを示す歪値をｘとした場合、は（Ｏ
＋ｘ）及び｛（最大値Ｍ）−ｘ｝である。
たタイミングを有し、一定値発生回路４に供給さ
れてここで後述の一定値αiが得られる。一定値αi
は加減算回路２に供給される。加減算回路２にお
いて、入力信号Ｑ０〜Ｑ７、一定値αiはタイミン
グ信号SC（）のタイミングに応じて加減算さ
れ、第４図Ｂの実線に示す信号Ｓ０〜Ｓ７が取出
される。即ち、タイミング信号SC（Ｑ）（第４図
Ｃ）のレベル期間減算が行なわれる一方、そのＨ
レベル期間加算が行なわれる。信号Ｓ０〜Ｓ７は
入力信号Ｑ０〜Ｑ７の最大値点及び最小値点から
遅延時間に応じた期間波形が歪む信号であり、そ
の値は、求める信号SS０〜SS７（後述）に対す
る歪の大きさを示す歪値をｘとした場合、は（Ｏ
＋ｘ）及び｛（最大値Ｍ）−ｘ｝である。
加減算回路２から取出されたタイミング信号
SC１（同図Ｄ）は前記所望の遅延量に応じたタ
イミングを有し、端子３に入来したタイミング信
号SC（Ｑ）（同図Ｃ）と共にタイミング信号発生
回路５に供給され、タイミング信号SC２（同図
Ｅ）とされる。
SC１（同図Ｄ）は前記所望の遅延量に応じたタ
イミングを有し、端子３に入来したタイミング信
号SC（Ｑ）（同図Ｃ）と共にタイミング信号発生
回路５に供給され、タイミング信号SC２（同図
Ｅ）とされる。
加減算回路２から取出された信号Ｓ０〜Ｓ７
（同図Ｂ）、タイミング信号発生回路５から取出さ
れたタイミング信号SC２（同図Ｅ）は振幅補正
回路６に供給され、タイミング信号SC２のタイ
ミングに従つて信号S0〜S7が種々加減算される。
即ち、信号S0〜S7はタイミング信号SC２のＬレ
ベル期間においてそのまま取出される一方、Ｈレ
ベル期間t1において｛（最大値Ｍ）−（歪値ｘ）｝の
値（同図Ｂ中破線）とされ、又、次のＨレベル期
間t2において（Ｏ＋ｘ）の値（同図Ｂ中破線）と
され、これが繰返される。
（同図Ｂ）、タイミング信号発生回路５から取出さ
れたタイミング信号SC２（同図Ｅ）は振幅補正
回路６に供給され、タイミング信号SC２のタイ
ミングに従つて信号S0〜S7が種々加減算される。
即ち、信号S0〜S7はタイミング信号SC２のＬレ
ベル期間においてそのまま取出される一方、Ｈレ
ベル期間t1において｛（最大値Ｍ）−（歪値ｘ）｝の
値（同図Ｂ中破線）とされ、又、次のＨレベル期
間t2において（Ｏ＋ｘ）の値（同図Ｂ中破線）と
され、これが繰返される。
このように、信号S0〜S7（同図Ｂ）中実線）は
振幅補正回路６においてその最大値点及び最小値
点から所定期間t1，t2の波形を破線に示す如く補
正され、信号SS０〜SS７として取出される。
振幅補正回路６においてその最大値点及び最小値
点から所定期間t1，t2の波形を破線に示す如く補
正され、信号SS０〜SS７として取出される。
信号SS０〜SS７は振幅調整回路７に供給され、
調整信号発生回路８からの信号OF（同図Ｆ）及び
信号UF（同図Ｇ）のタイミングにより最大値及び
最小値の各振幅を調整され、端子９より遅延信号
DQ０〜DQ７（同図Ａの破線）として取出され
る。信号OF，UFは調整信号発生回路８におい
て、加減算回路２から取出されるタイミング信号
SC１（同図Ｄ）のタイミングに対応して作られ
る。
調整信号発生回路８からの信号OF（同図Ｆ）及び
信号UF（同図Ｇ）のタイミングにより最大値及び
最小値の各振幅を調整され、端子９より遅延信号
DQ０〜DQ７（同図Ａの破線）として取出され
る。信号OF，UFは調整信号発生回路８におい
て、加減算回路２から取出されるタイミング信号
SC１（同図Ｄ）のタイミングに対応して作られ
る。
このように、入力信号Ｑ０〜Ｑ７（同図Ａの実
線）は一定値αiを加減算され、かつ、1/2周期毎
に遅延量diに応じた期間振幅を補正されることに
より、所定量遅延された信号DQ０〜DQ７（同
図Ｂの破線）として取出される。つまり、超音波
遅延線やシフトレジスタ等の大規模な回路を用い
ないでも、入力信号Ｑ０〜Ｑ７に一定値αiを所定
周期を以て加減算し、その後波形補正するだけで
遅延信号DQ０〜DQ７を得ることができる。
線）は一定値αiを加減算され、かつ、1/2周期毎
に遅延量diに応じた期間振幅を補正されることに
より、所定量遅延された信号DQ０〜DQ７（同
図Ｂの破線）として取出される。つまり、超音波
遅延線やシフトレジスタ等の大規模な回路を用い
ないでも、入力信号Ｑ０〜Ｑ７に一定値αiを所定
周期を以て加減算し、その後波形補正するだけで
遅延信号DQ０〜DQ７を得ることができる。
ここで、入力信号と遅延量及び周期との関係に
ついて考えてみる。第６図Ｄに示すサンプリング
タイミング（第３図中、調整信号発生回路８のク
ロツクCKと同一のもの）による例えば第６図Ａ
〜Ｃの実線に示す入力信号波形について、その
夫々の遅延後の波形を考える。例えば第６図Ａに
おいて、入力信号をVi（ｔ）、その波高値をV0、
遅延時間をd1、周期をT1、遅延後の信号をVd1
（ｔ−di）とすると、 Vd1（ｔ−di） ＝Vi（ｔ）−｛±Vi／Ti／２）｝・d1 となる。一般に、 Vdi（ｔ−di） ＝Vi（ｔ）−｛±vi／（Ti／２）｝・d1 ＝Vi（ｔ）±2vi・（di／Ti） となる。ここに、2vi・（d1／Ti）≡αiとおくと、 Vd1（ｔ−di） ＝Vi（ｔ）±αi (1) となる。αiは前述の一定値であり、第３図中加減
算回路２において入力信号に加算、或いは入力信
号から減算する値である。
ついて考えてみる。第６図Ｄに示すサンプリング
タイミング（第３図中、調整信号発生回路８のク
ロツクCKと同一のもの）による例えば第６図Ａ
〜Ｃの実線に示す入力信号波形について、その
夫々の遅延後の波形を考える。例えば第６図Ａに
おいて、入力信号をVi（ｔ）、その波高値をV0、
遅延時間をd1、周期をT1、遅延後の信号をVd1
（ｔ−di）とすると、 Vd1（ｔ−di） ＝Vi（ｔ）−｛±Vi／Ti／２）｝・d1 となる。一般に、 Vdi（ｔ−di） ＝Vi（ｔ）−｛±vi／（Ti／２）｝・d1 ＝Vi（ｔ）±2vi・（di／Ti） となる。ここに、2vi・（d1／Ti）≡αiとおくと、 Vd1（ｔ−di） ＝Vi（ｔ）±αi (1) となる。αiは前述の一定値であり、第３図中加減
算回路２において入力信号に加算、或いは入力信
号から減算する値である。
第６図Ｂ，Ｃに示す入力信号V2（ｔ），V3（ｔ）
についても上記(1)式を適用でき、夫々の遅延時間
d2，d3に応じた遅延信号Vd2（ｔ−d2），Vd3（ｔ−
d3）を得ることができる。
についても上記(1)式を適用でき、夫々の遅延時間
d2，d3に応じた遅延信号Vd2（ｔ−d2），Vd3（ｔ−
d3）を得ることができる。
上記(1)式において、一定値αiを一定とおいた場
合、入力信号Vi（ｔ）の周期Tiが変化したとする
と（第６図Ａ〜Ｃに示す各入力信号V1（ｔ），V2
（ｔ），V3（ｔ））、 αi＝2vi・（di／Ti） のうち、viは一定であり、周期Ti及び遅延時間di
が夫々比例して変化することになる。
合、入力信号Vi（ｔ）の周期Tiが変化したとする
と（第６図Ａ〜Ｃに示す各入力信号V1（ｔ），V2
（ｔ），V3（ｔ））、 αi＝2vi・（di／Ti） のうち、viは一定であり、周期Ti及び遅延時間di
が夫々比例して変化することになる。
即ち、第６図Ａ〜Ｃにおいて、一定値αiとおく
と、入力信号Vi（ｔ）の周期（Ti）に応じた遅延
時間diをもつ出力信号Vdi（ｔ−di）を得ることが
できる。従つて、周波数の異なつた入力信号をそ
の周波数に対応した遅延量を以て遅延せしめる
際、従来の回路ではシフトレジスタの段数を変更
したり、又は、クロツク周波数を変更しなければ
ならなかつたが、本発明ではこのような操作を全
く必要としない。
と、入力信号Vi（ｔ）の周期（Ti）に応じた遅延
時間diをもつ出力信号Vdi（ｔ−di）を得ることが
できる。従つて、周波数の異なつた入力信号をそ
の周波数に対応した遅延量を以て遅延せしめる
際、従来の回路ではシフトレジスタの段数を変更
したり、又は、クロツク周波数を変更しなければ
ならなかつたが、本発明ではこのような操作を全
く必要としない。
第２図に示すブロツク図に戻る。遅延回路１
０，１１，１２の各遅延量dx，dy，dzは第３図
中、一定値発生回路４の一定値αiの値を夫々設定
して作られる。この場合、第３図中、信号SC
（Ｑ），SC（）は共通で、一定値発生回路４のエ
クスクルシブオアゲートのＨレベル入力、Ｌレベ
ル入力の端子の組合せを変更するだけで種々のαi
を得ることができる。入力信号Ｘ（第５図）は遅
延回路１０で遅延量dxを以て遅延されて信号ａ
（第５図）とされ、遅延回路１１で遅延量dyを以
て遅延されて信号ｂ（第５図）とされ、遅延回路
１２で遅延量dzを以て遅延されて信号ｃ（第５図）
とされる。
０，１１，１２の各遅延量dx，dy，dzは第３図
中、一定値発生回路４の一定値αiの値を夫々設定
して作られる。この場合、第３図中、信号SC
（Ｑ），SC（）は共通で、一定値発生回路４のエ
クスクルシブオアゲートのＨレベル入力、Ｌレベ
ル入力の端子の組合せを変更するだけで種々のαi
を得ることができる。入力信号Ｘ（第５図）は遅
延回路１０で遅延量dxを以て遅延されて信号ａ
（第５図）とされ、遅延回路１１で遅延量dyを以
て遅延されて信号ｂ（第５図）とされ、遅延回路
１２で遅延量dzを以て遅延されて信号ｃ（第５図）
とされる。
信号ａ，ｂは演算回路１３の加算器１４，1/2
減衰器１５に供給されて演算されて信号ｅ（第５
図）とされ、信号ｃ及び入力信号Ｘは演算回路１
３の加算器１６、1/2減衰器１７に供給されて演
算されて信号ｆ（第５図）とされる。信号ｅ，ｆ
は加算器１８、1/2減衰器１９に供給されて演算
されて信号Ｙとされ、出力される。
減衰器１５に供給されて演算されて信号ｅ（第５
図）とされ、信号ｃ及び入力信号Ｘは演算回路１
３の加算器１６、1/2減衰器１７に供給されて演
算されて信号ｆ（第５図）とされる。信号ｅ，ｆ
は加算器１８、1/2減衰器１９に供給されて演算
されて信号Ｙとされ、出力される。
三角波入力信号Ｘはその性質から、一般に、
Ｘ（ｔ）＝A1cosω0t＋A3cos3ω0t
＋A5cos5ω0t＋…
なる奇数倍の高調波成分を含む。本発明では、入
力信号Ｘは不要周波数成分である高調波を除去さ
れ、略正弦波状の出力信号Ｙとして取出される。
この場合、遅延回路１０，１１，１２の各遅延量
は入力信号の周波数に応じて可変され、除去する
周波数は入力信号の周波数に追従し、入力信号の
周波数特性に応じた周波数特性を有する出力信号
を得ることができる。
力信号Ｘは不要周波数成分である高調波を除去さ
れ、略正弦波状の出力信号Ｙとして取出される。
この場合、遅延回路１０，１１，１２の各遅延量
は入力信号の周波数に応じて可変され、除去する
周波数は入力信号の周波数に追従し、入力信号の
周波数特性に応じた周波数特性を有する出力信号
を得ることができる。
なお、遅延回路の段数は上記実施例のように３
段に限定されるものではなく、得ようとする周波
数特性に応じて適宜設定する。
段に限定されるものではなく、得ようとする周波
数特性に応じて適宜設定する。
本発明回路によれば、入力信号を一定値と加減
算し、その後これを振幅補正する遅延回路を並列
に接続するだけで所定周波数信号を得ることがで
き、これにより、遅延回路として超音波遅延線や
シフトレジスタ等を用いた従来回路に比して回路
を簡単に、安価に構成し得、特に、入力信号の周
波数に追従した周波数特性をもつた信号を得るこ
とができるので、例えばシフトレジスタの段数又
はクロツク周波数を変更する等の操作を全く必要
としないで所定周波数信号を得ることができる等
の特長を有する。
算し、その後これを振幅補正する遅延回路を並列
に接続するだけで所定周波数信号を得ることがで
き、これにより、遅延回路として超音波遅延線や
シフトレジスタ等を用いた従来回路に比して回路
を簡単に、安価に構成し得、特に、入力信号の周
波数に追従した周波数特性をもつた信号を得るこ
とができるので、例えばシフトレジスタの段数又
はクロツク周波数を変更する等の操作を全く必要
としないで所定周波数信号を得ることができる等
の特長を有する。
第１図は本発明回路の原理ブロツク図、第２図
は本発明回路の具体的ブロツク図、第３図は本発
明回路の一実施例の要部の回路図、第４図は第３
図に示す回路の信号のタイミングチヤート、第５
図は第２図に示すブロツク図の信号タイミングチ
ヤート、第６図は入力信号と遅延量及び周期との
関係を示す図、第７図はシフトレジスタの段数を
説明する図である。 図において、１は信号入力端子、２は加減算回
路、３はタイミング信号入力端子、４は一定値発
生回路、５はタイミング信号発生回路、６は振幅
補正回路、７は振幅調整回路、８は調整信号発生
回路、９は出力端子、１０，１１，１２は遅延回
路、１３は演算回路、１４，１６，１８は加算
器、１５，１７，１９は1/2減衰器である。
は本発明回路の具体的ブロツク図、第３図は本発
明回路の一実施例の要部の回路図、第４図は第３
図に示す回路の信号のタイミングチヤート、第５
図は第２図に示すブロツク図の信号タイミングチ
ヤート、第６図は入力信号と遅延量及び周期との
関係を示す図、第７図はシフトレジスタの段数を
説明する図である。 図において、１は信号入力端子、２は加減算回
路、３はタイミング信号入力端子、４は一定値発
生回路、５はタイミング信号発生回路、６は振幅
補正回路、７は振幅調整回路、８は調整信号発生
回路、９は出力端子、１０，１１，１２は遅延回
路、１３は演算回路、１４，１６，１８は加算
器、１５，１７，１９は1/2減衰器である。
Claims (1)
- 【特許請求の範囲】 １ 入力に対して複数個並列に共通接続された遅
延手段１０，１１，１２と、 該遅延手段１０，１１，１２の出力と入力信号
Vi（ｔ）とを演算して該入力信号Vi（ｔ）から所
定周波数成分の信号を取出す演算手段１３とを有
する信号処理回路であつて、 上記遅延手段は、該遅延量diと、該遅延量diを
有する時における上記入力信号の周期に対応する
タイミングをもつタイミング信号SC（）とから
一定値αiを発生する一定値発生回路４と、 上記入力信号Vi（ｔ）の1/2周期毎に該タイミ
ング信号SC（）のタイミングに応じた期間上記
入力信号Vi（ｔ）から上記一定値αiを減算及び上
記入力信号Vi（ｔ）に上記一定値αiを加算した信
号を出力する加減算回路２と、 該加減算回路２の出力を、上記入力信号Vi
（ｔ）の1/2周期毎に上記遅延量diに応じた期間振
幅補正して上記入力信号Vi（ｔ）の振幅と対応し
た振幅の出力信号V0（ｔ）を得る振幅補正回路６
とを具備することを特徴とする信号処理回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27009286A JPS63123210A (ja) | 1986-11-13 | 1986-11-13 | 信号処理回路 |
| US07/119,451 US4811260A (en) | 1986-11-13 | 1987-11-10 | Signal processing circuit |
| EP87402560A EP0268532B1 (en) | 1986-11-13 | 1987-11-12 | Signal processing circuit |
| DE3751088T DE3751088T2 (de) | 1986-11-13 | 1987-11-12 | Signalverarbeitungseinrichtung. |
| KR1019870012814A KR900008364B1 (ko) | 1986-11-13 | 1987-11-13 | 신호 처리 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27009286A JPS63123210A (ja) | 1986-11-13 | 1986-11-13 | 信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63123210A JPS63123210A (ja) | 1988-05-27 |
| JPH0322091B2 true JPH0322091B2 (ja) | 1991-03-26 |
Family
ID=17481417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27009286A Granted JPS63123210A (ja) | 1986-11-13 | 1986-11-13 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63123210A (ja) |
-
1986
- 1986-11-13 JP JP27009286A patent/JPS63123210A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63123210A (ja) | 1988-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1655838B1 (en) | Linearity corrector using filter products | |
| EP1583243B1 (en) | Linearity compensation by harmonic cancellation | |
| US6430220B1 (en) | Distortion reduction method and apparatus for linearization of digital pulse width modulation by efficient calculation | |
| US8217820B2 (en) | Using multi-level pulse width modulated signal for real time noise cancellation | |
| JP2003329514A (ja) | ノックセンサ信号処理装置及びその設計方法 | |
| JPH0322091B2 (ja) | ||
| JPH0322090B2 (ja) | ||
| US8531223B2 (en) | Signal generator | |
| JPH0322093B2 (ja) | ||
| JPH0322092B2 (ja) | ||
| US6768434B1 (en) | High speed x/sine(x) correction circuit | |
| JPH0743957B2 (ja) | サンプル・ホールド回路 | |
| JPH0710411Y2 (ja) | 信号発生器 | |
| SU1642409A1 (ru) | Измеритель нелинейных искажений | |
| JPS6057104B2 (ja) | ドリフト補償特性を有する積分器 | |
| JPH039385Y2 (ja) | ||
| JPH03242024A (ja) | Ｄ／ａ変換方法 | |
| JPH0313124A (ja) | Ｄ／ａ変換器 | |
| JPH02148908A (ja) | 逓倍器 | |
| JPH05327511A (ja) | デジタル／アナログ変換器 | |
| JPS6063676A (ja) | 離散フ−リエ変換装置 | |
| JPH01282916A (ja) | フィルタ装置 | |
| JPH05145422A (ja) | パルス変調方式およびｄ／ａ変換装置 | |
| JPH04324765A (ja) | エッジ急峻化回路 | |
| JPH0391313A (ja) | 電力系統の事故電流測定用ディジタルフィルタ |