CN1134109C - 锁相环频率合成器 - Google Patents

锁相环频率合成器 Download PDF

Info

Publication number
CN1134109C
CN1134109C CNB981195075A CN98119507A CN1134109C CN 1134109 C CN1134109 C CN 1134109C CN B981195075 A CNB981195075 A CN B981195075A CN 98119507 A CN98119507 A CN 98119507A CN 1134109 C CN1134109 C CN 1134109C
Authority
CN
China
Prior art keywords
frequency
output
controlled oscillator
voltage controlled
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981195075A
Other languages
English (en)
Other versions
CN1215258A (zh
Inventor
�йȲ���
中谷俊文
ʷ
足立寿史
小杉裕昭
斋藤佑二
平野俊介
־
春木宏志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9252420A external-priority patent/JPH1198012A/ja
Priority claimed from JP9259103A external-priority patent/JPH1198050A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1215258A publication Critical patent/CN1215258A/zh
Application granted granted Critical
Publication of CN1134109C publication Critical patent/CN1134109C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/10—Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明以简单构成提供一种基准信号频率大于外输出频率间隔的高速PLL频率分成器。压控振荡器输出的n次谐波经带通滤波器后，在可调分频器被M分频；相位比较器比较可调分频器的输出信号相位与基准信号相位；由环路滤波器平滑相位比较器的输出，其输出控制压控振荡器的输出；压控振荡器输出信号的基波传经另一带通滤波器后向外输出。此时，基准信号频率是压控振荡器输出信号基波频率，即频率间隔的n倍。

Description

锁相环频率合成器
本发明涉及用于便携式电话之类的PLL(锁相环)频率合成器，更具体涉及能实现高速频率切换的PLL频率合成器。
PLL频率合成器是这样一种电路，它使用反馈环路达到与某一基准频率信号在频率和相位上同步，并通过倍频该基准频率信号或把该基准频率信号与另一基准频率信号组合产生目标频率信号。
通常，在PLL频率合成器中，反馈向外部输出的压控振荡器的基波，从而该外部输出的频率间隔与基准信号频率一致。其中，频率间隔例如是相邻频道之间的频率间隔。图5表示已有技术的PLL频率合成器的一个例子。图中，501表示相位比较器，502表示环路滤波器，503表示压控振荡器，504表示可调分频器。相位比较器501比较基准信号的相位与可调分频器504的输出相位。环路滤波器502平滑相位比较器501的输出。压控振荡器503根据环路滤波器502输出的控制信号，改变输出频率。可调分频器504分频压控振荡器503输出的基波频率。
在图5所示的PLL频率合成器的情况下，当环路滤波器502的截止频率提高时，压控振荡器501输出的频率切换时间缩短。
为了抑制基准泄漏(即，基准信号泄漏至外输出中的现象)，或为了某些目的，必须把环路滤波器的截止频率设定成低于基准信号频率。另一方面，外输出的频率间隔取决于使用PLL频率合成器的系统。因而，在具有图5所示构成的PLL频率合成器中，也确定了基准信号频率。于是，PLL频率合成器速度的提高受到限制。
本发明是为解决上述已有技术的PLL频率合成器的问题而构思的，其目的在于提供一种高速PLL频率合成器，其中，通过简单构成使基准信号频率可大于外输出频率间隔。
为了解决上述问题，本发明的PLL频率合成器其构成是反馈压控振荡器输出信号的n次谐波。用这种构成，基准信号的频率是外输出频率间隔(即压控振荡器基波频率)的n倍。由此，环路滤波器截止频率的上限增大相应量。结果，与已有技术相比，可缩短频率切换时间。
图1是表示本发明实施例1构成的框图。
图2是表示可调分频器中，频率与可分频的最低输入功率关系的曲线。
图3是用于分频本发明实施例1的PLL频率合成器的输出频率及用于输出该分频信号的构成框图。
图4是表示本发明实施例1的PLL频率合成器中压控振荡器输出信号相位噪声、分频器输出信号相位噪声和期望的相邻频道的相位噪声间关系的曲线图。
图5表示已有技术的PLL频率合成器一个例子的构成框图。
下文将参照附图叙述本发明的实施例。
图1表示本发明实施例1的PLL频率合成器的构成。在图1中，101表示相位比较器，102表示环路滤波器，103表示压控振荡器，104表示可调分频器，105和106表示带通滤波器。
带通滤波器105允许压控振荡器103输出信号的n次谐波通过。带通滤波器105的输出频率在分频器104被M分频。设压控振荡器103输出信号的基波频率为f0，则其n次谐波频率表示为nf0，可调分频器的输出频率表示为nf0/M。频率为nf0/M的信号输入至相位比较器101。相位比较器101比较可调分频器104的输出信号相位与基准信号相位。由环路滤波器102平滑相位比较器101的输出。环路滤波器102的输出控制压控振荡器103的输出。带通滤波器106允许压控振荡器103输出信号的基波通过使之向外输出。设基波信号频率为fr，外输出频率(即压控振荡器103输出信号的基波)为f0，则两者具有下述关系：
     f0＝(M/n)·fr                            (1)
同时，当分频系数M改变，f0的频率间隔以Δf表示时，频率fr表示为：
     fr＝n·Δf                               (2)
环路滤波器的截止频率必须低于fr。在已有技术例子中，频率fr上限为Δf。所以，在本实施例中，频率fr的极限可增加至n·Δf。
如上所述，本实施例的PLL频率合成器的基准信号频率是外输出频率间隔(压控振荡器103的基波)的n倍。所以，可使用截止频率高相应量的环路滤波器。于是，缩短了频率切换时间。即，可提高PLL频率合成器的速度。
PLL频率合成器中，在与输出信号频率相隔输出信号频率间隔及其整数倍的频率上，会发生寄生现象。当应用本实施例构成时，寄生现象发生在与输出信号频率相隔输出信号频率间隔n倍及其整数倍的频率上。于是，对于外输出频率，寄生现象发生在比已有技术的频率相隔更远的频率中，从而可容易地通过环路滤波器减少寄生现象。
在图1的构成中，可用允许压控振荡器103输出信号的n次谐波通过的高通滤波器，或选择放大压控振荡器103输出信号的n次谐波的放大器代替带通滤波器105。可以用允许压控振荡器103输出信号基波通过的低通滤波器，或选择放大压控振荡器103输出信号基波的放大器代替带通滤波器106。
如图2所示设置可调分频器104的输入功率特性中，可分频的最低输入功率，以此代替带通滤波器105的配置。在这种情况下，在压控振荡器103输出信号基波频率处，可调分频器104可分频的最小输入功率大于压控振荡器103的输出功率，而在压控振荡器103输出信号n次谐波频率处，则小于压控振荡器103的输出功率。因而，可调分频器104对压控振荡器103输出的n次谐波工作，而对其基波不工作。
如说明本实施例另一例子的图3所示，压控振荡器的输出频率分频后再向外输出。在图3中，301表示相位比较器，302表示环路滤波器，303表示压控振荡器，304表示可调分频器，305和306表示带通滤波器，307表示分频器。其中，压控振荡器303的输出基波频率表示为Lf0。
带通滤波器305允许压控振荡器303输出信号的n次谐波通过。在可调分频器304，带通滤波器305的输出频率被M分频。可调分频器304的输出信号相位与基准信号的相位在相位比较器301比较。环路滤波器302平滑相位比较器301的输出。环路滤波器302的输出控制压控振荡器303的输出。带通滤波器306允许压控振荡器303输出信号的基波通过。带通滤波器306的输出频率在分频器307L分频，然后向外输出。结果，基准信号的频率fr L倍频，使PLL频率合成器的速度增加相应数量。
此外，图3的构成可减小相位噪声。图4表示基波频率为Lf0时，压控振荡器303的输出信号相位噪声，分频器307输出信号的相位噪声及期望相邻频道相位噪声的极限。在压控振荡器输出基波频率为f0时，相位噪声以虚线表示。图4表示分频器的分频系数为4的情况。分频的结果，相位噪声约减小12dB。因而，外输出的相邻频道相位噪声低于希望的极限值。于是增强了相邻频道间的隔离性能。
在本实施例中，在反馈环中利用压控振荡器输出信号的n次谐波并把基准信号频率设定成大于外输出的频率间隔，由此，增大了PLL频率合成器的频率切换速度。也可用下述构成代替上述构成：从n倍频压控振荡器输出信号基波的倍频器提供输入信号至可调分频器。在这种情况下，在倍频器中进行n倍频的信号输入可调分频器，可调分频器以和上述实施例中使用n次谐波时相同的方式工作。因而，基准信号的频率可大于向外输出的频率间隔。在这种情况下，由于设置倍频器，电路变得稍微复杂，但可增加PLL频率合成器的速度。
如上所述，根据本发明，由于分频压控振荡器n次谐波并加以反馈，基准信号频率为向外输出的频率间隔(即压控振荡器基波频率)的n倍。因而，可以简单构成增加环路滤波器的带宽。结果，缩短了PLL频率合成器的频率切换时间并获得显著效果。

Claims (2)

1.一种PLL频率合成器，其特征在于包括：由控制信号控制其输出的压控振荡器；分频所述压控振荡器输出信号的n次谐波的可调分频器；比较基准信号相位与所述可调分频器输出相位的相位比较器；环路滤波器，平滑所述相位比较器的输出以输出经平滑的输出信号作为所述压控振荡器的控制信号；所述基准信号的频率是外输出的频率间隔，即所述压控振荡器输出信号基波频率的n倍；
其中，在所述可调分频器中，所述压控振荡器输出信号n次谐波分量频率处的最小可分频输入功率小于所述压控振荡器输出信号基波频率处的最小可分频输入功率。
2.如权利要求1所述的PLL频率合成器，其特征在于，向所述可调分频器提供的所述压控振荡器输出信号基波频率的功率小于该频率最小可分频输入功率。
CNB981195075A 1997-09-17 1998-09-16 锁相环频率合成器 Expired - Fee Related CN1134109C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP252420/1997 1997-09-17
JP252420/97 1997-09-17
JP9252420A JPH1198012A (ja) 1997-09-17 1997-09-17 Ｐｌｌ周波数シンセサイザ
JP259103/1997 1997-09-24
JP9259103A JPH1198050A (ja) 1997-09-24 1997-09-24 無線回路
JP259103/97 1997-09-24

Publications (2)

Publication Number Publication Date
CN1215258A CN1215258A (zh) 1999-04-28
CN1134109C true CN1134109C (zh) 2004-01-07

Family

ID=26540708

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981195075A Expired - Fee Related CN1134109C (zh) 1997-09-17 1998-09-16 锁相环频率合成器

Country Status (3)

Country Link
US (1) US6441692B1 (zh)
EP (1) EP0903860A1 (zh)
CN (1) CN1134109C (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6763474B1 (en) * 2000-08-03 2004-07-13 International Business Machines Corporation System for synchronizing nodes in a heterogeneous computer system by using multistage frequency synthesizer to dynamically adjust clock frequency of the nodes
US6968159B2 (en) * 2001-02-26 2005-11-22 Mitsubishi Denki Kabushiki Kaisha Frequency converter and communication device
US7881413B2 (en) 2001-03-02 2011-02-01 Adc Telecommunications, Inc. Digital PLL with conditional holdover
US6664827B2 (en) * 2001-03-02 2003-12-16 Adc Telecommunications, Inc. Direct digital synthesizer phase locked loop
WO2004102786A2 (en) * 2003-05-19 2004-11-25 Koninklijke Philips Electronics N.V. Oscillator with harmonic output
JP3840468B2 (ja) * 2003-09-29 2006-11-01 松下電器産業株式会社 Ｐｌｌ周波数シンセサイザ
US7038507B2 (en) * 2003-11-14 2006-05-02 Teledyne Technologies Incorporated Frequency synthesizer having PLL with an analog phase detector
CN1300946C (zh) * 2003-11-27 2007-02-14 中国科学院半导体研究所 锁相环频率合成器
US7747237B2 (en) * 2004-04-09 2010-06-29 Skyworks Solutions, Inc. High agility frequency synthesizer phase-locked loop
DE102004063935A1 (de) * 2004-07-01 2006-03-30 Krohne Meßtechnik GmbH & Co KG Frequenzsynthesizer und Verfahren zum Betrieb eines Frequenzsynthesizers
US7541849B2 (en) * 2005-08-09 2009-06-02 Seiko Epson Corporation Phase locked circuit
US7733588B1 (en) * 2006-01-04 2010-06-08 Marvell International Ltd. Repetitive feed-forward algorithm for self-servo-write PLL
NO324467B1 (no) * 2006-03-30 2007-10-22 Norspace As Faselast oscillator
WO2008047763A1 (fr) * 2006-10-17 2008-04-24 Mitsubishi Electric Corporation Oscillateur, dispositif émetteur/récepteur et synthétiseur de fréquences
US7605667B2 (en) 2007-04-26 2009-10-20 Mediatek Inc. Frequency synthesizer with a harmonic locked phase/frequency detector
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US7737793B1 (en) 2007-09-27 2010-06-15 Marvell International Ltd. Calibrating control loops
US7570122B2 (en) * 2007-12-22 2009-08-04 Broadcom Corporation Low voltage LOGEN
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
CN102694556B (zh) * 2012-05-22 2014-08-13 成都九华圆通科技发展有限公司 低功耗、高相位噪声指标超短波接收机第二本振电路
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
TR201904854T4 (tr) * 2015-04-15 2019-04-22 Mitsubishi Electric Corp Birleştirici.
CN107994899A (zh) * 2017-12-28 2018-05-04 安徽华东光电技术研究所 有效利用压控振荡器输出频率的系统及其方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662287A (en) * 1971-02-24 1972-05-09 Us Navy Voltage controlled oscillator multiplier
DE2812158A1 (de) * 1978-03-20 1979-09-27 Licentia Gmbh Oszillator nach dem pll-prinzip
JPH0797745B2 (ja) * 1987-07-28 1995-10-18 日立電子株式会社 位相同期回路
AU653366B2 (en) 1990-09-28 1994-09-29 Hospital For Joint Diseases Method for inhibiting the infectivity of human immunodeficiency virus
US5140284A (en) * 1991-02-20 1992-08-18 Telefonaktiebolaget L M Ericsson Broad band frequency synthesizer for quick frequency retuning
JPH05327493A (ja) * 1992-05-15 1993-12-10 Sony Corp Ｐｌｌシンセサイザ
EP0691746A1 (en) * 1993-03-18 1996-01-10 Kabushiki Kaisha Toshiba Frequency synthesizer
JPH07183804A (ja) 1993-12-24 1995-07-21 Toshiba Corp 周波数シンセサイザ
GB2291551B (en) * 1994-06-24 1998-03-18 Roscoe C Williams Limited Electronic viewing aid
JPH08307262A (ja) * 1995-05-09 1996-11-22 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
JP3256422B2 (ja) * 1995-10-23 2002-02-12 日本電気株式会社 周波数シンセサイザ

Also Published As

Publication number Publication date
US6441692B1 (en) 2002-08-27
EP0903860A1 (en) 1999-03-24
CN1215258A (zh) 1999-04-28

Similar Documents

Publication Publication Date Title
CN1134109C (zh) 锁相环频率合成器
KR960001074B1 (ko) 분수 n음성 합성 장치와 이를 사용한 무선 전송기 및 음성 신호 합성 방법
US5259007A (en) Phase locked loop frequency synthesizer
US5093632A (en) Latched accumulator fractional n synthesis with residual error reduction
CA2125443C (en) Digitally controlled fractional frequency synthesizer
CN1202042A (zh) 环路状态受控的多频带锁相环频率合成器
JPH08228150A (ja) 周波数合成装置
KR970013772A (ko) 주파수 합성기
JP3516590B2 (ja) プレスケーラとその後に続くプログラマブルカウンタを有する周波数分割器、および対応するプレスケーラならびに周波数合成器
US6239660B1 (en) Step-controlled frequency synthesizer
US20110234274A1 (en) Semiconductor device
JP6366523B2 (ja) 周波数シンセサイザ
JP3425976B2 (ja) 周波数変換回路
JP2018007097A (ja) シンセサイザ回路
CN105610437A (zh) 一种快速宽带跳频源模块的环路滤波装置
US5977838A (en) High-speed phase-locked loop circuit
US11043955B2 (en) PLL circuit
RU2602991C1 (ru) Быстродействующий синтезатор частот
JP3797791B2 (ja) Ｐｌｌシンセサイザ発振器
JPH07336217A (ja) 信号処理回路
JP2892886B2 (ja) 周波数シンセサイザ
JPH1198012A (ja) Ｐｌｌ周波数シンセサイザ
JPH07154252A (ja) 位相同期回路
KR100734556B1 (ko) 마이크로파 광대역 능동 주파수 분주기
GB2099645A (en) Frequency synthesisers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee