DE60125299T2

DE60125299T2 - Frequenzsynthesizer und Verfahren zur Frequenzsynthese mit geringem Rauschen

Info

Publication number: DE60125299T2
Application number: DE60125299T
Authority: DE
Inventors: Fabrice Jovenin; Dominique Brunel; Z. Wang
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 2000-09-29
Filing date: 2001-09-25
Publication date: 2007-10-04
Anticipated expiration: 2021-09-26
Also published as: EP1193878B1; US6703901B2; US20020113658A1; JP4900753B2; JP2002185320A; DE60125299D1; EP1193878A1

Description

Technischer Bereich
Diese Erfindung betrifft einen Frequenzsynthesizer und ein Verfahren zur Frequenzsynthese mit geringem Rauschen.
Sie betrifft insbesondere einen Frequenzsynthesizer, dessen Ausgangsfrequenz mit ganzzahligen oder Bruchwerten angepasst werden kann.
Ein solcher Frequenzsynthesizer kann in verschiedenen radioelektrischen Schaltungstypen eingesetzt werden, und insbesondere in Empfangs- und/oder Sendestufen dieser Schaltungen. Der Frequenzsynthesizer der Erfindung kann beispielsweise in schnurlosen Fernsprechausrüstungen wie in Mobilofonen verwendet werden.
Alter Stand der Technik
Die beigefügten 1 und 2 zeigen respektive einen Frequenzsynthesizer; anpassbar mit ganzzahligen Werten, und einen Frequenzsynthesizer, anpassbar mit Bruchwerten. Unter einem mit Bruchwerten anpassbaren Frequenzsynthesizer versteht man einen Frequenzsynthesizer, dessen Frequenz mit vielfachen Ganzzahlen oder Brüchen einer Referenzfrequenz angepasst werden kann. Derartige Vorrichtungen sind an sich bekannt und veranschaulicht, beispielsweise in den Schriften (1), (2) und (3), auf die am Ende der Beschreibung genau verwiesen wird.
1 zeigt die Grundstruktur eines Frequenzsynthesizers, der um eine Phasenverriegelungsschleife 10 angeordnet ist. Die Phasenverriegelungsschleife enthält hauptsächlich einen in der Spannung gesteuerten Oszillator 12, einen Frequenzteiler 14, einen Phase-Frequenz-Vergleicher 16 und einen Schleifenfilter 18.
Der in der Spannung gesteuerte Oszillator 12, im folgenden Text auch „VCO-Oszillator" bezeichnet, gibt ein Ausgangssignal aus, dessen Frequenz unter Berücksichtigung einer an seinem Eingang angelegten Steuerspannung erhöht oder vermindert sein kann. Diese Steuerspannung wird von dem Phase-Frequenz-Vergleicher 16 ausgegeben, der über den Schleifenfilter 18 mit dem Eingang des Oszillators VCO 12 verbunden ist.
Der Phase-Frequenz-Vergleicher 16 vergleicht die Frequenz (oder die Phase) eines von dem Frequenzteiler ausgegebenen Signals 14 mit der Frequenz eines Referenzsignals, im Beispiel der Figur von einer Quarzvorrichtung 20 ausgegeben. Wenn die Frequenz des von dem Frequenzteiler ausgegebenen Signals unter dem des Referenzsignals liegt, gibt der Phase-Frequenz-Vergleicher zusammen mit dem Schleifenfilter 18 eine Spannung zur Steuerung der Erhöhung der Frequenz des Oszillators VCO 12 ab. Und umgekehrt wird die Frequenz des Oszillators VCO vermindert, wenn die Frequenz des von dem Frequenzteiler ausgegebenen Signals über dem des Referenzsignals liegt.
Der Frequenzteiler 14 ist eine um eine bestimmte Anzahl von Flip-Flops angeordnete Vorrichtung, und er kann folglich die Frequenz des Signals des Oszillators VCO 12 nur durch ganzzahlige Werte teilen. Das Teilungsverhältnis, anpassbar mit ganzzahligen Werten, ist eine Ganzzahl, bezeichnet N. Ein Anpassungseingang, gezeigt mit einem Pfeil 22, ermöglicht die Festlegung des Werts N.
Die Frequenz des Oszillators VCO, bezeichnet Fvco, ist folglich:
F_VCO=N·F_ref, wobei Fref die Frequenz des von der Quarzvorrichtung 20 ausgegebenen Referenzsignals ist.
Man beobachtet, dass eine Änderung des Werts des Teilungsverhältnisses N (ganzzahlig) um eine Einheit eine Variation gleich F_ref der Frequenz des Oszillators VCO bewirkt. Somit ist es nicht möglich, die Frequenz des Oszillators VCO 12 mit einer Auflösung über F_ref anzupassen. Aber in dem Maße, in dem die Frequenz des Referenzsignals relativ hoch ist, kann sich diese Auflösung als sehr unzureichend erweisen.
Eine weitaus feinere Anpassung der Frequenz des Ausgangssignals der Schleife 10, d.h. der Frequenz des vom VCO-Oszillator 12 ausgegebenen Signals, kann mit einem Frequenzsynthesizer entsprechend 2 oder dem in der Patentschrift US 5,867,068 beschriebenen Typ erhalten werden.
Der Frequenzsynthesizer der 2 enthält eine Phasenverriegelungsschleife 10 mit denselben Elementen wie denen der Schleife 10 der 1.
Der Frequenzteiler 14 dagegen weist nicht nur einen Anpassungseingang 22 für die Festlegung des Werts N des Teilungsverhältnisses auf, sondern auch einen Umschalteingang 24 zum Umschalten des Teilungsverhältnisses zwischen zwei oder mehreren aufeinander folgenden Werten um den Wert N. Im Beispiel der 2 ermöglicht der Umschalteingang 24 des Frequenzteilers 14 das Umschalten des Teilungsverhältnisses zwischen zwei Werten, die N und N+1 sind.
Der Umschalteingang 24 ist mit einem Sigma-Delta-Modulator 30 und genauer mit einer Klemme 32 für den Rückhalt des Überflusses (overflow) dieses Modulators verbunden.
Der Sigma-Delta-Modulator 30, der im Beispiel der Figur ein digitaler Modulator der Größenordnung 1 mit einem Wortaddierer 31 ist, weist einen ersten digitalen Eingang 34 für eine Anpassungsvorgabe auf, bezeichnet K. Die Anpassungsvorgabe wird zu einem digitalen Wert addiert, ausgegeben von einem Schieberegister 36 des Modulators. Das Register 36 wird von dem Ausgangssignal des Frequenzteilers 14 getaktet und erhält den Ausgang des Wortaddierers 31. Er ist mit einem zweiten digitalen Eingang 38 des Addierers verbunden. Wenn die Summe der Anpassungsvorgabe und des Registerausgangs 36 unter der digitalen Kapazität des Addierers 31 liegt, nimmt der Rückhalt des Überlaufs den logischen Wert von beispielsweise 0 an. Wenn dagegen die Summe über der Kapazität von Addierer 31 liegt, nimmt der Rückhalt den zusätzlichen logischen Wert, in diesem Fall 1 an.
Der Frequenzteiler 14 ist vorgesehen, um eine Teilung der Frequenzen mit einem ersten Teilungsverhältnis auszuführen, wenn sein Umschalteingang 24 den ersten logischen Zustand erhält, und um eine Teilung mit einem zweiten Teilungsverhältnis, ungleich +/-1, auszuführen, wenn der Eingang 24 den zweiten Zustand der Umschaltung erhält.
Im beschriebenen Beispiel ist das Teilungsverhältnis für einen logischen Zustand 0 gleich N und für einen logischen Zustand 1 gleich N+1.
Obwohl das Teilungsverhältnis des Frequenzteilers jederzeit eine Ganzzahl ist, ermöglicht die wiederholte Umschaltung des Verhältnisses zwischen N und N+1 den Erhalt eines durchschnittlichen Teilungsverhältnisses als Ergebnis, das zwischen diesen zwei Werten enthalten ist, d.h. ein nicht ganzzahliges Verhältnis.
Genauer gesagt hat man:
In dieses Ausdrücken T_N und T_N+1 sind respektive die Perioden enthalten, während denen das Teilungsverhältnis gleich N und N+1 ist.
Wenn man davon ausgeht, dass die Anpassungsvorgabe K, die auf den ersten Eingang 34 des Sigma-Delta-Modulators angewendet wird, über L Bits codiert ist, und dass die Höchstkapazität des Addierers 2^L-1 ist kann man eine Bruchkomponente des Teilungsverhältnisses definieren gleich
Die Bruchkomponente
wird im folgenden Text auch k bezeichnet.
Man hat:
Für schwache Werte der Anpassungsvorgabe (K≅0) liegt die Ausgangsfrequenz im Bereich von F_ref·(N), und für starke Werte der Anpassungsvorgabe (K≅2^L) liegt die Ausgangsfrequenz im Bereich von F_ref·(N+1).
Es ist somit möglich, die Frequenz der Phasenverriegelungsschleife mit der Wahl des Teilungsverhältnisses N, am Anpassungseingang 22 des Frequenzteilers 14 angewendet, und mit der Wahl der Anpassungsvorgabe K, am Sigma-Delta-Modulator angewendet, ständig zwischen zwei festgelegten Werten anzupassen.
Die Spektralanalyse des Ausgangs eines Frequenzsynthesizers zeigt unter Verwendung einer Phasenverriegelungsschleife entsprechend 2 eine Verteilung der Rauschkomponenten um eine Mittellinie entsprechend der Frequenz F_voo. Das Rauschen liegt den verschiedenen Schaltungen der Phasenverriegelungsschleife sowie dem des Sigma-Delta-Modulator zugrunde.
Wie in der bereits erwähnten Schrift (3) vermerkt ist es möglich, den Sigma-Delta-Modulator mit einer Stufe wie in 2 dargestellt durch einen Sigma-Delta-Modulator mit mehreren Stufen in Kaskade, und insbesondere durch einen Sigma-Delta-Modulator mit zwei Stufen auszutauschen. Ein Sigma-Delta-Modulator mit zwei Stufen (der Größenordnung 2) ermöglicht tatsächlich eine bessere Formatierung der Frequenzaufteilung des Rauschens, indem mindestens ein Teil des Rauschen nach hohen Frequenzen verschoben wird. Dieses Phänomen, verstärkt durch die Multiplikation der Stufen, wird „noise shaping" (Formatierung des Rauschens) bezeichnet.
Die Antragstellerin wies allerdings auf eine andere Rauschquelle hin, die in sekundären Störlinien zum Ausdruck kommt. Diese treten insbesondere bei manchen Werte der Anpassungsvorgabe K auf.
Beschreibung der Erfindung
Wie zuvor gezeigt wechselt man für den Erhalt eines durchschnittlichen Teilungsverhältnisses mit einer Bruchkomponente das Teilungsverhältnis des Frequenzteilers mit ganzzahligen Teilungsverhältnissen auf zwischen zwei oder mehrere ganzzahlige, allgemein aufeinander folgende Werten. Bei einem durchschnittlichen Teilungsverhältnis von N+k, wobei k für die Bruchkomponente und N für die Ganzzahlkomponente steht, kann eine Umschaltung, beispielsweise zwischen N und N+1, gemacht werden.
Dabei erweist es sich, dass wenn N+k benachbart zu N oder N+1 ist, d.h. wenn die Bruchkomponente k nahe 0 oder 1 ist, einer der Werte des ganzzahligen Teilungsverhältnisses (N oder N+1) in dem Umschaltsatz weitgehend prävalent in Bezug auf den anderen wird. Zur Veranschaulichung ist, wenn k benachbart zu 0 ist, wenn also N+k≅N, das Teilungsverhältnis N bei der Umschaltung häufig, während das Verhältnis N+1 selten vorhanden ist.
Die Antragstellerin unterstrich die Tatsache, dass die häufige Wiederholung eines selben ganzzahligen Teilungsverhältnisses zu Lasten eines oder mehrerer anderer seltener angewendeten ganzzahligen Teilungsverhältnissen auch ein Rauschen verursacht, das mit Störlinien in der Spektralempfindlichkeit des Frequenzsynthesizers zum Ausdruck kommt.
Ziel der Erfindung ist es insbesondere, Rauschen, das der übermäßigen Wiederholung mancher Teilungsverhältnisse zugrunde liegt, zu vermeiden.
Um dieses Ziel zu erreichen schlägt die Erfindung einen Frequenzsynthesizer vor, der mit einer Phasenverriegelungsschleife versehen ist und mit:

– einem ersten Frequenzteiler mit ganzzahligen Teilungsverhältnissen, angeschlossen zwischen einem in der Spannung VCO gesteuerten Oszillator und einem Phase-Frequenz-Vergleicher PFD,
– einem Sigma-Delta-Modulator, angeschlossen an den ersten Frequenzteiler zum Umschalten des Teilungsverhältnisses des Frequenzteilers zwischen einer Serie mit mindestens zwei ganzzahligen Werten, um ein durchschnittliches Teilungsverhältnis als Ergebnis einer Bruchkomponente zu erhalten, wobei der Modulator mindestens einen Eingang hat und dazu in der Lage ist, eine Anpassungsvorgabe der Bruchkomponente zu erhalten.

Dieser Synthesizer zeichnet sich durch die Tatsache aus, dass er außerdem enthält:

– mindestens einen zweiten Frequenzteiler mit festem Bruchteilungsverhältnis, angeschlossen zwischen dem in der Spannung VCO gesteuerten Oszillator und dem Frequenzteiler mit ganzzahligen Teilungsverhältnissen, und
– Mittel für die Aktivierung des Teilers mit Bruchteilungsverhältnis, wenn die Bruchkomponente (k) des durchschnittlichen Teilungsverhältnisses in mindestens einem bestimmten Wertebereich enthalten ist, und für die Änderung der Anpassungsvorgabe der Bruchkomponente des Sigma-Delta-Modulators. Um ein globalen Teilungsverhältnisses des besagten ersten und zweiten Frequenzteilers gleich dem durchschnittlichen Teilungsverhältnis zu erhalten, das man ohne Änderung der Anpassungsvorgabe und indem man den zweiten Frequenzteiler inaktiv lässt, erhalten würde.

Der Erhalt eines bestimmten Teilungsverhältnisses wird tatsächlich von der Wahl der ganzzahligen Teilungsverhältnisse vorgegeben, zwischen denen der Teiler mit ganzzahligen Teilungsverhältnissen umschalten kann, und der Wahl mit einer Anpassungsvorgabe der Bruchkomponente. Diese wirkt auf den Sigma-Delta-Modulator ein und gibt die mehr oder weniger wiederkehrenden Zyklen der Umschaltung zwischen den ganzzahligen Werte vor. Dies ist mit Synthesizern nach dem alten Stand der Technik und im Synthesizer nach der Erfindung der Fall, wenn der Teiler mit Bruchteilungsverhältnis nicht aktiviert ist. Man erhält in diesem Fall ein bestimmtes Teilungsverhältnis, welches das bereits erwähnte durchschnittliche Verhältnis ist.
Mit der Aktivierung des Teilers mit Bruchteilungsverhältnis wird das von dem Teiler mit ganzzahligen Verhältnissen und dem Teiler mit Bruchverhältnis erhaltene globale Teilungsverhältnis somit grundsätzlich verändert, da eine zusätzliche Teilungsstufe auf das Signal einwirkt.
Allerdings ermöglicht, wie weiter oben gezeigt, eine geeignete Änderung der Anpassungsvorgabe und eventuell der ganzzahligen Teilungswerte, zwischen denen man eine Umschaltung ausführt, die Beibehaltung des globalen Teilungsverhältnisses gleich dem durchschnittlichen Teilungsverhältnis wie weiter oben erwähnt.
Die Änderung der Anpassungsvorgabe ermöglicht es dann, die Wiederholungszyklen der ganzzahligen Teilungsverhältnisse zu ändern und somit in dem Antwortspektrum die Störlinien zu entfernen.
In einer besonderen Ausführungsform der Erfindung, in der das Bruchteilungsverhältnis 1+ε ist, kann der von der Bruchkomponente (k) festgelegte Wertebereich, für den der Teiler mit Bruchteilungsverhältnissen aktiviert ist, Werte k wie 0<k<ε/2 und 1-ε/2<k<1 mit ε wie 0<ε<1 enthalten.
Allgemein kann man davon ausgehen, dass der Frequenzteiler mit Bruchteilungsverhältnis vorzugsweise aktiviert wird, wenn die Bruchkomponente im Bereich von 0 oder von 1 ist, und im gegenteiligen Fall deaktiviert wird. Beispielsweise die Wertebereiche der Bruchkomponenten k wie 0<k<0,25 und wie 0,75<k<1 können Aktivierungsbereichen des Frequenzteilers mit Bruchteilungsverhältnis entsprechen. Dieses Beispiel entspricht ε=0,5.
Die Aktivierung des Frequenzteilers mit Bruchteilungsverhältnis ermöglicht es wie weiter oben gezeigt, die Bruchkomponente des durchschnittlichen Teilungsverhältnisses zu ändern, die von dem Frequenzteiler mit ganzzahligen Teilungsverhältnissen in Verbindung mit dem Sigma-Delta-Modulator erhalten werden muss.
Wenn, um auf das zuvor gegebene Beispiel zurückzukommen, man eine zusätzliche Teilung durch 1,5 durchführt, kommt dies dem gleich, der Bruchkomponente des gewünschten durchschnittlichen Teilungsverhältnisses 0,5 hinzuzufügen.
Somit, wenn man voraussetzt, dass 0<k<0,25, hat man: N+k=N-1+0,5+k'
In diesem Ausdruck ist die neue Bruchkomponente k' wie 0,25≤k'≤0,75.
Ebenso, wenn man voraussetzt, dass 0,75<k<1, hat man: N+k=N+0,5+k'mit k' wie 0,25≤k'≤0,75.
Anders gesagt ermöglicht k', die neue Bruchkomponente, von dem Frequenzteiler mit ganzzahligen Teilungsverhältnissen in Verbindung mit dem Sigma-Delta-Modulator erzeugt werden muss, einen ausgeglicheneren Wechsel zwischen den Teilungsverhältnissen, beispielsweise N-1, N und N+1, oder N-1 und N. Dies ermöglicht es, die Störlinien zu vermeiden.
Gemäß einer Verbesserung der Erfindung kann der Synthesizer außerdem Mittel für die Festlegung auf 1 des Bitwerts mit dem geringsten Stellenwert der auf den Sigma-Delta-Modulator angewendeten Anpassungsvorgabe enthalten.
Tatsächlich hat die Antragstellerin ein zweites Phänomen festgestellt, gemäß dem die regelmäßige Wiederholung der logischen Werte in kurzen Mustern, beispielsweise 110011001100 etc., eine kleine Anzahl von Störlinien verursacht. Die Amplitude dieser Linien ist dann relativ groß. Dieses Phänomen tritt ein, wenn der Wert der Anpassungsvorgabe K gerade ist.
Wenn der Wert der Anpassungsvorgabe K dagegen ungerade ist, bleibt die Wiederholung des Muster gewiss regelmäßig, aber die Muster werden sehr lange. Die Energie des Rauschens wird dann über eine große Anzahl von Störlinien geringer Amplitude verteilt, was einem Kontinuum ähnelt. Die Amplitude der einzeln genommenen Linien ist allerdings sehr gering, damit sie im Rauschen der anderen Schaltungsteile des Frequenzsynthesizer untergehen.
Genauer gesagt kann der Wert der Frequenz der Störfrequenzen mit folgender Relation bestimmt werden:
In diesem Ausdruck steht F_spur für die Rücklauffrequenz der Störlinien, und M zeigt an, wie oft es möglich ist, die über L Bits codierte Zahl K durch 2 zu teilen, und 0 zeigt den Rang des Sigma-Delta-Modulators an.
Die Tatsache, den Bitwert der Anpassungsvorgabe mit dem geringsten Stellenwert auf 1 festzulegen, kommt dem gleich, ihn ungerade zu machen. Dies ermöglicht die Verteilung der Rauschenergie über ein Frequenzkontinuum. Für jede dieser einzeln genommenen Frequenzen ist die Rauschamplitude folglich sehr gering. Außerhalb der mittleren Oszillationsfrequenz erscheint dann keinerlei Störlinie im Frequenzempfindlichkeitsspektrum.
Streng genommen bewirkt die Änderung des Bits mit dem geringsten Stellenwert eine Änderung des vom Anwender gewünschten Vorgabewerts K und folglich eine Änderung der Oszillationsfrequenz der Phasenverriegelungsschleife. Allerdings bleibt ein dem Sigma-Delta-Modulator effektiv bereitgestellter fehlerhafter Vorgabewert begrenzt auf 1/2^L, und er verursacht eine nicht wahrnehmbare Änderung der Frequenz. Zur Veranschaulichung beträgt bei einer Codierung über 24 Bits (L=24) der Fehler 1/2²⁴.
(<10^-7).
Die Erfindung betrifft auch ein Frequenzsyntheseverfahren mit einem Synthesizer mit Phasenverriegelungsschleife und:

– einem ersten Frequenzteiler mit ganzzahligen Teilungsverhältnissen, angeschlossen zwischen einem in der Spannung VCO gesteuerten Oszillator und einem Phase-Frequenz-Vergleicher PFD,
– einem Sigma-Delta-Modulator, angeschlossen an den ersten Frequenzteiler zum Umschalten des Teilungsverhältnisses des ersten Frequenzteilers zwischen einer Serie mit mindestens zwei ganzzahligen Werten, um ein durchschnittliches Teilungsverhältnis als Ergebnis einer Bruchkomponente zu erhalten, wobei der Modulator einen Eingang für eine Anpassungsvorgabe der Bruchkomponente aufweist, und
– mindestens einem zweiten Frequenzteiler mit festem Bruchteilungsverhältnis, angeschlossen zwischen dem in der Spannung VCO gesteuerten Oszillator und dem Frequenzteiler mit ganzzahligem Teilungsverhältnis.

Gemäß dem Verfahren aktiviert man den besagten ersten Frequenzteiler mit Bruchteilungsverhältnis, wenn die Bruchkomponente (k) des Teilungsverhältnisses in mindestens einem bestimmten Wertebereich enthalten ist, und man ändert entsprechend die Anpassungsvorgabe der Bruchkomponente des Sigma-Delta-Modulators, um ein globales Teilungsverhältnis des erste und zweite Teilers gleich einem durchschnittlichen Teilungsverhältnis unter ermangelnder Änderung der besagten Anpassungsvorgabe zu erhalten, wenn der zweite Frequenzteiler inaktiv ist.
Die Erfindung betrifft auch einen Frequenzumsetzer mit einem Mischer mit einem ersten Eingang, der an eine Signalquelle angeschlossen sein kann, die ein Signal mit einer zu wandelnden Frequenz ausgibt. Der Umsetzer enthält außerdem eine Signalquelle mit einer Referenzfrequenz, verbunden mit einem zweiten Eingang des Mischers. Gemäß der Erfindung enthält die Signalquelle mit einer Referenzfrequenz einen Frequenzsynthesizer wie weiter oben beschrieben. Ein solcher Frequenzumsetzer kann insbesondere in einem Mobilofon verwendet werden.
Anderen Merkmale und Vorzüge der Erfindung werden aus folgender Beschreibung bezüglich der Figuren der beigefügten Zeichnungen ersichtlich. Diese Beschreibung dient allein der Veranschaulichung, sie ist nicht erschöpfend.
Kurze Beschreibung der Figuren
1, schon beschrieben, ist ein vereinfachtes Prinzipschema eines bekannten Frequenzsynthesizers mit diskreter Frequenzanpassung.
2, schon beschrieben, ist ein vereinfachtes Prinzipschema eines bekannten Frequenzsynthesizers mit kontinuierlicher Frequenzanpassung.
3 ist ein vereinfachtes Schema eines Frequenzsynthesizers entsprechend der Erfindung.
4 ist ein Schema, das eine besondere Herstellung eines Sigma-Delta-Modulators für einen Frequenzsynthesizer entsprechend 3 zeigt.
5 ist eine schematische Darstellung eines Frequenzteilers mit festem Bruchteilungsverhältnis, verwendet in dem Frequenzsynthesizer der 3.
6 ist ein Chronogramm, das die Funktionsweise des Frequenzteilers mit festem Bruchteilungsverhältnis der 5 zeigt.
7 ist eine schematische Darstellung eines Frequenzumsetzers unter Verwendung eines Frequenzsynthesizers entsprechend der Erfindung.
Detaillierte Beschreibung von Umsetzungsformen der Erfindung.
Die Elemente der hiernach beschriebenen Figuren, die identisch, similär oder äquivalent zu entsprechenden Elementen der zuvor beschriebenen Figuren sind, haben dieselben Verweisnummern und keine weitere Detailbeschreibung.
3 zeigt einen Frequenzsynthesizer, angeordnet um eine Phasenverriegelungsschleife 10, mit einem Oszillator 12 mit gesteuerter Spannung, einem Frequenzteiler 14, einem Frequenzphasenvergleicher 16 und einem Tiefpassfilter 18.
Der Frequenzteiler 14 ist ein dazu fähiger programmierbarer Teiler, die Frequenz eines Signals, die eine Ganzzahl auf ihn anwendet, zu teilen. Er ist mit einem dafür bestimmten Rechner 40 des Teilungsverhältnisses verbunden, ein Teilungsverhältnis, bezeichnet N, unter Berücksichtigung eines von einem Sigma-Delta-Modulator 30 ausgegebenen Signals zu steuern.
Genauer gesagt ist der Rechner 40, gesteuert von dem Sigma-Delta-Modulator, dazu fähig, eine Umschaltung des Teilungsverhältnisses zwischen zwei oder mehreren aufeinander folgenden ganzzahligen Werten (oder nicht) zu steuern, um als Ergebnis das Teilungsverhältnis einer Bruchkomponente zu erhalten. Dieses Verhältnis wird „durchschnittliches" Verhältnis bezeichnet.
Ein zusätzlicher Frequenzteiler 100 ist zwischen dem in der Spannung gesteuerten Oszillator 12 (VCO) und dem Frequenzteiler 14 mit ganzzahligen Teilungsverhältnissen angeschlossen. Der zusätzliche Frequenzteiler 100 ist allerdings ein Frequenzteiler mit einem festen Bruchteilungsverhältnis. Im beschriebenen Beispiel beträgt das feste Teilungsverhältnis 1,5. Dies entspricht bezüglich der vorangehenden Beschreibung einem Wert von ε=0,5. Somit kann der zusätzliche Teiler entweder die Frequenz des Signals, das er erhält, durch 1,5 teilen (d.h. 1+ε), wenn er aktiviert ist, oder das Signal unverändert durchlassen, wenn er nicht aktiviert ist. In diesem Fall ist die Teilung gewissermaßen eine Teilung durch 1. Es muss darauf hingewiesen werden, dass der Teiler 100 mit einem Teiler mit einem anderen Bruchverhältnis oder durch eine Serie von zwei oder mehreren Bruchteilern, die nacheinander angeschlossen sind, ausgetauscht werden kann.
Die Bruchkomponente k des durchschnittlichen Teilungsverhältnisses, vom Teiler 14 mit ganzzahligen Teilungsverhältnissen in Verbindung dem Sigma-Delta-Modulator bereitgestellt, ist über folgende Relation mit der Anpassungsvorgabe K verbunden:
Man erinnert daran, dass L die Anzahl an Bits ist, über die die Vorgabe K codiert ist.
Es sind eine Schaltungsstufe oder ein nicht dargestellter Rechner vorgesehen, um unter Berücksichtigung der gewünschten Oszillationsfrequenz die Ganzzahlkomponente N und die Bruchkomponente k des durchschnittlichen Teilungsverhältnisses festzulegen. Eine solche Stufe wird auch in Vorrichtungen nach dem Stand der Technik verwendet und ist nicht Teil des Frequenzsynthesizers.
Die Werte N und k (oder K) werden an einen Rechner 120 übertragen, der für die Prüfung vorgesehen ist, ob k nicht zu nahe an den Werten 0 oder 1 ist, d.h. ob K nicht zu nahe an den Werten 0 oder 2^L ist. Im gezeigten Beispiel geht man davon aus, dass k nicht zu nahe an 0 oder 1 ist, wenn folgende Relation geprüft wurde: 0,25≤k≤0,75, d.h. ε/2≤k≤1-ε/2 (mit ε=0,5).
Der Rechner 120 ist mit dem Sigma-Delta-Modulator 30 und mit dem Rechner für die Teilungsverhältnisse 40 verbunden, wie bereits bezüglich 3 erwähnt. Er überträgt ihnen neue Werte N' und K' (oder k').
Nachstehende Tabelle I ermöglicht eine allgemeine Zusammenfassung der Regeln für die Aufstellung der Werte N' und K' unter Berücksichtigung des Werts von k. Tabelle I
In der Tabelle kann man beobachten, dass N' nicht mehr unbedingt ein ganzzahliger Wert ist, wobei N ganzzahlig war. Hierbei muss darauf hingewiesen werden, dass es mit einem binären Codierungssatz möglich ist, den Ausdruck von N' in einen ganzzahligen digitalen Wert zurückzuführen.
Der Rechner für die Teilungsverhältnisse 40 ist mit dem Teiler 14 mit ganzzahligen Teilungsverhältnissen verbunden, um eine Folge von ganzzahligen Teilungsverhältnissen vorzugeben, abhängig von dem vom Sigma-Delta-Umsetzer der zuvor beschriebenen Art erhaltenen Signal.
Und wenn der Sigma-Delta-Umsetzer die neue Anpassungsvorgabe erhält, kann er eine Sequenz ganzzahliger Teilungsverhältnisse des Teilers 14 steuern, in dem keinerlei übermäßige Wiederholung eines (ganzzahligen) Teilungsverhältnisses stattfindet.
Die ganzzahligen Teilungsverhältnisse wechseln beispielsweise zwischen den Werten P und P+1 oder gemäß einer Variante auch zwischen den Werten P-1, P, P+1 und P+2. Im folgenden Text kann man sich diesbezüglich auf Tabelle II beziehen.
Die Teilungsverhältnisse P-1, P, P+1 und P+2 werden im Rechner 40 aufgestellt, unter Berücksichtigung des Ausgangs des Sigma-Delta-Modulators und unter Berücksichtigung des ganzzahligen Teils von N', d.h. unter Berücksichtigung von N.
Der Rechner für die Teilungsverhältnisse 40 steuert auch die Aktivierung oder nicht des Teilers 100 mit Bruchteilungsverhältnis. In einem besondere Fall, in dem N ein (beispielsweise über 6 Bits codierter) digitaler Wert ist, kann das Bit mit dem geringsten Stellenwert für die Aktivierung (oder nicht) des Frequenzteilers mit Bruchteilungsverhältnis verwendet werden, während die anderen Bits (höchsten Stellenwerts) für die Bestimmung des Werts von P wie weiter oben aufgeführt verwendet werden können.
Die nachstehende Tabelle II, die zusammen mit Tabelle I zu betrachten ist, zeigt je nach dem Wert von k den Wert von P unter Berücksichtigung von N und den Aktivierungszustand des Teilers 100 mit Bruchteilungsverhältnis. In Tabelle II sind P und N ganzzahlige Werte. Tabelle II
Bezüglich der ersten Zeile der Tabelle kann man beobachten, dass es nicht möglich ist, eine Menge von N zu „subtrahieren", sonder man kann nur eine Menge hinzufügen. Somit ist N-ε gleich (N-1)+(1-ε). Die Menge (N-1) ist der neue ganzzahlige Teil. Außerdem ist (1-ε) positiv, denn ε ist kleiner als 1.
Dank der Aktivierung des Teilers 100 mit Bruchteilungsverhältnis und unter Verwendung der Vorgaben von Tabelle I ist es möglich, ohne das globale Teilungsverhältnis zu ändern, das von den zwei Teilern 14 und 100 erhalten wurde, also ohne die Ausgangsfrequenz des Frequenzsynthesizer zu ändern, die Beseitigung der Rauschstörlinien bei seiner Spektralempfindlichkeit zu verbessern.
Wie auch in 3 gezeigt weist der Sigma-Delta-Umsetzer 30 einen ersten Eingang 32 auf, verbunden mit dem Rechner 120 für den Erhalt der Vorgabe, bezeichnet K', und einem zweiten Eingang 50, verbunden mit einem Flip-Flop 52.
Das Flip-Flop 52 ist ein über ein Bit codiertes und mit dem logischen Wert 1 verriegeltes Flip-Flop.
Dieser logische Wert 1 wird entweder für den Austausch des Bits mit dem geringsten Stellenwert der Vorgabe K' oder für die Bildung einer neuen Anpassungsvorgabe verwendet, mit den Werten von K' als Bits mit dem höchsten Stellenwert und 1 als Bit mit dem geringsten Stellenwert.
Insbesondere wenn K' über eine große Anzahl von Bits codiert ist ermöglicht es dies, über eine ungerade Vorgabe zu verfügen, ohne das schließlich erhaltene Teilungsverhältnis wesentlich zu ändern.
Somit sind die Störlinien als Ergebnis der kurzen Wiederholmuster der Teilungsverhältnisse ebenfalls beseitigt.
4, hiernach beschrieben, zeigt eine mögliche Herstellung des Sigma-Delta-Modulator 30 der 3 und ermöglicht ein besseres Verständnis der Codierung über zwei Bits des Ausgangs 32.
Der Sigma-Delta-Modulator der 4 enthält zwei Stufen in Kaskade, angeordnet jeweils um einen Wortaddierer. Ein erster Wortaddierer 60a weist einen ersten Eingang 62a auf, dem man die Anpassungsvorgabe K' zuführt, die ungerade gemacht wurde.
Der Ausgang 66a des ersten Wortaddierers 60a ist über eine getaktetes Register 70a mit seinem zweiten Eingang 64a verbunden. Das getaktete Register 70a kann beispielsweise von dem vom Frequenzteiler ausgegebenen geteilten Frequenzsignal gesteuert werden. Somit wird bei jedem Impuls die zuvor am Ausgang 66a erhaltene Summe an den zweiten Eingang weitergeleitet.
Wenn die Summe kleiner als die Kapazität des Wortaddierers ist, gibt dieser an seiner Überlaufklemme 68a einen Rückhalt ab, dessen logischer Wert 0 ist. Wenn dagegen die Summe über der Kapazität eines (rückgehaltenen) logischen Wert liegt, wird 1 ausgegeben. In diesem Fall wird nur der Rest der Addition, der nicht größer als die Kapazität des Wortaddierers ist, an den Ausgang 66a abgegeben.
Schließlich gibt die Überlaufklemme 68a einen über ein einziges Bit codierten logischen Wert ab, der die Zustände 0 oder 1 einnehmen kann.
Auch der Ausgang 66a ist an den ersten Eingang 62b des Wortaddierers 60b der zweiten Stufe angeschlossen. Ebenso ist der Ausgang 66b dieses Addierers über ein getaktetes Register 70b an seinen zweiten Eingang 64b angeschlossen.
Der Wortaddierer 60b der zweiten Stufe weist auch eine Überlaufklemme 68b auf, deren über zwei Bits codierter logischer Ausgang die Zustände 0 und 1 einnehmen kann.
Ein Addierer-Subtrahierer 72 mit drei Eingängen erhält am positiven Eingang die logischen Werte, die an den Überlaufklemmen der zwei Wortaddierer 60a, 60b verfügbar sind. Über ein Verzögerungs-Flip-Flop 74 erhält er am negativen Eingang auch den Rückhalt der Überlaufklemme des Wortaddierers 60b der zweiten Stufe.
Der Ausgang 76 des Addierer-Subtrahierers wird zum Rechner 40 des Teilungsverhältnisses wie in Bezug auf 3 erwähnt geleitet.
Nachstehende Tabelle III gibt zur Veranschaulichung den (Dezimal-)Wert des Ausgangs des Addierer-Subtrahierers 72 unter Berücksichtigung der Werte der Eingänge an und zeigt das entsprechende, dem Teiler 14 vorgegebene Teilungsverhältnis. Tabelle III
Die aufeinander folgende Teilung durch die verschiedenen obigen Teilungsverhältnisse, deren Sequenz von der Anpassungsvorgabe K' vorgegeben wird, ermöglicht den Erhalt eines zwischen P und P+1 enthaltenen durchschnittlichen Teilungsverhältnisses.
5 schlägt eine besondere Möglichkeit für die Herstellung eines Teilers mit Bruchverhältnis vor. Es handelt sich in diesem Fall um einen Teiler durch 1,5 wie zuvor erwähnt.
Der Teiler der 5 enthält ein Flip-Flop D 102 bekannten Typs mit einem Eingang D und einem Ausgang Q. Ein zweiter Eingang erhält ein Synchronisationssignal, bezeichnet swl. Der Ausgang Q des Flip-Flops 102 ist über einen Inverter einerseits mit dem Eingang D 104 und andererseits mit dem Eingang eines ersten selbsthaltenden (Verriegelungs-)Schalterports 106 verbunden.
Der Ausgang des ersten selbsthaltenden Schalterports 106 ist einerseits an den Eingang eines zweiten selbsthaltenden Schalterports 108 und andererseits an einen ersten Eingang S1 eines Multiplexers 110 angeschlossen. Der Ausgang des zweiten selbsthaltenden Schalterports 108 ist über einen Inverter 112 mit einem zweiten Eingang S2 des Multiplexers 110 verbunden. Die selbsthaltenden Schalterports 106 und 108 ebenso wie der Multiplexer 110 werden von einem Eingangssignals ckin getaktet, das in diesem Fall das zu teilende Signal ist.
Das geteilte Signal, bezeichnet ckout, am Ausgang 114 des Multiplexers 110 verfügbar, entspricht dem Eingangssignals, in dem manche Übergangsfronten zwischen einem hohen Zustand und einem niederen Zustand entfernt sind.
Die Funktionsweise der Teiler der 5 wird im Chronogramm der 6 gezeigt, das mit einer selben Zeitbasis den Zustand der Eingänge und Ausgänge der Bauteile des Teilers von 5 darstellt. Das Chronogramm zeigt insbesondere das Synchronisationssignal swl, das Ausgangssignal Q des Flip-Flops D 102, das zu teilende Eingangssignals ckin und das an den Eingängen S1 und S2 des Multiplexers verfügbare Signal und das geteilte Ausgangsignal ckout. Wenn man die Signale ckin und ckout vergleicht beobachtet man, dass die nahe liegenden Übergangsfronten nach und nach beseitigt werden, insbesondere wenn die Eingänge S1 und S2 im selben logischen Zustand sind. Die Beseitigung dieser Fronten entspricht der Teilung der Frequenz.
7 zeigt eine Anwendung eines Frequenzsynthesizers entsprechend der Erfindung zur Herstellung eines Frequenzumsetzers, und genauer eines Frequenzumsetzers in einem Sender-Empfänger von Signalen.
Der Umsetzer enthält einen Mischer, an den einerseits eine umzuwandelnde Signalquelle, beispielsweise eine Antenne 202, in Verbindung mit einem Filter 204, und andererseits eine Verarbeitungseinheit 206 angeschlossen ist. Die Verarbeitungseinheit 206 erhält das Signal, dessen Frequenz gewandelt ist. Es handelt sich beispielsweise um eine Verarbeitungseinheit eines Mobilofons.
Der Mischer 200 erhält auch ein Referenzfrequenzsignal mit einer zweiten Signalquelle, die im beschriebenen Beispiel aus einem VCO-Oszillator 12 eines Frequenzsynthesizers 1 entsprechend der Erfindung kommt.
Erwähnte Schriften

(1) EP-B-O 661 816
(2) EP-A-O 563 400 20
(3) „Fractional-N Pli using delta-sigma modulation" von Thomas Stichelbout, Aalborg University, 5. August 1997, Seiten 1 bis 21.

VCO

= Oszillator

D

= Eingang

Q

= Ausgang

ckout

= geteiltes Ausgangsignal

swl

= Synchronisationssignal

ckin

= zu teilende Eingangssignal

S1

= erster Eingang

S2

= zweiter Eingang

Claims

Frequenzsynthesizer, versehen i) mit einer Phasenverriegelungsschleife (10), ii) einem ersten Frequenzteiler (14) mit ganzzahligen Teilungsverhältnissen, angeschlossen zwischen einem Oszillator (12) mit gesteuerter Spannung und einem Phase-Frequenz-Vergleicher (16), und iii) einem Sigma-Delta-Modulator (30), angeschlossen an den besagten ersten Frequenzteiler (14) zum Umschalten des Teilungsverhältnisses des besagten ersten Frequenzteilers (14) zwischen einer Serie mit mindestens zwei ganzzahligen Werten, um ein durchschnittliches Teilungsverhältnis als Ergebnis mit Bruchkomponente zu erhalten, wobei der besagte Modulator (30) mindestens einen Eingang (32) hat und dazu in der Lage ist, eine Anpassungsvorgabe der Bruchkomponente zu erhalten, dadurch gekennzeichnet, dass er außerdem mindestens einen zweiten Frequenzteiler (100) mit festem Bruchteilungsverhältnis enthält, angeschlossen zwischen dem in der Spannung gesteuerten Oszillator (12) und dem besagten ersten Frequenzteiler mit ganzzahligen Teilungsverhältnissen (14), und Aktivierungsmittel für die Aktivierung des besagten zweiten Teilers mit Bruchteilungsverhältnis (100), wenn die Bruchkomponente (k) des durchschnittlichen Teilungsverhältnisses in mindestens einem bestimmten Wertebereich enthalten ist, für die Änderung der Anpassungsvorgabe der Bruchkomponente des besagten Modulators (30), um ein globales Teilungsverhältnis des besagten ersten (14) und zweiten (100) Frequenzteilers gleich einem durchschnittlichen Teilungsverhältnis ohne Änderung der besagten Anpassungsvorgabe zu erhalten, wenn der besagten zweite Frequenzteiler inaktiv ist.
Synthesizer nach Anspruch 1, in dem das feste Bruchteilungsverhältnis 1+ε ist und in dem der festgelegte Wertebereich der Bruchkomponente (k) Werte k enthält wie: 0<k<ε/2 und 1-ε/2<k<1, wobei ε ein strikt zwischen 0 und 1 enthaltener Wert ist.
Synthesizer nach Anspruch 2, in dem ε=0,5.
Synthesizer nach Anspruch 1, in dem die Mittel für die Aktivierung des Bruchteilers und für die Änderung der Anpassungsvorgabe der Bruchkomponente des Sigma-Delta-Modulators einen Rechner für das Teilungsverhältnis (40) enthalten, angeschlossen an den Frequenzteiler mit Bruchteilungsverhältnis (100), um den besagten Teiler einzuschalten respektive auszuschalten.
Frequenzsynthesizer nach Anspruch 1, in dem der Sigma-Delta-Modulator (30) ein Modulator mit zwei Stufen ist.
Synthesizer nach Anspruch 1 mit außerdem Mitteln (52) für die Festlegung auf 1 des Werts des Bits mit dem geringsten Stellenwert der an dem Sigma-Delta-Modulator angewendeten Anpassungsvorgabe.
Frequenzsyntheseverfahren, versehen mit einem Frequenzsynthesizer mit i) einer Phasenverriegelungsschleife (10), ii) einem ersten Frequenzteiler (14) mit ganzzahligen Teilungsverhältnissen, angeschlossen zwischen einem Oszillator (12) mit gesteuerter Spannung und einem Phase-Frequenz-Vergleicher (16), iii) einem Sigma-Delta-Modulator (30), angeschlossen an den besagten ersten Frequenzteiler (14) zum Umschalten des Teilungsverhältnisses des besagten ersten Frequenzteilers (14) zwischen einer Serie mit mindestens zwei ganzzahligen Werten, um ein durchschnittliches Teilungsverhältnis als Ergebnis einer Bruchkomponente zu erhalten, wobei der besagte Modulator (30) mindestens einen Eingang (32) enthält, dazu in der Lage, eine Anpassungsvorgabe der Bruchkomponente zu erhalten, dadurch gekennzeichnet, dass der besagte Synthesizer zwischen dem besagten in der Spannung gesteuerten Oszillator (12) und dem besagten ersten Frequenzteiler mit ganzzahligen Teilungsverhältnissen (14) mit mindestens einem zweiten Frequenzteiler (100) mit festem Bruchteilungsverhältnis versehen ist, um den besagten zweiten Teiler mit Bruchteilungsverhältnis (100) zu aktivieren, wenn die Bruchkomponente (k) des durchschnittlichen Teilungsverhältnisses in mindestens einem bestimmten Wertebereich enthalten ist, um die Anpassungsvorgabe der Bruchkomponente des besagten Modulators (30) zu ändern, um ein globales Teilungsverhältnis des besagten ersten (14) und zweiten (100) Frequenzteilers gleich dem durchschnittlichen Teilungsverhältnis ohne Änderung der besagten Anpassungsvorgabe zu erhalten, wenn der besagte zweite Frequenzteiler inaktiv ist.
Verfahren nach Anspruch 7, in dem man den besagten Frequenzteiler mit festem Bruchteilungsverhältnis aktiviert, wenn die Bruchkomponente k des Teilungsverhältnisses wie 0<k<ε/2 oder 1-ε/2<k<1 ist, und man den besagten Frequenzteiler mit festem Bruchteilungsverhältnis deaktiviert, wenn die Bruchkomponente k des Teilungsverhältnisses wie ε/2≤k≤1-ε/2 ist.
Verfahren nach Anspruch 8, in dem man eine neue Anpassungsvorgabe k' an dem Sigma-Delta-Modulator (30) anwendet, mit k'=k+ε, wenn 0<k<ε/2 und k'=k-ε, wenn 1-ε/2<k<1.
Frequenzumsetzer mit einem Mischer (200) mit einem ersten Eingang, angeschlossen an eine erste Signalquelle (202, 204), die ein Signal mit einer zu wandelnden Frequenz ausgibt, und mit einer zweiten Signalquelle (1) mit einer Referenzfrequenz, wobei die zweite Quelle mit einem zweiten Eingang des Mischers verbunden ist, dadurch gekennzeichnet, dass die zweite Signalquelle (1) mit einer Referenzfrequenz einen Frequenzsynthesizer (12) entsprechend Anspruch 1 enthält.
Verwendung eines Frequenzumsetzers nach Anspruch 10 in einem Mobilofon.