CN104579328A - 振荡电路、振荡器、电子设备以及移动体 - Google Patents

振荡电路、振荡器、电子设备以及移动体 Download PDF

Info

Publication number
CN104579328A
CN104579328A CN201410545296.5A CN201410545296A CN104579328A CN 104579328 A CN104579328 A CN 104579328A CN 201410545296 A CN201410545296 A CN 201410545296A CN 104579328 A CN104579328 A CN 104579328A
Authority
CN
China
Prior art keywords
frequency
setting data
oscillating circuit
register
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410545296.5A
Other languages
English (en)
Other versions
CN104579328B (zh
Inventor
鸟海裕一
盐崎伸敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN104579328A publication Critical patent/CN104579328A/zh
Application granted granted Critical
Publication of CN104579328B publication Critical patent/CN104579328B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供振荡电路、振荡器、电子设备以及移动体，能够在较高的调制频带中高精度地调整输出频率、且能够调整输出频率的变更定时。振荡电路使振荡元件振荡来生成振荡信号，其包含：通信部，其通过串行传输来接收频率设定数据和频率变更数据，所述频率设定数据用于对所述振荡信号的频率进行设定，所述频率变更数据给出根据所述频率设定数据变更所述振荡信号的频率的定时；以及寄存器，其存储所述通信部接收到的所述频率设定数据和所述频率变更数据，存储所述频率设定数据的寄存器地址和存储所述频率变更数据的寄存器地址是连续的。

Description

振荡电路、振荡器、电子设备以及移动体
技术领域
本发明涉及振荡电路、振荡器、电子设备以及移动体。
背景技术
近年来，有时采用具有串行接口的振荡器。在这样的振荡器中可采用这样的使用方法：利用串行接口对振荡器内的寄存器进行操作，由此变更例如PLL(phase lockedloop：锁相环)的倍增数设定等，使输出频率改变。
例如，在非专利文献1中公开了以下技术：将设定输出频率的参数存储到地址14～18的寄存器中、并在地址135、137的寄存器中写入规定的数据来对变更输出频率的定时进行控制(参照非专利文献1的第18页)。
【专利文献1】日本特开平05-284021号公报
【专利文献2】日本特开2006-5489号公报
【专利文献3】日本特开2013-98872号公报
【非专利文献1】"Si570データ·シート"、[online]、シリコン·ラボラトリーズ社(Silicon Laboratories)、[2013年9月30日检索]、互联网＜URL：http://www.silabs.com/Support％20Documents/TechnicalDocs/si570.pdf＞
这里，在将振荡器例如用于构成网络同步的装置的情况下，需要提高调制频带。网络同步需要使各装置的时钟高精度且迅速地一致，因此构成网络同步的振荡器需要较高的调制频带。
为了提高调制频带，还有使用并行接口、或使用模拟信号的方法。但是，如果使用并行接口，则振荡器的端子数变多，从而违背小型化的要求。此外，如果使用模拟信号，则产生基于模拟元件的时效变化或温度引起的特性变化的频率偏差等问题，因此，难以使各装置的时钟高精度地一致。因此，优选使用串行接口、且提高调制频带。
在振荡器使用串行接口的情况下，能够通过减少变更输出频率所需的发送数据，提高调制频带。例如，专利文献1和专利文献2的发明是通过对PLL的设定进行编码来抑制发送信息量。但是，在这些发明中，为了利用编码压缩发送数据量，限定了PLL的状态设定数、即决定输出频率的分频比的组合数。分频比的组合的限定使得时钟难以高精度地一致，因此，即使应用专利文献1或专利文献2所公开的技术，也难以实现适于网络同步的振荡器。
此外，专利文献3的振荡器经由串行接口设定相对于标称频率的比率，由此调整输出频率。专利文献3的振荡器根据使用范围设定可变幅度，在该可变幅度中，能够进行比专利文献1和专利文献2的发明更高精度的频率设定。但是，例如假定是在电源接通时执行频率调整(专利文献3的第0029段)，从而难以实现连续的频率变更。例如，为了满足高精度地进行频率设定的要求，存储相对于标称频率的比率的第2寄存器被分割为3个地址(专利文献3的图4)，为了变更频率，需要改写所有3个地址的信息，因此成为降低调制频带的主要原因。
发明内容
本发明是鉴于以上情况而完成的，根据本发明的几个方式，提供一种能够在较高的调制频带中高精度地调整输出频率、且能够调整输出频率的变更定时的振荡电路、振荡器、电子设备以及移动体。
本发明正是为了解决上述课题中的至少一部分而完成的，可作为以下方式或应用例来实现。
[应用例1]
本应用例的振荡电路使振荡元件振荡来生成振荡信号，该振荡电路包含：通信部，其通过串行传输来接收频率设定数据和频率变更数据，所述频率设定数据用于对所述振荡信号的频率进行设定，所述频率变更数据给出根据所述频率设定数据变更所述振荡信号的频率的定时；以及寄存器，其存储所述通信部接收到的所述频率设定数据和所述频率变更数据，存储所述频率设定数据的寄存器的地址和存储所述频率变更数据的寄存器的地址是连续的。
根据本应用例的振荡电路，存储频率设定数据的寄存器、和存储频率变更数据的寄存器的地址是连续的。例如在使用I2C的串行通信中，当主设备连续发送数据时，在从设备中，地址自动进行递增计数，因此能够在连续地址的寄存器中进行连续的写入。在本应用例的振荡电路是I2C的从设备的情况下，在将频率设定数据存储到寄存器后，能够在不重新请求地址设定的情况下，将频率变更数据存储到寄存器中。由于不会中途请求地址设定，因此能够减少设定振荡信号的频率所需的传输数据的量，能够提高调制频带。此外，通过使用数字信号，并调整频率设定数据的位长，能够实现高精度的输出频率的调整。此外，通过使用频率变更数据，能够调整输出频率的变更定时，也不会产生在变更了频率变更数据的一部分的状态下输出意料之外的频率的振荡信号的问题。
[应用例2]
本应用例的振荡电路使振荡元件振荡来生成振荡信号，该振荡电路包含：通信部，其通过串行传输来接收频率设定数据，所述频率设定数据用于对所述振荡信号的频率进行设定；以及寄存器，其按照所述串行传输的传输单位对所述通信部接收到的所述频率设定数据进行分割而存储，通过将所述频率设定数据写入存储所述频率设定数据的寄存器中的、规定地址的寄存器，来根据所述频率设定数据变更所述振荡信号的频率。
根据本应用例的振荡电路，通过将所述频率设定数据写入到存储频率变更数据的寄存器中的、规定地址的寄存器，变更振荡信号的频率，因此能够按照串行传输的传输顺序调整输出频率的变更定时。例如，如果将存储频率变更数据的寄存器中的地址最大的寄存器设为上述规定地址，则在本应用例的振荡电路是I2C的从设备的情况下，通过地址的自动递增计数，在写入所有频率设定数据后变更输出频率。因此，也不会产生在变更了频率变更数据的一部分的状态下输出意料之外的频率的振荡信号的问题。此外，通过使用数字信号，并调整频率设定数据的位长，能够实现高精度的输出频率的调整。并且，不需要传输对输出频率的变更定时进行指示的专用数据，因此能够减少为了设定振荡信号的频率而接收的数据，能够提高调制频带。
[应用例3]
在上述应用例的振荡电路中，所述通信部接收包含第1设定数据和第2设定数据的所述频率设定数据，所述振荡信号的变更前的频率与变更后的频率之差由所述第1设定数据与所述第2设定数据相乘而得的值给出。
[应用例4]
在上述应用例的振荡电路中，所述通信部接收包含第1设定数据和第2设定数据的所述频率设定数据，所述振荡信号的变更前的频率与变更后的频率之差由所述第1设定数据与所述第2设定数据相乘而得的值给出，所述规定地址的寄存器是存储所述第1设定数据的寄存器。
根据本应用例的振荡电路，频率设定数据表示变更前后的频率之差，包含第1设定数据和所述第2设定数据。因此，与通过频率设定数据对用于确定输出频率的计算式的所有参数进行指定的情况相比，能够进一步减少为了设定振荡信号的频率而接收的数据，能够提高调制频带。
此时，如果将存储第1设定数据的寄存器的地址设为上述规定地址，则不需要传输对输出频率的变更定时进行指示的专用数据，因此能够进一步减少为了设定振荡信号的频率而接收的数据来提高调制频带。
[应用例5]
在上述应用例的振荡电路中，所述第2设定数据是确定所述第1设定数据的偏移量的数据。
根据本应用例的振荡电路，能够不通过乘法器而通过移位器(bit shifter)实现第1设定数据和所述第2设定数据的相乘，因此能够抑制电路规模的增大，实现小型的振荡电路。
[应用例6]
本应用例的振荡器包含所述应用例的振荡电路；以及所述振荡元件。
[应用例7]
本应用例的电子设备包含所述应用例的振荡电路或所述应用例的振荡器。
[应用例8]
本应用例的移动体包含所述应用例的振荡电路或所述应用例的振荡器。
根据本应用例的振荡器、电子设备、移动体，由于包含上述应用例的振荡电路，因此能够在较高的调制频带中高精度地调整其输出频率、且能够调整输出频率的变更定时。因此，能够提供可立即得到期望频率的振荡器、电子设备以及移动体。
附图说明
图1是包含第1实施方式的振荡电路的振荡器的框图。
图2是例示第1实施方式的振荡电路的寄存器映射图的图。
图3是例示与第1实施方式的振荡电路之间的通信步骤的图。
图4是包含第2实施方式的振荡电路的振荡器的框图。
图5是例示第2实施方式的振荡电路的寄存器映射图的图。
图6是例示与第2实施方式的振荡电路之间的通信步骤的图。
图7是包含第3实施方式的振荡电路的振荡器的框图。
图8是例示第3实施方式的振荡电路的寄存器映射图的图。
图9是例示与第3实施方式的振荡电路之间的通信步骤的图。
图10是包含第4实施方式的振荡电路的振荡器的框图。
图11是例示第4实施方式的振荡电路的寄存器映射图的图。
图12是例示与第4实施方式的振荡电路之间的通信步骤的图。
图13是电子设备的功能框图。
图14是作为电子设备一例的抖动消除器的框图。
图15是电子设备的CPU进行的串行通信的流程图。
图16是电子设备的CPU进行的另一串行通信的流程图。
图17是示出移动体的一例的图。
图18是例示比较例的振荡电路的寄存器映射图的图。
图19是例示与比较例的振荡电路之间的通信步骤的图。
标号说明
2相位比较器；3控制器；5 DIV(分频器)；6上位网络设备；7存储器；8备用电源；12振荡电路；24反相器；26石英振子；28反馈电阻；43电容元件；44电容元件；122基准振荡信号；124振荡信号；200振荡器；220振荡部；221输出部；222通信部；223存储部；224运算部；230乘法部；231加法部；232参数计算部；300电子设备；300A抖动消除器；320 CPU；330操作部；340 ROM；350 RAM；360通信部；370显示部；380声音输出部；400移动体；410振荡电路；420控制器；430控制器；440控制器；450电池；460备用电池；1211 PFD；1212 CP；1213LPF；1214 VCO；1215分频器；1220Δ-Σ调制器；GND接地电压；OBUF输出缓冲器；OD输出分频器；OUTN反相输出信号；OUTP同相输出信号；SCL串行时钟；SDA串行数据；T1～T8端子；VCC电源电压。
具体实施方式
下面，使用附图对本发明的优选实施方式进行说明。另外，以下说明的实施方式并不对权利要求书中记载的本发明的内容进行不恰当的限定。并且，以下说明的所有结构并非都是本发明必需的结构要件。
1.振荡电路、振荡器
1.1.第1实施方式
1.1.1.关于整体结构
图1是包含第1实施方式的振荡电路12的振荡器200的框图。振荡电路12包含：振荡部220，其使振荡元件进行振荡来生成振荡信号124；输出部221，其从振荡部220接收振荡信号124，变换为规定的输出形式而输出；通信部222，其进行与外部之间的串行通信；以及存储部223，其包含能够通过串行通信从外部进行更新的寄存器。
在本实施方式中，使用了AT切的石英振子26作为振荡元件，但不限于此，例如可使用SC切的石英振子、音叉型石英振子、SAW(Surface Acoustic Wave：表面声波)谐振器、其他压电振子或MEMS(Micro Electro Mechanical Systems：微机电系统)振子等。
振荡电路12构成振荡器200的一部分。作为振荡器200，可列举SPXO(simplepackaged crystal oscillator：石英振荡器)、TCXO(temperature compensated crystaloscillator：温度补偿型振荡器)、VCXO(voltage-controlled crystal oscillator：压控型振荡器)、OCXO(oven-controlled crystal oscillator：恒温型振荡器)等的压电振荡器(石英振荡器等)，或者SAW振荡器、硅振荡器、原子振荡器等。说明为本实施方式的振荡电路12构成SPXO的一部分的情况。这里，振荡器200与振荡电路12的结构要素的差别仅仅是石英振子26，具有振荡电路12和石英振子26的部件是振荡器200。以下在没有特别说明的情况下，有时用振荡器200的说明来作为振荡电路12的说明。
如图1所示，振荡电路12进行了集成电路(Integrated Circuit：IC)化，可具备用于与石英振子26进行连接的端子T1、T2。这里，将端子T1侧的输入信号设为XI，将端子T2侧的输出信号设为XO。振荡电路12可具备用于对振荡信号124进行差动输出的端子T3、T4。这里，将端子T3侧的同相输出信号设为OUTP，将端子T4侧的反相输出信号设为OUTN。振荡电路12可具备分别用于提供电源电压VCC、接地电压GND的端子T5、T6。振荡电路12可具备双线式的串行接口的端子T7、T8。在本实施方式中，作为串行接口的方式，采用I2C(Inter-Integrated Circuit)，将端子T7侧的串行数据设为SDA，将端子T8侧的串行时钟设为SCL。
另外，振荡电路12也可包含石英振子26而一体化，构成封装后的振荡器200。。此外，作为串行接口的方式，只要在连续的数据写入的情况下自动地对地址进行递增计数(或递减计数)，则也可以采用I2C以外的方式。此时，不限于双线式的串行接口，也可以采用单线式、或3线式以上的串行接口。另外，在本实施方式中，虽然对振荡信号124进行差动输出，但也可以是单端输出。
1.1.2.关于振荡部和输出部
振荡部220包含：主电路部，其使石英振子26进行振荡而生成基准振荡信号122(作为振荡信号124的基准的信号)；分数N-PLL(图1的fpll)；Δ-Σ调制器1220；以及输出分频器OD，其对从分数N-PLL接收的信号进行分频，作为振荡信号124进行输出。
主电路部是作为模拟反相放大器发挥功能的具备反馈电阻28的反相器24与电容元件43、44如图1那样连接而构成的。反相器24的输入侧、输出侧分别经由端子T1、T2与石英振子26连接，使石英振子26进行振荡来生成基准振荡信号122。
分数N-PLL(图1的fpll)通过切换对VCO1214的输出进行分频的分频器1215的分频比，来平均地实现作为整数NINT与NINT+1之间的小数的分频比。分数N-PLL包含PFD 1211(Phase Frequency Detector：相位频率比较器)、CP 1212(Charge Pump：电荷泵)、LPF 1213(Low-pass filter：低通滤波器)、VCO 1214(voltage-controlledoscillator：压控型振荡器)、分频器1215。另外，Δ-Σ调制器1220生成指示分频器1215的分频比的切换的信号。
PFD1211接收基准振荡信号122作为基准信号，检测与从分频器1215接收的反馈信号的相位差，根据相位差来输出UP信号、DOWN信号。CP 1212输出与UP信号、DOWN信号相应的值的电流。LPF 1213从该电流中去除高频噪声成分，变换为电压，由此控制VCO 1214。VCO1214根据从LPF 1213输出的控制用电压而使输出频率变化。分频器1215对VCO 1214的输出信号进行分频，作为反馈信号输出至PFD1211。
Δ-Σ调制器1220通过分频比的设定来在时间上在NINT与NINT+1之间切换分频器1215的分频比。在设基准信号(基准振荡信号122)的频率为FREF、分频比的整数部分为NINT、分数部分(小数点以下的部分)为NFRAC/2m时，利用下式(1)表示VCO 1214的输出信号的频率FVCO。
F VCO = F REF × ( N INF + N FRAC 2 m ) . . . . . ( 1 )
此外，“m”是NFRAC的位数，NFRAC/2m为小于1的值。例如，NFRAC可以是24位(m＝24)的值。另外，NINT例如可以是6位的值。
另外，通过采用Δ-Σ调制器1220，能够非周期性地切换分频比，因此，具有不易产生作为与切换的周期相应的固有杂散的分数杂散(fractional spurious)的优点。此外，可使用采用了累加器的累加器型分数N-PLL，来代替Δ-Σ调制器1220。
输出分频器OD对从分数N-PLL接收的信号进行分频，作为振荡信号124进行输出。在设输出分频器OD的分频比为ODIV时，利用下式(2)表示振荡信号124的频率FO。
F O = F VCO ODIV = F REF × ( N INT + N FRAC 2 m ) ODIV . . . . ( 2 )
输出部221通过输出缓冲器OBUF将振荡信号124转换为差动信号并输出。本实施方式的振荡电路12从端子T3输出同相输出信号OUTP，从端子T4输出反相输出信号OUTN。
1.1.3.关于通信部和存储部
如上所述，振荡信号124的频率FO可根据式(2)的参数NINT、NFRAC、ODIV进行变化。这样，能够在振荡电路12中生成各种频率的振荡信号124，能够提供方便用户使用的振荡电路12。这里，为了在不大幅增加端子数量的情况下更新这些参数，在本实施方式的振荡电路12中，串行接口的方式采用作为双线式串行通信的I2C。在使用了I2C的通信中，将振荡电路12作为一个从设备来处理。
通信部222并行地转换接收到的串行数据，将从振荡电路12输出的数据转换为串行数据。如图1所示，通信部222在接收到式(2)的参数后，输出到存储部223，更新寄存器的值。在存储部223中包含分别存储NINT、NFRAC、ODIV的寄存器U＿NINT、U＿NFRAC、U＿ODIV。另外，上述参数NINT、NFRAC、ODIV与本发明的频率设定数据对应。
这里，为了高精度地调整振荡信号124的频率FO，NFRAC例如具有24位这样的、大于I2C的传输单位(8位)的位数。因此，NFRAC需要分多次进行传输。此外，关于NINT、ODIV，也无法与NFRAC同时传输，而需要另外传输。因此，在更新寄存器U＿NINT、U＿NFRAC、U＿ODIV的值的过程中，会产生之前的参数和新的参数混合存在的状态。
假设在Δ-Σ调制器1220、输出分频器OD中直接使用寄存器U＿NINT、U＿NFRAC、U＿ODIV的值。此时，在振荡电路12的动作中变更振荡信号124的频率FO时，会产生之前的参数和新的参数混合存在的状态，因此，可能输出意料之外的频率的振荡信号124。这可能使得将振荡电路12的同相输出信号OUTP、反相输出信号OUTN用作时钟的系统整体的动作变得不稳定，因此必须避免。
因此，存储部223与寄存器U＿NINT、U＿NFRAC、U＿ODIV分开地，包含分别存储NINT、NFRAC、ODIV的同名的寄存器(NINT、NFRAC、ODIV)，在Δ-Σ调制器1220、输出分频器OD中使用这些寄存器的值。寄存器U＿NINT、U＿NFRAC、U＿ODIV暂时存储变更后的参数(NINT、NFRAC、ODIV)。并且，在适当的定时，寄存器NINT、NFRAC、ODIV分别接收寄存器U＿NINT、U＿NFRAC、U＿ODIV的值。适当的定时是指已变更的所有参数被写入寄存器U＿NINT、U＿NFRAC、U＿ODIV后。
存储部223具有存储NEWF的同名的寄存器(NEWF)。在NEWF例如为1位的信号、且NEWF从“0”变化为了“1”的情况下，寄存器NINT、NFRAC、ODIV分别接收寄存器U＿NINT、U＿NFRAC、U＿ODIV的值。即，I2C的主设备(例如振荡电路12的外部的CPU)在将变更的所有参数写入寄存器U＿NINT、U＿NFRAC、U＿ODIV后，在值为“0”的寄存器NEWF中写入“1”，由此能够避免输出意料之外的频率的振荡信号124。因此，振荡电路12能够使用例如具有足够多的位的NFRAC这样的参数，高精度地调整输出频率(振荡信号124或其差动信号的频率)，且能够通过NEWF调整输出频率的变更定时。另外，NEWF与本发明的频率变更数据对应。此外，图1中省略了电路的图示，寄存器NEWF的值变化为“1”，在寄存器NINT、NFRAC、ODIV分别接收寄存器U＿NINT、U＿NFRAC、U＿ODIV的值的动作完成后，返回到“0”。
1.1.4.比较例的寄存器地址
在振荡电路12被用于例如构成网络同步的装置的情况下，需要在能够高精度地连续指定频率的同时，提高其调制频带。例如，在所需的调制频带为4kHz的情况下，需要在1秒内调整4000次输出频率。I2C的串行时钟SCL例如为400kHz，因此需要减少频率设定(频率变更)所需的参数的传输量来提高调制频带。
这里，为了与本实施方式的振荡电路12进行对比，说明比较例的振荡器。比较例的振荡器是与本实施方式的振荡电路12相同的结构，但寄存器U＿NINT、U＿NFRAC、U＿ODIV、NEWF被映射的地址不同。
图18是示出比较例的振荡电路的寄存器映射图的图。寄存器U＿ODIV被分配到地址为10的寄存器名称“Freq00”的低位的4位。寄存器U＿NINT被分配到地址为11的寄存器名称“Freq01”的低位的6位。寄存器U＿NFRAC按照作为传输单位的8位进行分割，被分配到地址12、13、14(寄存器名称分别为“Freq02”、“Freq03”、“Freq04”)。具体而言，寄存器U＿NFRAC的位23～16被分配到地址12，位15～8被分配到地址13，位7～0被分配到地址14。
这里，在比较例的振荡电路中，寄存器NEWF被分配到地址为100的寄存器名称“SysCtrl”的位2。即，关于地址，寄存器NEWF与寄存器U＿NINT、U＿NFRAC、U＿ODIV不连续地映射。
在使用了I2C的串行通信中，当主设备(例如CPU)连续发送数据时，在从设备(例如比较例的振荡电路、本实施方式的振荡电路12)中，地址自动进行递增计数，因此能够进行连续写入。但是，在对地址不连续的寄存器进行写入的情况下，需要再次指定寄存器地址的步骤。
图19是示出与比较例的振荡电路之间的通信步骤的图。在该例中，主设备变更NINT、NFRAC、ODIV，使NEWF从“0”变化为“1”而反映到输出频率。如图19所示，主设备首先通过设为开始条件(图19的S)来开始通信。开始条件是这样的状态：在串行时钟SCL为高电平时使串行数据SDA从高电平转变为低电平。
主设备输出指定比较例的振荡电路的7位的从设备地址和写入信号(图19的W)。在指定了正确的从设备地址的情况下，比较例的振荡电路输出ACK(应答)信号(图19的A)。然后，主设备指定要写入的寄存器的地址中的最小地址(在图19的例子中为“10”、即“Freq00”的地址)，然后，连续输出“Freq00”至“Freq04”的数据(图19的数据(Freq00)～数据(Freq04))。另外，比较例的振荡电路每当接收8位的寄存器地址和数据时，输出ACK信号。比较例的振荡电路在内部自动对寄存器地址进行递增计数来更新地址10～14的寄存器的数据。
接着，主设备需要使NEWF从“0”变化为“1”来将更新后的参数反映到输出频率。但是，寄存器NEWF被分配到地址不与“Freq04”连续的“SysCtrl”，因此，主设备需要设为停止条件(图19的P)，使该通信停止一次。另外，停止条件是这样的状态：在串行时钟SCL为高电平时，使串行数据SDA从低电平转变为高电平。
然后，主设备通过再次设为开始条件来开始通信，在输出了7位的从设备地址和写入信号后，指定作为“SysCtrl”的地址的100(图19的寄存器地址(100))。进而，以使寄存器NEWF成为“1”的方式输出数据(图19的数据(SysCtrl))。
在比较例的振荡电路中，主设备需要在停止条件下使通信停止一次，然后，重新开始。此外，需要指定两次从设备地址和寄存器地址，从而存在重复的部分(图19的由RP表示的部分)。
1.1.5.本实施方式的寄存器地址
另一方面，图2是示出本实施方式的振荡电路12的寄存器映射图的图。对与图18相同的要素标注相同的标号并省略说明。本实施方式的振荡电路12的寄存器映射图与比较例不同，分配了寄存器NEWF的“SysCtrl”的地址为15。即，寄存器NEWF与寄存器U＿NFRAC连续地映射。
另外，在如本实施方式那样使用地址自动进行递增计数的串行通信的情况下，寄存器NEWF映射到映射了寄存器U＿NINT、U＿NFRAC、U＿ODIV的最后地址的下一地址。作为另一实施方式，在使用地址自动进行递减计数的串行通信的情况下，寄存器NEWF映射到映射了寄存器U＿NINT、U＿NFRAC、U＿ODIV的最初地址的前1个地址。
此外，如式(2)那样，NFRAC是调整小数部分的参数，且NFRAC的LSB(LeastSignificant Bit：最低有效位)不论在进行输出频率的粗略调整的情况下，还是在进行微调的情况下，被变更的可能性都较高。因此，优选使存储NFRAC的LSB的寄存器(图2的“Freq04”)和“SysCtrl”的地址连续。例如，在进行输出频率的微调的情况下，有时仅变更“Freq04”。该情况下，也能够通过连续写入来更新输出频率，主设备不需要停止和重新开始通信来指定“SysCtrl”的地址。
图3是示出与本实施方式的振荡电路12之间的通信步骤的图。另外，对与图19相同的要素标注相同的标号并省略说明。在本实施方式的振荡电路12中，与比较例不同，主设备不需要再次指定“SysCtrl”的地址，能够通过自动递增计数功能连续写入数据，直至“SysCtrl”。如图3所示，主设备只要紧接着数据(Freq04)输出数据(SysCtrl)即可。此时，能够省略在比较例的通信步骤中所需的重复部分(图19的由RP表示的部分)，从而能够减少数据的传输量，缩短变更输出频率所需的通信时间。因此，在本实施方式的振荡电路12中，能够提高调制频带。另外，图3是一例，主设备不需要输出数据(Freq00)～数据(Freq04)的所有数据，例如参照图15后述那样，可以按照数据(Freq02)～数据(Freq04)、或数据(Freq03)～数据(Freq04)等那样的连续地址的数据，输出地址较大的部分数据。
如上所述，本实施方式的振荡电路12例如能够使用具有足够多的位的NFRAC这样的参数，高精度地调整输出频率，且能够利用NEWF调整输出频率的变更定时，通过将NEWF设为与上述参数连续的地址，能够减少数据的传输量来提高调制频带。
1.2.第2实施方式
图4是包含第2实施方式的振荡电路12的振荡器200的框图。对与图1相同的要素标注相同的标号并省略说明。本实施方式的振荡电路12与第1实施方式的振荡电路12不同，不利用NEWF调整输出频率的变更定时，因此，存储部223不包含寄存器NEWF。此外，主设备不需要发送NEWF，因此，与第1实施方式的振荡电路12相比，能够进一步减少数据的传输量。因此，在本实施方式的振荡电路12中，能够进一步提高调制频带。
关于本实施方式的振荡电路12，在地址14(与本发明的规定地址对应)的寄存器“Freq04”中写入了包含NFRAC的LSB的数据(NFRAC[7：0])的情况下，寄存器NINT、NFRAC、ODIV分别接收寄存器U＿NINT、U＿NFRAC、U＿ODIV的值，从而得到反映了新参数的输出频率。
在本实施方式的振荡电路12中，寄存器“Freq04”兼有第1实施方式中的寄存器NEWF的功能。因此，与第1实施方式的振荡电路12相比，能够进一步减少数据的传输量，能够进一步提高调制频带。
这里，本实施方式的振荡电路12按照串行传输的传输顺序调整输出频率的变更定时。因此，为了不输出意料之外的频率的振荡信号，需要在要变更的数据最后写入NFRAC[7：0]。因此，在使用如本实施方式那样地址自动进行递增计数的串行通信的情况下，寄存器U＿NINT、U＿NFRAC、U＿ODIV被映射的最后地址必须兼有第1实施方式中的寄存器NEWF的功能。
图5是示出本实施方式的振荡电路12的寄存器映射图的图。对与图2、图18相同的要素标注相同的标号并省略说明。本实施方式的振荡电路12与第1实施方式的振荡电路12不同，不包含寄存器NEWF。此外，寄存器U＿NINT、U＿NFRAC、U＿ODIV被映射的最后地址为14，通过在对应的寄存器“Freq04”中写入NFRAC[7：0]，变更为基于新参数的频率。即，“Freq04”兼有第1实施方式中的寄存器NEWF的功能。
图6是示出与本实施方式的振荡电路12之间的通信步骤的图。对与图3、图19相同的要素标注相同的标号并省略说明。如图6所示，在本实施方式的振荡电路12中，与第1实施方式相比，主设备不输出“数据(SysCtrl)”，因此能够进一步减少数据的传输量，缩短变更输出频率所需的通信时间。因此，本实施方式的振荡电路12能够进一步提高调制频带。
另外，在本实施方式的振荡电路12中，即使NFRAC[7：0]没有变更，主设备也需要最后输出数据(Freq04)。此外，图6是一例，主设备可以不需要输出数据(Freq00)～数据(Freq03)的所有数据，而仅输出一部分。此外，可以不输出数据(Freq00)～数据(Freq03)，而仅输出数据(Freq04)。
1.3.第3实施方式
图7是包含第3实施方式的振荡电路12的振荡器200的框图。对与图1、图4相同的要素标注相同的标号并省略说明。本实施方式的振荡电路12与第1实施方式、第2实施方式的振荡电路12不同，主设备指定作为给出与当前的输出频率之差的参数的COEF和ADSUB。并且，本实施方式的振荡电路12包含运算部224，运算部224根据COEF和ADSUB，计算并输出用于确定新频率的参数(NINT、NFRAC、ODIV)。因此，主设备输出COEF和ADSUB中的至少一方作为频率设定数据即可，因此与第1实施方式、第2实施方式的振荡电路12相比，能够进一步减少数据的传输量。因此，在本实施方式的振荡电路12中，能够进一步提高调制频带。
在第1实施方式、第2实施方式中，主设备基于式(2)，根据期望的输出频率，计算并输出所需的参数(NINT、NFRAC、ODIV)。此时，为了能够高精度地进行调整，NFRAC例如具有24位这样的大于I2C的传输单位(8位)的位数。因此，即使仅为NFRAC，也需要进行多次传输。
在本实施方式的振荡电路12中，主设备指定作为给出与当前的输出频率之差的参数的COEF以及ADSUB。在本实施方式的振荡电路12中，用与当前的输出频率(对应于本发明的“变更前的频率”)之差表示新的频率(对应于本发明的“变更后的频率”)，因此能够减小COEF和ADSUB的位数。COEF和ADSUB例如可以分别为8位的值。特别是，ADSUB的位数为与I2C的1次的传输位数相同的8位，这对于同时确保调制频带的高速化和高精度的频率设定而言是优选的。此时，ADSUB取例如－128～+127之间的整数，COEF为其系数。如后所述，与当前的输出频率之差是将ADSUB和COEF相乘而得的。例如，在使频率大幅度变化的情况(进行粗调的情况)下，COEF被设定为较大的值(例如128)，在不使频率大幅度变化的情况(进行微调的情况)下，COEF被设定为较小的值(例如1)。另外，ADSUB以及COEF与本发明的频率设定数据对应。并且，ADSUB与本发明的第1设定数据对应，COEF与本发明的第2设定数据对应。
主设备预先设定COEF，通过指定ADSUB来调整输出频率。即，在进行粗调的阶段中，将COEF设定为较大的值，根据调整量变更ADSUB，在进行微调的阶段中，将COEF设定为较小的值，根据调整量变更ADSUB。即，替代第1实施方式、第2实施方式的参数(NINT、NFRAC、ODIV)，主设备输出ADSUB。另外，主设备可以根据需要变更COEF。此外，主设备还输出NEWF，但NEWF与第1实施方式相同，从而省略说明。
存储部223包含分别存储COEF、ADSUB、NEWF的同名的寄存器(COEF、ADSUB、NEWF)，在运算部224中使用寄存器COEF、ADSUB的值。
运算部224包含乘法部230、加法部231、参数计算部232。乘法部230将寄存器COEF、ADSUB的值相乘，计算新的输出频率与当前的输出频率之差(以下设为差分值)。这里，本实施方式的COEF是2的幂的指数部的值，确定ADSUB的偏移量。因此，乘法部230可以是乘法器，但如果将COEF限定为2的幂的指数，则能够通过位偏移器实现。此时，与使用乘法器的情况相比，能够抑制乘法部230的电路规模的增大，从而能够实现小型的振荡电路12。
加法部231根据当前的寄存器NINT、NFRAC、ODIV的值和由乘法部230计算出的差分值，求出新的输出频率。加法部231例如可以构成为包含加法器。并且，参数计算部232计算用于实现新的输出频率的参数(NINT、NFRAC、ODIV)。而且，当与第1实施方式同样地在寄存器NEWF中写入“1”时，寄存器NINT、NFRAC、ODIV分别从参数计算部232接收用于实现新的输出频率的参数(NINT、NFRAC、ODIV)，从而振荡信号124的频率发生变化。
图8是示出本实施方式的振荡电路12的寄存器映射图的图。另外，对与图2、图5、图18相同的要素标注相同的标号并省略说明。在本实施方式的振荡电路12中，寄存器COEF被分配到地址为10的寄存器名称“Freq10”。寄存器ADSUB被分配到地址为14的、寄存器名称“Freq11”。寄存器NEWF与第1实施方式同样，被分配到地址为15的寄存器名称“SysCtrl”的位2。
这里，如上所述，COEF的值不会频繁发生变化，例如在进行粗调的阶段被设定为128，在进行微调的阶段被设定为1。因此，如本实施方式那样，“Freq10”和“Freq11”的地址可以是不连续的。另外，作为另一实施方式，可以将“Freq10”的地址设为13而使其与“Freq11”连续。
图9是示出与本实施方式的振荡电路12之间的通信步骤的图。另外，对与图3、图6、图19相同的要素标注相同的标号并省略说明。在第1实施方式中，是输出数据(Freq00)～数据(Freq04)，与此相对，在本实施方式的振荡电路12中，仅输出数据(Freq11)。因此，与第1实施方式相比，能够减少数据的传输量，缩短变更输出频率所需的通信时间。因此，在本实施方式的振荡电路12中，能够进一步提高调制频带。
1.4.第4实施方式
图10是包含第4实施方式的振荡电路12的振荡器200的框图。对与图1、图4、图7相同的要素标注相同的标号并省略说明。本实施方式的振荡电路12与第3实施方式的振荡电路12不同，不利用NEWF来调整输出频率的变更定时，因此存储部223不包含寄存器NEWF。此外，主设备不需要发送NEWF，因此，与第3实施方式的振荡电路12相比，能够进一步减少数据的传输量。因此，在本实施方式的振荡电路12中，能够进一步提高调制频带。
本实施方式的振荡电路12在地址14(与本发明的规定地址对应)的寄存器“Freq11”中写入了ADSUB[7：0]的情况下，分别在寄存器NINT、NFRAC、ODIV中写入运算部224计算出的新的参数，从而得到反映了这些新参数的输出频率。
在本实施方式的振荡电路12中，寄存器“Freq11”兼有第3实施方式中的寄存器NEWF的功能。因此，与第3实施方式的振荡电路12相比，能够进一步减少数据的传输量，能够进一步提高调制频带。
图11是示出本实施方式的振荡电路12的寄存器映射图的图。另外，对与图2、图5、图8、图18相同的要素标注相同的标号并省略说明。本实施方式的振荡电路12与第3实施方式的振荡电路12不同，不包含寄存器NEWF。并且，如上所述，“Freq11”兼有第3实施方式中的寄存器NEWF的功能。
图12是示出与本实施方式的振荡电路12之间的通信步骤的图。另外，对与图3、图6、图9、图19相同的要素标注相同的标号并省略说明。如图12所示，在本实施方式的振荡电路12中，与第3实施方式相比，主设备不输出“数据(SysCtrl)”，因此能够进一步减少数据的传输量，缩短变更输出频率所需的通信时间。因此，在本实施方式的振荡电路12中，能够进一步提高调制频带。
2.电子设备
使用图13～图16来说明本实施方式的电子设备300。另外，对与图1～图12、图18、图19相同的要素标注相同的编号、标号并省略说明。
图13是电子设备300的功能框图。电子设备300构成为包含：具有振荡电路12和石英振子26的振荡器200、CPU(Central Processing Unit)320、操作部330、ROM(Read Only Memory)340、RAM(Random Access Memory)350、通信部360、显示部370、声音输出部380。此外，电子设备300可省略或变更图13的构成要素(各部)的一部分，也可以是附加其它构成要素后的结构。
除了CPU320以外，振荡器200还向各部提供时钟脉冲(省略图示)。此外，振荡器200可以使振荡电路12和石英振子26一体化而进行封装。
CPU320根据存储在ROM340等中的程序，采用振荡电路12输出的时钟脉冲进行各种计算处理或控制处理。具体地说，CPU320执行与来自操作部330的操作信号相应的各种处理、为了与外部进行数据通信而控制通信部360的处理、发送用于使显示部370显示各种信息的显示信号的处理、使声音输出部380输出各种声音的处理等。
操作部330是由操作键或按钮开关等构成的输入装置，向CPU320输出与用户的操作相应的操作信号。
ROM340存储用于供CPU320进行各种计算处理或控制处理的程序或数据等。
RAM350作为CPU320的作业区域进行使用，临时存储从ROM340读出的程序或数据、由操作部330输入的数据、CPU320根据各种程序而执行的运算结果等。
通信部360进行用于建立CPU320与外部装置之间的数据通信的各种控制。
显示部370是由LCD(Liquid Crystal Display：液晶显示器)等构成的显示装置，根据从CPU 320输入的显示信号显示各种信息。
并且，声音输出部380是扬声器等输出声音的装置。
如上所述，振荡器200所包含的振荡电路12能够在较高的调制频带中高精度地调整输出频率、且能够调整输出频率的变更定时。因此，能够实现可立即得到期望频率的电子设备300。
作为电子设备300，可以考虑各种电子设备。例如可列举个人计算机(例如移动型个人计算机、膝上型个人计算机、平板型个人计算机)、移动电话机等移动终端、数字照相机、喷墨式排出装置(例如喷墨打印机)、路由器或开关等存储区域网络设备、局域网设备、移动终端基站用设备、电视机、摄像机、录像机、车载导航装置、寻呼机、电子记事本(也包含通信功能)、电子辞典、计算器、电子游戏设备、游戏用控制器、文字处理器、工作站、视频电话、防盗用电视监视器、电子双筒镜、POS终端、医疗设备(例如电子体温计、血压计、血糖计、心电图计测装置、超声波诊断装置、电子内窥镜)、鱼群探测器、各种测定设备、计量仪器类(例如车辆、飞机、船舶的计量仪器类)、飞行模拟器、头戴式显示器、运动轨迹仪、运动跟踪器、运动控制器、PDR(步行者位置方位计测)、抖动消除器等。
图14是作为电子设备300的一例的抖动消除器300A的框图。另外，对与图13相同的要素标注相同的标号并省略说明。抖动消除器300A生成与基准信号完全同步的时钟(图14的输出信号)。如图14所示，抖动消除器300A包含数字控制振荡器(Digital Controlled Oscillator、图14的DCO 200A)、相位比较器2、控制器3、分频器(图14的DIV 5)。此外，如图14的例子所示，抖动消除器300A还可以包含上位网络设备6、存储器7、备用电源8。DCO 200A与包含上述振荡电路12以及振荡元件的振荡器200对应。
相位比较器2检测DCO 200A的输出信号与基准信号的相位差或频率差，作为数字信号输出。例如，抖动消除器300A可被用作得到上位网络的基准信号而构成网络同步的装置。
控制器3根据相位比较器2的输出信号，生成用于调整输出信号的频率的上述参数。控制器3使用串行时钟SCL、串行数据SDA，将所生成的参数(例如NINT、NFRAC、ODIV)输出到DCO 200A。
控制器3可以具有CPU 320、和记录有该CPU 320执行的程序的ROM 340。CPU320通过依照上述程序进行动作，除了生成控制电压数据、参数的处理以外，还可以将这些数据和参数存储到存储器7中，并且可以进行在启动时、电源恢复时等读入存储器7所保存的控制电压数据、参数的处理。
DIV 5对从DCO 200A输出并输入到相位比较器2的输出信号的频率进行分频。上位网络设备6从网络接收信号，向相位比较器2输出基准信号。存储器7与控制器3连接，可由能够随时进行改写的SRAM等构成。备用电源8是为了使存储器7不丢失所存储的数据而设置的电源。
图15是示出CPU 320进行的串行通信的例子的流程图。这里，DCO 200A包含第1实施方式的振荡电路12。此外，假定为了调整DCO 200A的输出信号的频率，CPU 320对调整式(2)的小数部分的参数即NFRAC进行变更的情况。即，不变更NINT、ODIV。但是，该情况下，由于NFRAC具有比传输单位大的位数，因此CPU320也需要控制成尽量减少不必要的传输来提高调制频带。
CPU 320根据当前的参数(NINT、NFRAC、ODIV)和来自相位比较器2的相位差，计算新的参数(S10)。这里，CPU 320要变更的参数仅为NFRAC。CPU 320按照每个传输单位(8位)，即按照存储NFRAC的每个寄存器，针对新的NFRAC判定有无变更。CPU 320是按照寄存器的地址从小到大的顺序进行判定。
首先，CPU 320判定寄存器“Freq02”(参照图2)所存储的NFRAC[23：16]的值是否产生差异(S20)。在NFRAC[23：16]的值产生差异的情况下(S20的“是”)，CPU 320将寄存器地址(参照图3)设为12而进行发送(S22)，进入步骤S40。
在NFRAC[23：16]的值未产生差异的情况下，即不需要寄存器“Freq02”的变更的情况下(S20的“否”)，CPU 320判定寄存器“Freq03”(参照图2)所存储的NFRAC[15：8]的值是否产生差异(S30)。在NFRAC[15：8]的值产生差异的情况下(S30的“是”)，CPU 320将寄存器地址设为13而进行发送(S32)，进入步骤S40。
在NFRAC[15：8]的值未产生差异的情况下，即不需要寄存器“Freq03”的变更的情况下(S30的“否”)，将寄存器地址设为14而进行发送(S34)，进入步骤S40。通过进行这样的分支处理，CPU 320能够减少不必要的传输，因此能够提高调制频带。
然后，CPU 320按照字节单位发送新的参数、即新的NFRAC(S40)。在将新的NFRAC存储到寄存器U＿NFRAC(参照图1)后，CPU 320变更为基于新的参数(新的NFRAC)的输出频率(S42)。具体而言，CPU 320在寄存器NEWF(参照图1)中写入“1”。然后，重复进行S10～S42。
图16是示出CPU 320进行的另一串行通信的例子的流程图。这里，DCO 200A包含第3实施方式的振荡电路12。CPU 320计算基于当前参数(COEF、ADSUB)的当前输出频率(当前的频率设定值)与在调整后(参数变更后)期望输出的期望频率(目标频率设定值)之差(差分值)(S110)。
然后，CPU 320对此次计算出的差分值(以下为当前差分值)、与例如存储在存储器7中的上次计算出的差分值(以下为上次差分值)进行比较，判定位数是否相同(S120)。这里，COEF指定ADSUB的系数，差分值通过将COEF和ADSUB相乘来表示。因此，如果上次差分值的位数和当前差分值的位数相同，则能够使用相同的系数，因此不需要变更COEF的值。
即，如果上次差分值的位数和当前差分值的位数相同(S120的“是”)，则CPU 320根据当前差分值计算ADSUB(S142)，仅发送ADSUB(S144)。但是，如果上次差分值的位数和当前差分值的位数不同(S120的“否”)，则CPU 320根据当前差分值进行COEF的计算(S130)、和ADSUB的计算(S132)，发送COEF和ADSUB(S134)。
在步骤S134或S144后，CPU 320变更为基于新的参数的输出频率(S150)。具体而言，CPU 320在寄存器NEWF(参照图7)中写入“1”。然后，重复进行S110～S150。
DCO 200A所包含的振荡电路12能够在较高的调制频带中高精度地调整输出频率、且能够调整输出频率的变更定时。因此，CPU 320通过进行依照图15、图16的流程图的控制，能够实现可立即得到期望频率的抖动消除器300A。
3.移动体
采用图17来说明本实施方式的移动体400。图17是示出本实施方式的移动体400的一例的图(俯视图)。图17所示的移动体400构成为包含振荡电路410、进行发动机系统、制动系统、无钥匙进入系统等的各种控制的控制器420、430、440、电池450、备用电池460。此外，本实施方式的移动体400可省略或变更图17的构成要素(各部)的一部分，也可以是附加其它构成要素后的结构。
振荡电路410对应于上述振荡电路12，与未图示的石英振子26连接后进行使用，但也可以置换为振荡器200。省略其它构成要素的详细说明，为了对移动体400的移动进行必要的控制而需要较高的可靠性。例如，除了电池450之外，还具有备用电池460，由此提高可靠性。
为了确保振荡电路410输出的时钟脉冲的高可靠性，需要能够立即调整为期望的频率。振荡电路410通过包含振荡电路12，能够迅速地进行高精度的调整。因此，能够实现可靠性高的移动体400。
作为这样的移动体400，可以考虑各种移动体，例如可列举汽车(也包含电动汽车)、喷气式飞机或直升飞机等飞机、船舶、火箭、人造卫星等。
4.其他
本发明包含与在上述实施方式中说明的结构实质相同的结构(例如，功能、方法以及结果相同的结构，或者目的以及效果相同的结构)。此外，本发明包含对实施方式中说明的结构的非本质部分进行置换后的结构。此外，本发明包含能够起到与在实施方式中说明的结构相同作用效果的结构或达到相同目的的结构。此外，本发明包含对在实施方式中说明的结构附加公知技术后的结构。

Claims (8)

1.一种振荡电路，其使振荡元件振荡来生成振荡信号，该振荡电路包含：
通信部，其通过串行传输来接收频率设定数据和频率变更数据，所述频率设定数据用于对所述振荡信号的频率进行设定，所述频率变更数据给出根据所述频率设定数据变更所述振荡信号的频率的定时；以及
寄存器，其存储所述通信部接收到的所述频率设定数据和所述频率变更数据，
存储所述频率设定数据的寄存器的地址和存储所述频率变更数据的寄存器的地址是连续的。
2.一种振荡电路，其使振荡元件振荡来生成振荡信号，该振荡电路包含：
通信部，其通过串行传输来接收频率设定数据，所述频率设定数据用于对所述振荡信号的频率进行设定；以及
寄存器，其按照所述串行传输的传输单位对所述通信部接收到的所述频率设定数据进行分割而存储，
通过将所述频率设定数据写入存储所述频率设定数据的寄存器中的、规定地址的寄存器，来根据所述频率设定数据变更所述振荡信号的频率。
3.根据权利要求1所述的振荡电路，其中，
所述通信部接收包含第1设定数据和第2设定数据的所述频率设定数据，
所述振荡信号的变更前的频率与变更后的频率之差由所述第1设定数据与所述第2设定数据相乘而得的值给出。
4.根据权利要求2所述的振荡电路，其中，
所述通信部接收包含第1设定数据和第2设定数据的所述频率设定数据，
所述振荡信号的变更前的频率与变更后的频率之差由所述第1设定数据与所述第2设定数据相乘而得的值给出，
所述规定地址的寄存器是存储所述第1设定数据的寄存器。
5.根据权利要求3或4所述的振荡电路，其中，
所述第2设定数据是确定所述第1设定数据的偏移量的数据。
6.一种振荡器，其包含：
权利要求1～4中的任意一项所述的振荡电路；以及
所述振荡元件。
7.一种电子设备，其包含权利要求1～4中的任意一项所述的振荡电路或权利要求6所述的振荡器。
8.一种移动体，其包含权利要求1～4中的任意一项所述的振荡电路或权利要求6所述的振荡器。
CN201410545296.5A 2013-10-16 2014-10-15 振荡电路、振荡器、电子设备以及移动体 Active CN104579328B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013215623A JP6354932B2 (ja) 2013-10-16 2013-10-16 発振回路、発振器、電子機器および移動体
JP2013-215623 2013-10-16

Publications (2)

Publication Number Publication Date
CN104579328A true CN104579328A (zh) 2015-04-29
CN104579328B CN104579328B (zh) 2019-03-19

Family

ID=52809176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410545296.5A Active CN104579328B (zh) 2013-10-16 2014-10-15 振荡电路、振荡器、电子设备以及移动体

Country Status (3)

Country Link
US (1) US9503108B2 (zh)
JP (1) JP6354932B2 (zh)
CN (1) CN104579328B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107306132A (zh) * 2016-04-25 2017-10-31 精工爱普生株式会社 电路装置、振荡器、电子设备以及移动体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092698A (ja) * 2015-11-10 2017-05-25 セイコーエプソン株式会社 発振器、電子機器、及び、移動体
DE102016120326A1 (de) * 2016-10-25 2018-04-26 Endress+Hauser SE+Co. KG Verfahren zur Zustandsüberwachung eines elektromechanischen Resonators
DE112018001670T5 (de) * 2017-03-30 2019-12-19 Hoya Corporation Elektronische endoskopvorrichtung
CN108011661B (zh) * 2017-11-29 2020-01-14 清华大学 一种卫星网络路由震荡抑制方法和系统
JP2022103739A (ja) * 2020-12-28 2022-07-08 セイコーエプソン株式会社 回路装置及び発振器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081164A (en) * 1997-01-09 2000-06-27 Seiko Epson Corporation PLL oscillator package and production method thereof
CN103095290A (zh) * 2011-11-02 2013-05-08 日本电波工业株式会社 振荡器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3526363A1 (de) * 1985-07-19 1987-01-22 Siemens Ag Verfahren zum herstellen eines einstellbaren frequenzgenerators
US5142247A (en) * 1991-08-06 1992-08-25 Compaq Computer Corporation Multiple frequency phase-locked loop clock generator with stable transitions between frequencies
US5160900A (en) * 1992-01-21 1992-11-03 Nokia Mobile Phones Ltd. Method to speed up the training of a shift oscillator in a frequency synthesizer
JPH05284021A (ja) 1992-04-06 1993-10-29 Sony Corp 周波数シンセサイザ
JP2953992B2 (ja) * 1995-06-02 1999-09-27 埼玉日本電気株式会社 Ｐｌｌ回路
JP2842847B2 (ja) * 1995-07-18 1999-01-06 山形日本電気株式会社 Ｐｌｌシンセサイザ回路
US5748047A (en) * 1996-08-15 1998-05-05 Northrop Grumman Corporation Microwave frequency generator and method of generating a desired microwave frequency signal
US5834987A (en) * 1997-07-30 1998-11-10 Ercisson Inc. Frequency synthesizer systems and methods for three-point modulation with a DC response
DE69826835T2 (de) * 1998-05-29 2006-02-23 Motorola Semiconducteurs S.A. Frequenzsynthetisierer
JP2001187455A (ja) * 1998-11-02 2001-07-10 Seiko Epson Corp インク容器およびそれを用いる印刷装置
JP2000242553A (ja) * 1999-02-19 2000-09-08 Kenwood Corp データ転送方法
US6292507B1 (en) * 1999-09-01 2001-09-18 Lexmark International, Inc. Method and apparatus for compensating a spread spectrum clock generator
JP2003158453A (ja) 2001-11-20 2003-05-30 Sharp Corp ローカル信号発生回路
JP2006005489A (ja) * 2004-06-15 2006-01-05 Sharp Corp Ｐｌｌ回路および高周波受信装置
JP2006015700A (ja) * 2004-07-05 2006-01-19 Canon Inc 画像形成装置及びその制御方法
JP2007124478A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
WO2007091516A1 (ja) * 2006-02-07 2007-08-16 Mitsubishi Electric Corporation フラクショナル－ｎ方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路
JP4879765B2 (ja) * 2007-01-29 2012-02-22 パナソニック株式会社 Ｉ２ｃバス制御回路
US7755527B2 (en) 2008-01-16 2010-07-13 Microchip Technology Incorporated Read and write interface communications protocol for digital-to-analog signal converter with non-volatile memory
JP6206006B2 (ja) * 2013-08-30 2017-10-04 京セラドキュメントソリューションズ株式会社 データ処理装置及び画像形成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081164A (en) * 1997-01-09 2000-06-27 Seiko Epson Corporation PLL oscillator package and production method thereof
CN103095290A (zh) * 2011-11-02 2013-05-08 日本电波工业株式会社 振荡器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
互联网: "《https://wenku.baidu.com/view/2ab332d884254b35eefd34c3.html》", 20 January 2013 *
互联网: "《https://wenku.baidu.com/view/8b67b37da26925c52cc5bfdc.html》", 2 September 2010 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107306132A (zh) * 2016-04-25 2017-10-31 精工爱普生株式会社 电路装置、振荡器、电子设备以及移动体

Also Published As

Publication number Publication date
US20150102860A1 (en) 2015-04-16
CN104579328B (zh) 2019-03-19
JP2015080071A (ja) 2015-04-23
US9503108B2 (en) 2016-11-22
JP6354932B2 (ja) 2018-07-11

Similar Documents

Publication Publication Date Title
CN104579328A (zh) 振荡电路、振荡器、电子设备以及移动体
CN107306132B (zh) 电路装置、振荡器、电子设备以及移动体
US10171094B2 (en) High accuracy clock synchronization circuit
CN107483016A (zh) 温度补偿型振荡电路、振荡器及其制造方法、电子设备、移动体
CN104753529A (zh) 振荡电路、振荡器、电子设备、移动体和振荡器频率调整方法
CN106953633A (zh) 电路装置、振荡器、电子设备以及移动体
CN106817080A (zh) 电路装置、振荡器、电子设备、移动体及振荡器的制造方法
CN103427829A (zh) 温度信息生成电路、振荡器、电子设备、温度补偿系统
US11101806B2 (en) Frequency regulator and frequency regulating method thereof, and electronic device
CN107870555A (zh) 电路装置、物理量测量装置、电子设备和移动体
US10686457B2 (en) Circuit device, oscillator, electronic apparatus and vehicle
US9628096B2 (en) Oscillation circuit, oscillator, fractional N-PLL circuit, electronic apparatus, moving object, and determination method of reference frequency of fractional N-PLL circuit
JP2017199946A (ja) 回路装置、発振器、電子機器及び移動体
CN111669125B (zh) 振荡器、电子设备以及移动体
CN104601144A (zh) 时钟生成装置、电子设备、移动体以及时钟生成方法
JP6319551B2 (ja) クロック生成装置、電子機器、移動体及びクロック生成方法
CN106953597A (zh) 电路装置、振荡器、电子设备以及移动体
CN104753465B (zh) 振荡电路、振荡器、电子设备和移动体
CN104579171A (zh) 振荡电路、振荡器、电子设备以及移动体
CN111669124B (zh) 振荡器、电子设备以及移动体
CN106961251A (zh) 电路装置、振荡器、电子设备以及移动体
CN104242821A (zh) 可变电容电路、振荡电路、振动器件及其制造方法
JP6778715B2 (ja) 発振回路、発振器、電子機器および移動体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant