CN102067440B - Pll校准 - Google Patents

Pll校准 Download PDF

Info

Publication number
CN102067440B
CN102067440B CN2008801237290A CN200880123729A CN102067440B CN 102067440 B CN102067440 B CN 102067440B CN 2008801237290 A CN2008801237290 A CN 2008801237290A CN 200880123729 A CN200880123729 A CN 200880123729A CN 102067440 B CN102067440 B CN 102067440B
Authority
CN
China
Prior art keywords
energy
gain coefficient
error signal
signal
modulation signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801237290A
Other languages
English (en)
Other versions
CN102067440A (zh
Inventor
蒂姆·里德格斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST Ericsson SA
Original Assignee
ST Ericsson SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST Ericsson SA filed Critical ST Ericsson SA
Publication of CN102067440A publication Critical patent/CN102067440A/zh
Application granted granted Critical
Publication of CN102067440B publication Critical patent/CN102067440B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0991Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种将调制信号提供给锁相环的方法,包括对调制信号进行滤波以提供低频分量和高频分量,以分别应用于锁相环的反馈路径以及前馈路径。高频分量在被提供给前馈路径之前以一个增益系数来进行缩放。低频分量也以一个增益系数来进行缩放,并且被提供给前馈路径。调制信号以及环路误差信号的公共低频范围内的能量被估计,并且根据所测得的能量修改增益系数。

Description

PLL校准
技术领域
本发明涉及一种将调制信号提供给锁相环的设备和方法,涉及包括该设备的锁相环,并且涉及包括该设备或锁相环的装备。本发明尤其被应用于但不限于例如移动通信收发器中的无线发射机。
背景技术
在用于例如蜂窝以及连接应用的无线发射机中所使用的公知结构将相位调制提供给锁相环(PLL)中的本地振荡器。这种结构不仅提供合成以实现给定信道频率上的无线操作,而且提供调制信号用于发送。无需用于执行笛卡尔调制的其它路径,例如I&Q结构。并且,在没有传统调制器电路的内在缺陷(其中,失配以及非线性的附加图像、载波以及互调频谱分量对EVM(误差矢量幅度)和频谱再生有贡献)的情况下,PLL精确地生成了期望的频谱。
抛开在PLL内应用相位调制的这些明显内在优势,还存在一些困难。首先,环路表现出一种窄带频率响应。通常,环路截止频率足够低,从而使得本地振荡器的近载波噪声(close-in noise)被清除,同时施加石英参考振荡器频谱的副本。PLL环路带宽中的综合相位噪声必须保持很小,例如小于1°rms,这是因为这有利于残余传输相位误差方面的总体无线链接性能以及对接收机误码率的限制。对于在无线通信系统中使用的PLL,一般的要求有:10至100kHz的环路带宽、以及在2Ghz载波附近的-90dBc的近载波噪声基底。
现在的无线电系统采用带宽调制方案来达到较高的瞬时数据吞吐率。因此,用于发送的调制信号的频谱通常远远宽于PLL带宽。在参考输入端处或者在从可变频率振荡器到相位比较器的反馈路径中引入的调制信号会经历一个低通频率响应。反馈路径需要特别关注,这是因为从数学角度可以看出,改变一个预定标分频器模量在输出频率中引入了一个精确变化,环路反馈确保了振荡器行为的正确控制。这是双点调制环路中的第一个调制点。其特征是具有精确的增益,但是有限的通带。即使可以通过接受来自综合噪声基底的更高的总的相位误差来拓宽环路带宽,但是环路稳定性限定了截止频率的数量级应该小于相位比较参考频率。这导致实际的PLL带宽小于一兆赫。许多通信系统都要求占据多个兆赫宽的频谱的吞吐量。
第二个调制点是本地振荡器控制输入端。在模拟PLL中,这是一个用于从环路滤波器集成电容器获取其平均电势的电压控制引脚。施加附加的电压信号允许振荡器的直接频率调制。但是,PLL试图校正这一干扰。对于信号频率落入环路带宽范围内的信号,环路将产生经放大的误差信号,该经放大的误差信号与干扰产生反作用,从而降低或者消除干扰的影响。对于高于环路带宽的信号频率,环路增益减小,从而将校正措施降低为零。这产生了高通传递函数,其中过渡频率等于环路带宽。其具有与第一调制点的频率传递函数特征互补的频率传递函数特征。增益(对于给定的电压输入,输出频率中的变化)由固有的振荡器增益所设置。通常,这并不是公知的,也没被很好地控制,由在LC谐振电路中使用的电容器的制造所确定。并且,实际电路呈现出随着许多参数(电源电压、温度、输出频率、以及各部分之间的分散性)而变化的增益。因此,在产品操作过程中需要连续地校准增益。
如上所述,可以按照互补的方式来使用所述两点,从而将任意频率调制提供给在PLL中控制的振荡器。对齐两个通路增益从而实现理想的平坦的频率响应,仍然是个问题。对各种数字调制方案的分析仅仅显示较小的增益误差容限,以便实现所要求的频谱性能。尤其是由每单位带宽高比特率所表征的复杂调制的情况,例如在无线LAN(局域网)系统(例如IEEE 802.11a或IEEE 802.11g)中使用的正交频分复用(OFDM)。
发明内容
根据本发明的第一方面,提供了一种用于将调制信号提供给锁相环的设备,所述锁相环包括:
可变频率振荡器,用于在振荡器频率下产生振荡器信号;
可变分频比分频装置,用于利用可变分频比来对振荡器信号进行分频;
相位比较装置,用于产生误差信号,该误差信号表示分频后的振荡器信号和参考信号之间的相位差;
耦接装置,用于提供误差信号给振荡器以控制振荡器频率;
所述设备包括:
调制滤波装置,用于提供调制信号的低频分量以及调制信号的高频分量;
缩放装置,用于以第一增益系数来对低频分量进行缩放,并且以第二增益系数来对高频分量进行缩放;
输出端,用于传递用于控制分频比的低频分量、以及用于与误差信号结合来控制振荡器频率的经缩放的低频分量及经缩放的高频分量;
能量估计装置,用于在调制信号和误差信号的公共频率范围内产生调制信号的能量和误差信号的能量的表示;以及
增益调节装置,用于根据能量的表示来修改第一增益系数和第二增益系数。
因此,本发明提供了对在锁相环中的振荡器的控制输入端注入的调制信号的高频分量的增益的调节。该调节基于在同一点注入的调制信号的低频分量中的能量测量,并且基于环路误差信号中的能量测量,这两个能量测量都是在公共频率范围中进行的。本发明尤其有利在于:能够利用不需要关联器的低复杂度的实现方式来实现增益调节。
根据本发明的第二方面,提供了一种用于将调制信号提供给锁相环的方法,所述锁相环包括:
可变频率振荡器,用于在振荡器频率下产生振荡器信号;
可变分频比分频装置,用于利用可变分频比来对振荡器信号进行分频;
相位比较装置,用于产生误差信号,该误差信号表示分频后的振荡器信号和参考信号之间的相位差;
耦接装置,用于提供误差信号给振荡器以控制振荡器频率;
所述方法包括:
通过对调制信号进行滤波来提供调制信号的低频分量以及调制信号的高频分量;
以第一增益系数来对低频分量进行缩放,并且以第二增益系数来对高频分量进行缩放;
传递用于控制分频比的低频分量、以及用于与误差信号结合来控制振荡器频率的经缩放的低频分量及经缩放的高频分量;
在调制信号和误差信号的公共频率范围内产生调制信号的能量和误差信号的能量的表示;以及
根据能量的表示来修改第一增益系数和第二增益系数。
根据本发明的第三方面,提供了一种锁相环,包括根据本发明的第一方面所限定的锁相环以及根据本发明的第一方面的设备。
根据本发明的另一方面,提供了一种集成电路,包括根据本发明的第一方面的设备。
根据本发明的另一方面,提供了一种无线电发射机,包括根据本发明的第三方面的锁相环。
根据本发明的另一方面,一种计算机程序,用于执行根据本发明第二方面所述的方法。本发明还扩展至一种计算机可读介质,包括这种计算机程序。
锁相环还具有低通环路滤波装置,用于对误差信号进行滤波,并且可选地,能量估计装置用于根据滤波后的误差信号来产生公共频率范围内误差信号的能量表示。并且公共频率范围可对应于环路滤波装置的带宽。这些特征可消除或者降低为了能量估计而对误差信号进行附加滤波的需要。
可选地,能量估计装置用于根据调制信号的低频分量或者调制信号的经缩放的低频分量来产生公共频率范围内调制信号的能量的表示。这样可消除或者降低为了能量估计而对调制信号进行附加滤波的需要。
可选地,能量的表示包括公共频率范围内调制信号的能量的表示以及公共频率范围内误差信号的能量的表示。因此,两个信号的能量可独立估计,从而实现估计的低复杂度实现方式。可替换地,能量的表示包括公共频率范围内调制信号的能量与公共频率范围内误差信号的能量之比的表示。因此,可先形成这些信号之比,随后估计比值的能量,从而实现将要使用的一级能量估计并减少增益调节装置所进行的处理。
可选地,增益调节装置用于以乘法系数来修改第一增益系数和第二增益系数,其中EE表示误差信号的公共频率范围的估计能量,EL表示调制信号的公共频率范围的估计能量,
Figure GSB00001073159700052
其中GL是第一增益系数,GH是第二增益系数,并且k<1。
可选地,EE和EL代表了振荡器的控制输入端的各自能量。这样,通过确保误差信号的和调制信号的公共频率范围在环路中经历同样的增益,能实现高精度。
可选地,第二增益系数是第一增益系数的2n倍,其中n为正整数。在这种情况下,被k除或者乘可简单地通过寄存器中的二进制值的一个或多个右移或者左移来实现。
可选地,增益调节装置用于根据调制类型来修改第一增益系数和第二增益系数中的至少一个。这样,设备可用于具有各自不同频谱的不同类型的调制信号。
可选地,设备包括直流去除装置,用于在误差信号的能量估计之前从误差信号去除直流分量。这去除了在能量估计期间需要考虑直流的需要。
可选地,锁相环包括锁定检测装置,用于产生失锁(out-of-lock)指示,并且增益调节装置可用于响应于失锁指示而被禁止修改第一增益系数和第二增益系数。这能够防止环路在获取锁定的同时增益调节装置对瞬时环路信号进行反应。
可选地,锁相环包括存储装置,用于存储第一增益系数和第二增益系数的表示,并且第一和第二缩放装置用于采用各自所存储的值来进行其缩放。这实现了增益系数的快速调节,这在例如时分多址访问系统中很有利。
可选地,锁相环包括存储装置,用于存储第二增益系数的值,并且第一和第二缩放装置用于采用所存储的值来进行它们的缩放。这同样实现了增益系数的快速调节,并具有减低的存储需要。
可选地,锁相环包括存储装置,用于存储误差信号的直流分量的值,并且直流去除装置用于采用所存储的值来进行直流去除。这实现了快速的直流去除以及随后增益系数的快速调节,这在例如时分多址访问系统中很有利。
相应的可选特征同样适合于根据本发明的方法。
附图说明
现在将仅仅通过示例的方式参考附图来描述本发明,其中:
图1是考虑正被调制的情况下的锁相环的实施例的示意框图;
图2是示出了求和级的替换结构的示意框图;
图3是图示了对锁相环进行调制的方法的流程图;
图4是考虑正被调制的情况下的锁相环的另一实施例的示意框图;
图5是考虑正被调制的情况下的锁相环的又一实施例的示意框图;以及
图6是具有锁相环的收发机的示意框图。
具体实施方式
参见图1,其中示出了振荡器10,例如压控振荡器或者数控振荡器,其具有用于控制振荡器10的频率的控制输入端12、以及用于振荡器信号的输出端14。在数控振荡器中,振荡器信号的频率由数字输入字所控制。输出端14被耦接至用于对振荡器信号进行分频的分频器20的输入端。分频器20具有用于分频后的振荡器信号的输出端24。输出端24被耦接至相位比较器30的第一输入端,相位比较器30还具有用于参考信号的第二输入端36。相位比较器30将分频后的振荡器信号的相位与参考信号的相位进行比较,并且在输出端34提供误差信号,该误差信号表示振荡器信号与参考信号之间的相位差。相位比较器30可能是一个时间到数字的转换器,例如该转换器产生与两个输入信号的边缘的到达时间之差成正比的数字式字(digital word)。输出端34被耦接至用于对误差信号进行低通滤波的环路滤波器40的输入端。环路滤波器40的输出端44被耦接至用于控制振荡器10的频率的控制输入端12。图1的上述元件形成了一个基本的锁相环。
可以在两个点对环路进行调制。首先,分频器20具有用于控制分频器20的分频比的控制输入22。存在一个可选的求和级130,用于对在输入端132提供的第一调制分量和在输入端131提供的可选的信道选择信号进行求和。信道选择信号可被用于选择振荡器的中心频率。求和级130的输出端被耦接至∑-△转换器50的输入端52,并且∑-△转换器50的输出端被耦接至分频器20的用于控制分频比的控制输入22。其次,存在用于对输出端44处的滤波后的误差信号和另一调制分量进行求和的求和级60,并且求和级60的输出端被耦接至振荡器10的输入端12。
可以在足够高的速率下将调制信号提供作为数字式字,从而正确地对调制信号所占用的带宽进行编码。通常,对于极化调制方案(其中,幅度和相位信息被分开处理),一旦幅度分量和相位分量被重新组合,用于瞬时频率信息的带宽显著地大于所得到的输出频谱。例如,对于EDGE移动通信标准,虽然输出的调制频谱的宽度通常是±135kHz,但是需要在至少±1MHz的带宽上对频率调制进行编码,从而时钟速率可能是6.5MHz。
下文描述了用于产生调制分量的设备200。
滤波级90具有用于调制信号的输入端92。滤波级包括低通滤波器94和高通滤波器96,用于对调制信号进行滤波。低通滤波器在输出端95提供调制信号的低频分量,该低频分量的带宽处于环路带宽之内;并且高通滤波器96在输出端97提供调制信号的高频分量,该高频分量的频率高于(可选地低于)环路带宽。输出端95被耦接至输入端132,所以,低频分量对应于上述第一调制分量。
输出端95还被耦接至缩放级70的输入端,缩放级70还具有用于第一增益系数的另一输入端72。缩放级70以第一增益系数对低频分量进行缩放,并且在与求和级60的输入端相连接的输出端74处提供经缩放的低频分量。
输出端97还耦接至缩放级80的输入端,缩放级80还具有用于第二增益系数的另一输入端82。缩放级80以第二增益系数对高频分量进行缩放,并且在与求和级60的输入端相连接的输出端84提供经缩放的高频分量。求和级60将经缩放的低频和高频分量与滤波后的误差信号相加。因此,经缩放的低频和高频分量共同地对应于上述另一调制分量。图2图示了具有不同求和阶的求和级60的替换结构。
环路滤波器40的输出端44被耦接至用于从滤波后的误差信号中去除直流(DC)的直流去除级100。直流去除级100的输出端被耦接至能量估计级110的输入端。缩放级70的输出端74被耦接到能量估计级110的输入端。存在一个与直流去除级100相耦接的可选的存储器105,用于存储直流值的表示,通常只有在环路已经实现锁定时(为此提供了如下所述的锁定检测级126)才存储直流值的表示,否则瞬态信号会作为调制信号而被处理,由此得到错误的增益系数。可在环路操作期间对所存储的直流值进行更新,例如在收发机的发送或者接收期间。所存储的值可被用来辅助随后的直流去除。
能量估计级110适于估计滤波后的误差信号在经过直流去除之后的能量、以及各个测量级111、112中的缩放后的低频分量的能量,并且在与增益调节级120的输入端相耦接的输出端上提供估计结果。对能量进行估计的频率范围在本说明书中被称为公共频率范围,其处于环路带宽范围内。对于误差信号、以及调制信号的低频分量来说,用于能量估计的公共频率范围是相等的。公共频率范围可以具有低通特性或者带通特性,虽然低通特性实现了更简单的滤波。
测量级111、112可能包括各自的滤波器以定义公共频率范围,并且提供每个滤波器的平均输出的表示作为能量的估计结果。在另一实施例中,并不采用简单的平均,而是可以按照其他方式来估计能量,例如真均方根(true rms)值、整流后的信号的均值、或者峰值和均值的加权组合,对测量级111和112采用了同样的方法。
在另一实施例中,能量估计级110适用于确定误差信号与公共频率范围中的调制的比值,随后估计该比值的能量。在这种情况下,比值的能量随后被提供给增益调节级120。
增益调节级120采用估计出来的缩放后的低频分量的能量和误差信号的能量,或者这些分量之比的能量,从而确定第一和第二增益系数各自的新值。第一增益系数GL的新值GL’可被确定为:
G L ′ = G L · k 1 - k E E E L - - - ( 1 )
并且,第二增益系数GH的新值GH’可被确定为:
G H ′ = G H · k 1 - k E E E L - - - ( 2 )
其中,GL是第一增益系数的当前值,GH是第二增益系数的当前值,EE是公共频率范围内的滤波后的误差信号的估计能量,EL是公共频率范围内的缩放后的低频分量的估计能量,并且
Figure GSB00001073159700093
因此,两个增益系数被相同的比例(即
Figure GSB00001073159700094
)所调节。这是因为,传递给振荡器10的输入端12的误差信号以及缩放后的低频分量都经历了相同的环路增益误差。EE/EL比值是测得的能量比值,k/(1-k)是期望的能量比值,与期望的能量比值的任何偏离都是因为到振荡器10的输入端12的调制路径中增益的差劲调制后的值。因此,增益误差可表示为
Figure GSB00001073159700095
第一和第二增益系数以常数k相关,因此,可很方便地根据一个增益系数来计算另一增益系数,例如GL′=k·GH′或者GH′=GL′/k。k的值可任意选择,但是数值k=1/2n(其中n是正整数,例如k=0.5)是有利的,这是因为被k乘或者除可以实现为在包含GH′或GL′的值的寄存器中分别进行二进制值的一次或多次右移或者左移。可根据调制信号的频谱来选择k的值。例如,当只有一小部分频谱落在环路带宽之外时,优选地保持k较小,因此提供更多的调制信号给振荡器的控制输入端,而当大部分频谱都落入环路带宽以内时,较大的k值是优选的,其中更多的调制信号被用来控制分频比。因此,如果设备被用于多于一种类型的调制方案,k的值可在操作期间改变。
一般来说,0<GL<1,并且0<GH<1。但是,如果采用了更大的GL值或GH值,连续调节将使得值降低到一之下。增益调节级被耦接以提供第一增益系数的新值GL′给缩放级70的输入端72,并且提供第二增益系数的新值GH′给缩放级80的输入端82。
通过重复第一和第二增益系数的能量估计和调节,增益系数的值将在k.EE=(1-k).EL时收敛。
存在耦接至增益调节级120的可选的存储器125,用于存储新值GL′、GH′以便在增益调节的后续重复循环中调用,那时它们会被用作当前值。可选地,存储仅仅一个新值就足够了,这是因为另一个可计算为:GL′=k·GH′或者GH′=GL′/k。
并且,存在可选的锁定检测级126,其耦接至增益调节级120。锁定检测级126适于通过例如在对环路进行调制之前测量误差信号的幅度来指示锁相环是否被锁定,增益调节级120用于在锁定检测级126指示环路失锁时制止确定第一和第二增益系数每一个的新值。
现在将参考图3来描述用于产生调制分量的设备200的操作。本领域技术人员很熟悉基本锁相环的操作以及双点调制的使用,所以在此不再描述。
参见图3,在步骤300,锁定检测级126执行测试以确定锁相环是否被锁定。如果环路失锁,流程将不会进入下一步。仅仅在环路被锁定的情况下流程才进入步骤310。
在步骤310,调制信号被滤波级90滤波,以提供调制信号的低频分量和高频分量。
在步骤320,以第一增益系数GL对低频分量进行缩放,并且以第二增益系数GH对高频分量进行缩放。该步骤可能包括从存储器125获取两个增益系数或者两个系数之一。
在步骤330,通过将经缩放的低频和高频分量提供给用于对滤波后的误差信号进行加和的求和级60,从而传送经缩放的低频和高频分量来用于控制振荡器10的频率。
在步骤340,滤波后的误差信号被接收。在步骤350,直流去除级100从滤波后的误差信号中去除直流分量。该步骤可能包括从存储器105获取预先存储的直流值的表示,并采用它来辅助直流去除。该步骤还可能包括在存储器105中存储所去除的直流分量的值的表示,以用于方法的后续重复循环。
在步骤360,能量估计级110估计缩放后的低频分量的能量以及直流去除之后的滤波后误差信号的能量,并且该能量的表示被提供给增益调节级120。
在步骤370,能量的表示被增益调节级120采用以根据该能量的表示来调节第一和第二增益系数的值。该步骤可能包括从存储器125获取预先存储的第一增益系数和/或第二增益系数的值,并且将这些值用于确定新值。调节可依照上述公式(1)和(2)。步骤370可能还包括在存储器125中存储调节后的第一增益系数和/或第二增益系数的值的表示,以用于方法的后续重复循环。
步骤370之后,流程回到步骤300来进行处理的进一步重复循环。
对图1所示的结构进行的各种改变对于实现本发明来说也是可行的。现在将利用两个其它实施例作为代表来讨论可能的变化。
在图1的实施例中,从滤波后的误差信号估计出了误差信号的公共频率范围内的能量。如果公共频率范围等于环路滤波器40的带宽,这将是非常方便的,这是因为在估计能量之前无需对误差信号进行进一步滤波。可选地,可在误差信号被环路滤波器40滤波之前根据误差信号估计能量,虽然在这种情况下需要在测量级111中进一步滤波来选择误差信号的公共频率范围。这为公共频率范围的选择提供了灵活性。
类似地,在图1的实施例中,从调制信号的低频分量估计出调制信号的公共频率范围内的能量。如果公共频率范围等于低通滤波器94的带宽,这将是非常方便的,这是因为在估计能量之前无需在测量级112中对调制信号进行进一步滤波。可选地,可在调制信号被低通滤波器94滤波之前根据调制信号估计能量,虽然在这种情况下需要在测量级112中进一步滤波来选择调制信号的公共频率范围。这为公共频率范围的选择提供了灵活性。
而且,在图1的实施例中,从被缩放级70缩放后的调制信号的低频分量估计出调制信号的公共频率范围内的能量。可选地,可以从被缩放级70缩放之前的调制信号的低频分量估计出能量。
不管为了能量估计而从哪个点提取了调制信号,如果采用了公式(1)和(2),则EE和EL应该分别代表振荡器10的输入端12处的公共频率范围内的滤波后的误差信号的估计能量以及调制信号的估计能量。因此,如果在输入端12不包括缩放的点处提取调制信号用于能量估计,则应该利用能量估计级110或增益调节级120来提供补偿缩放。因此,例如如果在以缩放级70中的缩放系数GL进行缩放之前,对输出端95处提取的调制信号的低频分量执行能量估计,那么要么利用能量估计级110要么利用增益调节级120来对低频分量的能量估计提供系数为GL的缩放。
现在将参考图4来描述第二实施例。仅仅描述用于产生调制分量的设备500和设备200之间的差别。等同的模块(尤其是基本的锁相环)以及点12和132处提供的调制,将不再描述。执行与图1的模块的功能相同的功能的模块将被标有相同编号,虽然采用了不同方式来实施功能,不同之处将被描述。
在图4中,直流去除级100包括直流估计级101,直流估计级101的输入端耦接至环路滤波器40的输出端44,直流去除级100还包括减法级102,减法级102的一个输入端耦接至直流估计级101的输出端,减法级102的另一个输入端耦接至相位比较器30的输出端34。因此,减法级102被配置成从相位比较器30所提供的误差信号中减去在环路滤波器40的输出端处由直流估计级101所估计出来的直流电平。
直流去除级100的输出端耦接至能量估计级110的测量级111。测量级112耦接至用于接收调制信号(而不是图1所示的缩放后的低频分量)的输入端92。测量级111和112包括滤波来限定用于能量估计的公共频率范围。后面所要描述的能量估计级110或者增益调节装置120考虑了第一增益系数GL以确保对EL正确的估值。
除了下述区别以外,图4所示的设备500等同于参考图3所描述的用于图1的锁相环的方法。在步骤340,相位比较器30输出的误差信号而不是滤波后的误差信号被接收,并且在步骤350,误差信号的直流分量被直流去除级100去除。如同上文,该步骤可能包括从存储器105获取预先存储的直流值的表示,并采用它来辅助直流去除。该步骤还可能包括在存储器105中存储所去除的直流分量的值的表示,以用于方法的后续重复循环。
在步骤360,能量估计级110针对调制信号而不是缩放后的低频分量来估计公共频率范围内的能量,并且针对误差信号而不是直流去除之后的滤波后误差信号来估计公共频率范围内的能量;并且该能量的表示被提供给增益调节级120。
在步骤370,增益调节级120依照上述公式(1)和(2)执行增益调节,但是为了确定EL,能量估计级110针对调制信号所提供的能量估计必须以第一缩放系数GL缩放,从而使其表示提供给振荡器10的输入端12的缩放后的低频分量在公共频率范围内的能量。
现在将参考图5来描述第三实施例。将仅仅描述用于产生调制分量的设备600和设备200之间的差异。等同的模块(尤其是基本的锁相环)以及点12和132处提供的调制,将不再描述。执行与图1的模块的功能相同的功能的模块将被标有相同编号,然而对于采用了不同方式来实施功能,不同之处将被描述。
求和级60执行滤波后的误差信号与低频和高频分量的加和,求和级60仅仅包括一个求和器66,低频分量和高频分量在设备600中相加。
测量级112耦接至输出端95以接收低频分量,而不是接收如图1那样的缩放后的低频分量。在缩放级70的输入端72处的缩放系数不是第一增益系数GL,而是常数k。因此,本实施例中的缩放级70可被实现为二进制寄存器中的右移。
求和级140的输入端分别耦接至输出端97和输出端74。求和级140的输出端144耦接至缩放级150的输入端,缩放级150用于以第二缩放系数GH来缩放已经被常数k缩放过的低频分量和高频分量之和。缩放级150的另一输入端152耦接至增益调节级120以接收第二缩放系数GH。缩放级150的输出端154耦接至用于对滤波后的误差信号进行加和的求和器66。
除了下述区别以外,图5所示的设备600的操作等同于参考图3所描述的用于图1的锁相环的方法。在步骤320,高频分量与被常数k缩放过的低频分量相加,并且以第二增益系数GH对所得到的和进行缩放,这可能包括从存储器125获取第二增益系数GH的步骤。因此,低频分量被k.GH,即GL,所缩放。在步骤360,能量估计级110在共频率范围内估计低频分量的能量,而不是缩放后的低频分量,以及直流去除之后的滤波后误差信号的能量;并且该能量的表示被提供给增益调节级120。对于图4的实施例,在确定EL时,能量估计级110或者增益调节级120必须在步骤360或者步骤370中对所测得的低频分量的能量进行缩放,以确保针对EL确定的值表示了振荡器10的输入端12处的公共频率范围内的调制信号的能量。
三个实施例的特征可结合,尤其是提供误差信号给能量估计级100的不同方式(即,环路滤波器40的预滤波或后滤波)可与提供一部分调制信号给能量估计级100的不同方式(即,以GL进行预缩放或后缩放、以及滤波级90的预滤波或后滤波)相结合。本领域技术人员可以认识到其它可行方式,例如修改图5的方案,在以第二缩放系数GH进行缩放之前从输出端144提供一部分调制信号给能量估计装置110,或者在以k进行缩放之后并在与高频分量相加之前从图5的输出端74提供一部分调制信号给能量估计装置110。
虽然公共频率范围对于误差信号和调制信号来说相等,但是根据调制的频谱的特征,针对误差信号以及针对调制信号来限定公共频率范围所采用的滤波可以是不同的。例如,如果调制信号的频谱中具有一个或多个带隙(gap),例如在直流附近或者在与公共频率范围的上限相对应的频率的附近,那么调制信号的能量的估计可排除带隙的带宽,而不会影响到能量估计,或者可以包括带隙所处的附加带宽,而不会影响能量估计。误差信号具有低通特性,并且其频谱中不具有带隙。
现在将描述设备和方法的其它一些细节。
锁相环将抑制仅仅在第二调制点(输入端12)提供的环路带宽内的调制频率。但是,如果这些频率被同时提供在两个调制点(输入端12和132),则系统仍然可以很好地工作。当将这些频率以统一的增益提供给两个输入端12和132,在振荡器上感应出来的初始调制随后被从振荡器输出端14开始的反馈通路中的分频器20所解调,产生表面上未被干扰的参考信号。这样,相位比较器30输出应该不包含调制频率分量。实际上,两个调制路径的增益之间的任何差异表现为小的相位比较器误差,这继而将产生振荡器输入端12处的补偿信号,以便适当地产生期望的调制频谱。如果振荡器输入端12处的前馈路径的增益太大,补偿信号将具有正极性,并且补偿信号消除了输入端12处的信号的多余部分。如果振荡器输入端12处的前馈路径的增益太小,极性将被调整,并且补偿信号将向调制信号中加入所需电平以补偿差异。
本发明可全部或者部分地在模拟或数字域中实现。例如,用于提供调制的设备200、500、600可以完全在数字域中实现,并且可与模拟锁相环结合使用。实现方式可包括例如处理器、数字信号处理器(DSP)、中央处理单元(CPU)等。可附加地或者可选地,实现方式可包括硬连接的(多个)电路,例如专用集成电路(ASIC)或者嵌入式软件。还应该理解的是,可利用计算机软件或者计算机程序代码来实现本发明。计算机软件或者计算机程序代码可被计算机刻度介质承载。介质可能是物理存储介质,例如只读存储器(ROM)芯片。可选地,也可能是诸如数字多功能盘(DVD-ROM)或紧致盘(CD-ROM)之类的盘。可以是诸如经由有线的电子信号、光信号或者例如发送至卫星等的无线电信号之类的信号。
根据本发明的设备和锁相环可用于通信发射机或者收发机中。参见图6,其示出了无线电通信设备,包括耦接至天线并且耦接至锁相环430的发射机410和接收机420,锁相环430产生本地振荡信号。锁相环430包括设备200或者500或者600,用于在传输期间提供调制给锁相环。
根据阅读本发明公开文本,其它变化或者修改对于本领域技术人员来说是明显的。这些变化或者修改可包括锁相环和接收机领域所公知的等效的其它特征,这些等效特征可代替或者附加于本文已经描述过的特征。
虽然所附权利要求指的是特征的具体结合,但是应该理解的是,本发明公开的范围还包括此处明显或隐含公开的任何新颖特征或者特征的任何组合或者它们的概括,不管其是否涉及与当前任何权利要求中所要求保护的发明相同的发明,也不管其是否缓解了当前发明所解决的任何或所有技术问题。
在不同实施例中描述的特征可在单个实施例中结合。相反,出于简洁的目的而在单个实施例中描述的特征可分别提供或者以任何适当的子组合提供。
申请人在此提醒,在本申请或者由此派生的任何其它申请的审查过程中,新的权利要求可能被归纳成这些特征和/或这些特征的组合。
为了完整,还应该注意,术语“包括”并不排除其他元素或者步骤,术语“一个”或“一种”并不排除多个,单个处理器或其他单元可实现权利要求中引述的多个装置的功能,并且权利要求中的参考标号不应该被解释为对权利要求范围的限制。

Claims (35)

1.一种用于将调制信号提供给锁相环的设备,所述锁相环包括:
可变频率振荡器,用于在振荡器频率下产生振荡器信号;
可变分频比分频装置,用于利用可变分频比来对振荡器信号进行分频;
相位比较装置,用于产生误差信号,该误差信号表示分频后的振荡器信号和参考信号之间的相位差;
耦接装置,用于提供误差信号给振荡器以控制振荡器频率;
所述设备包括:
调制滤波装置,用于提供调制信号的低频分量以及调制信号的高频分量;
缩放装置,用于以第一增益系数来对低频分量进行缩放,并且以第二增益系数来对高频分量进行缩放;
输出端,用于传递用于控制分频比的低频分量、以及用于传递用于与误差信号结合来控制振荡器频率的经缩放的低频分量及经缩放的高频分量;
能量估计装置,用于在调制信号和误差信号的公共频率范围内产生调制信号的能量和误差信号的能量的表示;以及
增益调节装置,用于根据能量的表示来修改第一增益系数和第二增益系数。
2.如权利要求1所述的设备,其中锁相环具有低通环路滤波装置,用于对误差信号进行滤波,并且能量估计装置用于根据滤波后的误差信号来估计公共频率范围内误差信号的能量。
3.如权利要求1或2所述的设备,其中能量估计装置用于根据调制信号的低频分量来估计公共频率范围内调制信号的能量。
4.如权利要求1或2所述的设备,其中能量估计装置用于根据调制信号的经缩放的低频分量来估计公共频率范围内调制信号的能量。
5.如权利要求1或2所述的设备,其中公共频率范围对应于环路滤波装置的带宽。
6.如权利要求1或2所述的设备,其中能量的表示包括公共频率范围内调制信号的能量的表示以及公共频率范围内误差信号的能量的表示。
7.如权利要求1或2所述的设备,其中能量的表示包括公共频率范围内调制信号的能量与公共频率范围内误差信号的能量之比的表示。
8.如权利要求1或2所述的设备,其中增益调节装置用于以乘法系数来修改第一增益系数和第二增益系数,其中EE表示误差信号的公共频率范围的估计的能量,EL表示调制信号的公共频率范围的估计的能量,
Figure FSB00001073159600022
其中GL是第一增益系数,GH是第二增益系数,并且k<1。
9.如权利要求8所述的设备,其中EE和EL代表了振荡器的控制输入端的各自能量。
10.如权利要求1或2所述的设备,其中第二增益系数是第一增益系数的2n倍,其中n为正整数。
11.如权利要求1或2所述的设备,用于具有各自不同频谱的多种类型的调制信号,其中增益调节装置用于根据调制类型来修改第一增益系数和第二增益系数中的至少一个。
12.如权利要求1或2所述的设备,包括直流去除装置,用于在误差信号的能量估计之前从误差信号中去除直流分量。
13.一种锁相环,包括如权利要求1或2所限定的锁相环以及如权利要求1至12之一所述的设备。
14.如权利要求13所述的锁相环,包括锁定检测装置,用于产生失锁指示,并且其中增益调节装置用于响应于失锁指示而禁止修改第一增益系数和第二增益系数。
15.如权利要求13或14所述的锁相环,包括存储装置,用于存储第一增益系数和第二增益系数的表示,并且其中缩放装置用于采用所存储的值来进行缩放。
16.如权利要求13或14所述的锁相环,包括存储装置,用于存储第二增益系数的值,并且其中缩放装置用于采用所存储的值来进行缩放。
17.如权利要求13或14所述的锁相环,包括存储装置,用于存储误差信号的直流分量的值,并且其中直流去除装置用于采用所存储的值来进行直流去除。
18.一种用于将调制信号提供给锁相环的方法,所述锁相环包括:
可变频率振荡器,用于在振荡器频率下产生振荡器信号;
可变分频比分频装置,用于利用可变分频比来对振荡器信号进行分频;
相位比较装置,用于产生误差信号,该误差信号表示分频后的振荡器信号和参考信号之间的相位差;
耦接装置,用于提供误差信号给振荡器以控制振荡器频率;
所述方法包括:
通过对调制信号进行滤波来提供调制信号的低频分量以及调制信号的高频分量;
以第一增益系数来对低频分量进行缩放,并且以第二增益系数来对高频分量进行缩放;
传递用于控制分频比的低频分量、并传递用于与误差信号结合来控制振荡器频率的经缩放的低频分量及经缩放的高频分量;
在调制信号和误差信号的公共频率范围内产生调制信号的能量和误差信号的能量的表示;以及
根据能量的表示来修改第一增益系数和第二增益系数。
19.如权利要求18所述的方法,其中锁相环具有低通环路滤波装置,用于对误差信号进行滤波,并且所述方法包括根据滤波后的误差信号来产生公共频率范围内误差信号的能量的表示。
20.如权利要求18或19所述的方法,包括根据调制信号的低频分量来产生公共频率范围内调制信号的能量的表示。
21.如权利要求18或19所述的方法,包括根据调制信号的经缩放的低频分量来产生公共频率范围内调制信号的能量的表示。
22.如权利要求18或19所述的方法,其中公共频率范围对应于环路滤波装置的带宽。
23.如权利要求18或19所述的方法,其中能量的表示包括公共频率范围内调制信号的能量的表示以及公共频率范围内误差信号的能量的表示。
24.如权利要求18或19所述的方法,其中能量的表示包括公共频率范围内调制信号的能量与公共频率范围内误差信号的能量之比的表示。
25.如权利要求18或19所述的方法,包括以乘法系数
Figure FSB00001073159600051
来修改第一增益系数和第二增益系数,其中EE表示误差信号的公共频率范围的估计的能量,EL表示调制信号的公共频率范围的估计的能量,其中GL是第一增益系数,GH是第二增益系数,并且k<1。
26.如权利要求25所述的方法,其中EE和EL代表了振荡器的控制输入端的各自能量。
27.如权利要求18或19所述的方法,其中第二增益系数是第一增益系数的2n倍,其中n为正整数。
28.如权利要求18或19所述的方法,包括响应于具有各自不同频谱的不同调制信号来修改第一增益系数和第二增益系数中的至少一个。
29.如权利要求18或19所述的方法,包括在误差信号的能量估计之前从误差信号中去除直流分量。
30.如权利要求18或19所述的方法,包括确定锁相环是否被锁定,并且响应于锁相环失锁而禁止修改第一增益系数和第二增益系数。
31.如权利要求18或19所述的方法,包括存储第一增益系数和第二增益系数的表示,并且采用所存储的值来分别对随后的调制信号的低频分量和高频分量进行缩放。
32.如权利要求18或19所述的方法,包括存储第二增益系数的表示,并且采用所存储的值来对随后的调制信号的低频分量和高频分量进行缩放。
33.如权利要求18或19所述的方法,包括存储误差信号的直流分量的值,并且采用所存储的值来进行随后的直流去除。
34.一种集成电路,包括如权利要求1至12之一所述的设备。
35.一种无线电发射机,包括如权利要求13至17之一所述的锁相环。
CN2008801237290A 2007-11-02 2008-10-31 Pll校准 Expired - Fee Related CN102067440B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07119902 2007-11-02
EP07119902.0 2007-11-02
PCT/EP2008/009355 WO2009056361A2 (en) 2007-11-02 2008-10-31 Pll calibration

Publications (2)

Publication Number Publication Date
CN102067440A CN102067440A (zh) 2011-05-18
CN102067440B true CN102067440B (zh) 2013-11-20

Family

ID=40591549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801237290A Expired - Fee Related CN102067440B (zh) 2007-11-02 2008-10-31 Pll校准

Country Status (7)

Country Link
US (1) US8364098B2 (zh)
EP (1) EP2220761B1 (zh)
JP (1) JP5296799B2 (zh)
CN (1) CN102067440B (zh)
AT (1) ATE503298T1 (zh)
DE (1) DE602008005794D1 (zh)
WO (1) WO2009056361A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140106681A1 (en) * 2012-10-12 2014-04-17 Qualcomm Incorporated Ku ADAPTATION FOR PHASE-LOCKED LOOP WITH TWO-POINT MODULATION
WO2014089122A1 (en) 2012-12-03 2014-06-12 Patrick Rada In medium communication system using log detector amplifier
EP2974000A4 (en) 2013-03-15 2017-04-05 Dockon AG Frequency selective logarithmic amplifier with intrinsic frequency demodulation capability
US9236892B2 (en) 2013-03-15 2016-01-12 Dockon Ag Combination of steering antennas, CPL antenna(s), and one or more receive logarithmic detector amplifiers for SISO and MIMO applications
US9397382B2 (en) 2013-03-15 2016-07-19 Dockon Ag Logarithmic amplifier with universal demodulation capabilities
US9048943B2 (en) 2013-03-15 2015-06-02 Dockon Ag Low-power, noise insensitive communication channel using logarithmic detector amplifier (LDA) demodulator
US11082014B2 (en) 2013-09-12 2021-08-03 Dockon Ag Advanced amplifier system for ultra-wide band RF communication
US11183974B2 (en) 2013-09-12 2021-11-23 Dockon Ag Logarithmic detector amplifier system in open-loop configuration for use as high sensitivity selective receiver without frequency conversion
TWI568173B (zh) 2013-09-12 2017-01-21 多康股份有限公司 作為無頻率轉換之高敏感選擇接收器之對數檢測放大系統
US9350296B1 (en) * 2015-01-23 2016-05-24 Freescale Semiconductor, Inc. Systems and methods for calibrating a dual port phase locked loop
CN113364509B (zh) * 2021-05-10 2022-11-18 上海航天电子有限公司 Pm测控体制防错锁方法及其实现电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211747B1 (en) * 1998-05-29 2001-04-03 Motorola, Inc. Wideband modulated fractional-N frequency synthesizer
CN1294453A (zh) * 1999-10-22 2001-05-09 摩托罗拉公司 校准调频锁相环的方法和设备
CN1656685A (zh) * 2002-05-28 2005-08-17 皇家飞利浦电子股份有限公司 锁相环
US7015738B1 (en) * 2003-06-18 2006-03-21 Weixun Cao Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4810977A (en) * 1987-12-22 1989-03-07 Hewlett-Packard Company Frequency modulation in phase-locked loops
US6049255A (en) * 1998-06-05 2000-04-11 Telefonaktiebolaget Lm Ericsson Tuning the bandwidth of a phase-locked loop
CA2281522C (en) * 1999-09-10 2004-12-07 Philsar Electronics Inc. Delta-sigma based two-point angle modulation scheme
DE10127612A1 (de) * 2001-06-07 2003-01-02 Infineon Technologies Ag Zwei-Punkt-Modulator mit PLL-Schaltung und vereinfachter digitaler Vorfilterung
US20030043950A1 (en) * 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
DE10147963A1 (de) * 2001-09-28 2003-04-30 Infineon Technologies Ag Abgleichverfahren für eine nach dem Zwei-Punkt-Prinzip arbeitende PLL-Schaltung und PLL-Schaltung mit einer Abgleichvorrichtung
US6909331B2 (en) * 2002-08-28 2005-06-21 Qualcomm Incorporated Phase locked loop having a forward gain adaptation module
JP4437097B2 (ja) * 2004-03-02 2010-03-24 パナソニック株式会社 2点変調型周波数変調装置及び無線送信装置
US7728690B2 (en) * 2007-10-19 2010-06-01 Qualcomm, Incorporated Method and apparatus for compensating for tuning nonlinearity of an oscillator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211747B1 (en) * 1998-05-29 2001-04-03 Motorola, Inc. Wideband modulated fractional-N frequency synthesizer
CN1294453A (zh) * 1999-10-22 2001-05-09 摩托罗拉公司 校准调频锁相环的方法和设备
CN1656685A (zh) * 2002-05-28 2005-08-17 皇家飞利浦电子股份有限公司 锁相环
US7015738B1 (en) * 2003-06-18 2006-03-21 Weixun Cao Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control

Also Published As

Publication number Publication date
US8364098B2 (en) 2013-01-29
JP2011503983A (ja) 2011-01-27
DE602008005794D1 (de) 2011-05-05
ATE503298T1 (de) 2011-04-15
EP2220761B1 (en) 2011-03-23
US20100279635A1 (en) 2010-11-04
WO2009056361A3 (en) 2010-01-07
WO2009056361A2 (en) 2009-05-07
CN102067440A (zh) 2011-05-18
JP5296799B2 (ja) 2013-09-25
EP2220761A2 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
CN102067440B (zh) Pll校准
US7800452B2 (en) Phase locked loop circuit
CN101091316B (zh) 用于vco中心频率调谐和限制增益变化的方法和设备
CN101611554B (zh) 相位噪声校正设备及其方法
US8594241B2 (en) Estimation and compensation method for IQ imbalance
US8750441B2 (en) Signal cancellation to reduce phase noise, period jitter, and other contamination in local oscillator, frequency timing, or other timing generators or signal sources
US20090052508A1 (en) Adpll frequency synthesizer
US10129059B2 (en) Low latency multi-amplitude modulation receiver
US9893716B2 (en) Resonant circuit calibration
EP3280061B1 (en) Method and system for high resolution tuning of the phase for active load modulation in a nfc system
US8090036B2 (en) Transmitter and carrier leak detection method
US8098103B2 (en) PLL disturbance cancellation
JP2012511881A (ja) 2ポイント変調と適応遅延マッチングとを用いるデジタル位相ロックドループ
CN101170537B (zh) 补偿射频正交收发器中出现的失配的方法和设备
US20230418237A1 (en) Time to digital converter arrangement with increased detection range
US11212017B2 (en) Phase-locked loop (PLL) calibration
EP3264609B1 (en) Performance indicator for phase locked loops
US9867155B1 (en) Amplitude-modulation signal and phase-modulation signal delay adjustment for polar transmitter
JP6594457B2 (ja) 電圧制御発振器の制御されたミューティングおよび出力増減
US7529314B2 (en) Carrier phase detector
EP2083515B1 (en) Phase locked loop calibration
CN111917452B (zh) 一种大频偏抑制载波跟踪的方法及系统
US20090046814A1 (en) In-phase signal and quadrature signal generator of multi-port network
US7903765B2 (en) Method for demodulating the signal of multiple-position frequency manipulation with equidistant frequency spreading, demodulator for this signal, and computer-readable medium
CN113328744A (zh) 一种宽频带收发芯片内部高精度pll输出频率的校准方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131120

Termination date: 20181031