DE3881859T2

DE3881859T2 - Frequenzmodulation in einer Phasenregelschleife.

Info

Publication number: DE3881859T2
Application number: DE88309846T
Authority: DE
Inventors: Ben Flugstad; Raymond L Fried; Alan Hedge; Barton L Mcjunkin; Mark D Talbot
Original assignee: Hewlett Packard Co
Current assignee: Agilent Technologies Inc
Priority date: 1987-12-22
Filing date: 1988-10-20
Publication date: 1994-01-20
Anticipated expiration: 2008-10-21
Also published as: CA1294013C; EP0325025A1; DE3881859D1; US4810977A; JPH01221904A; EP0325025B1; JP2960730B2

Description

Die Erfindung betrifft im allgemeinen die Frequenzmodulation eines HF-Trägersignales und insbesondere die Frequenzmodulation eines synthetischen oder künstlich erzeugten HF-Trägersignals, das unter Verwendung von Digitaltechnik von einem Phasenregelkreis oder PLL-Schaltkreis erzeugt wurde.
Signalgeneratoren, die Vorrichtungen mit Phasenregelkreisen (PLL) verwenden, um ein Ausgangssignal mit einer präzisen stabilen Frequenz vorzusehen, sind im Stand der Technik gut bekannt. Solch ein PLL umfaßt im allgemeinen einen abstimmbaren Oszillator, wie einen spannungsgesteuerten Oszillator (VCO), dessen Ausgangsfrequenz über einen Phasenvergleicher fest an die Frequenz eines bekannten Bezugssignales gebunden ist. Der Phasenvergleicher erzeugt eine Ausgangsspannung oder einen Ausgangsstrom, der proportional zur Phasendifferenz zwischen dem VCO-Ausgangssignal und dem Bezugssignal ist. Das Ausgangssignal des Phasenvergleichers wird zum Eingang des VCO zurückgeführt, um den VCO auf eine gewünschte Frequenz abzustimmen und jede Phasendifferenz beim Phasenvergleicher zu eliminieren. Dadurch wird erreicht, daß das VCO-Ausgangssignal dieselbe Frequenz wie das Bezugssignal hat. Durch Einfügen eines Teilen-durch-N-Blockes in die PLL-Schaltung kann die Bezugsfrequenz auch mit der VCO-Ausgangsfrequenz geteilt durch N verglichen werden; das VCO-Ausgangssignal ist dann fest an die Bezugsfrequenz multipliziert mit N gebunden. Ein weiteres, Gebrochen-durch-N (1/N) genanntes Verfahren macht es möglich, Frequenzen künstlich zu erzeugen, die ein rationales Vielfaches der Bezugsfrequenz sind. Ein solches Verfahren ist in der US-A-3,928,813 von Charles A. Kingsford-Smith beschrieben, die am 23. Dezember 1975 unter den Titel "Device for Synthesizing Frequencies Which are Rational Multiples of a Fundamental Frequency" veröffentlicht wurde.
Bei einer gegebenen Anwendung soll ein solches synthetisches Signal oft frequenzmoduliert (FM) werden. Ein PLL ist tatsächlich ein Steuersystem, das eine konstante Phasendifferenz zwischen zwei Signalen aufrechterhält. Beliebige Anderungen der Phase eines Signals relativ zum anderen Signal werden vom PLL unterdrückt. Diese Eigenschaft eines PLL wird verwendet, um Rauschen zu unterdrücken und das Ausgangssignal zu säubern; diese Eigenschaft des PLL führt jedoch auch leicht dazu, jegliche Versuche, das Ausgangssignal frequenzzumodulieren, zu unterdrücken.
Ton- oder Niederraten-FM kann durch Aufteilen des FM-Signals in zwei getrennte Signalpfade erreicht werden. Ein Pfad ist ein mit dem Eingang des VCO verbundener Wechselstrom (AC), und er ist der Hauptpfad für das FM-Signal für Frequenzabweichungen außerhalb der Bandbreite des PLL. Für die Frequenzabweichung innerhalb der PLL-Bandbreite wird das FM-Signal integriert und mit dem Ausgang des Phasendetektors oder Phasenvergleichers bei einem Schleifen-Summenknoten summiert. Da die Phase das Integral der Frequenz ist, wird die Frequenzmodulation (FM) bei Frequenzen innerhalb der PLL-Bandbreite durch Phasenmodulation (PM) erreicht. Um zu verhindern, daß das PLL die Frequenzverschiebung des VCO-Ausgangssignales korrigiert, muß aufgrund der Abweichung von der Mittenfrequenz für jeden Winkel von 2π im Bogenmaß der akkumulierten Phase ein Impuls zu dem VCO-Ausgangssignal addiert oder von diesem subtrahiert werden. Eine richtige Skalierung der Verstärkungsfaktoren jedes Signalpfades liefert einen ebenen FM-Frequenzgang sowohl innerhalb als auch außerhalb der PLL-Bandbreite. Ein solches Verfahren ist in der US-A-4,546,331 von DaSilva et al beschrieben, die am 8. Oktober 1985 unter dem Titel "Frequency Modulation in a Phase-Locked Loop" veröffentlicht wurde. Das beschriebene Verfahren wird zum Durchführen einer FM in PLL's oft verwendet; es hat jedoch einige wichtige Beschränkungen.
Es gibt zwei Eigenschaften, die inhärent die Größe der Frequenzabweichung von der Mittenfrequenz beschränken, welche in einem PLL erhaltbar ist. Erstens, die Phasendetektoren oder Phasenvergleicher arbeiten normalerweise nur über einem Bereich von wenigen Grad oder einem schmalen Bruchteil eines Bogenmaßes linear. Daher müssen die maximal erhältlichen Frequenzabweichungen bei niedrigen Modulationsraten klein sein. Zweitens, ein Integrator umfaßt normalerweise einen Operationsverstärker mit einem Kondensator in seinem Rückführungspfad. Praktische Integratoren können kein Ausgangssignal liefern, das höher ist als die Versorgungsspannung, typischerweise plus oder minus 10 bis plus oder minus 15 Volt. Dies bestimmt das maximale PM-Signal und dadurch ferner die maximal erhältliche FM-Abweichung.
Eine typische Anwendung erfordert, daß ein HF-Signal bei Raten im Hörbereich und bei hohen Trägerfrequenzabweichungen frequenzmoduliert werden. Diese Anwendung erfordert einen großen Modulationsindex, wobei der Modulationsindex das Verhältnis der maximalen Frequenzverschiebung im VCO-Ausgangssignal zur Modulationsrate, oder Tastgeschwindigkeit, ist. Ein großer Modulationsindex wird normalerweise enthalten, indem ein PLL mit einer schmalen Bandbreite aufgebaut wird, so daß der größte Teil der FM außerhalb der Schleifen-Bandbreite durchgeführt werden kann. Die Beschränkung einer Schleife mit schmaler Bandbreite ist, daß die Stabilität, welche ein PLL mit großer Bandbreite vorsieht, verloren geht. Schleifen mit enger Bandbreite enthalten ferner naturgemäß mehr Rauschen und sind empfindlicher gegenüber Spitzen und Signalschwankungen, wie Vibration, durch externe Quellen, welche Schleifen großer Bandbreite sind.
Gemäß den Grundsätzen der vorliegenden Erfindung ist ein Phasenregelkreis (PLL) vorgesehen, der sowohl digitale als auch analoge FM-Signal-Eingangspfade hat, um das PLL-Ausgangssignal bei Modulationsraten frequenzzumodulieren, die sowohl innerhalb der PLL-Bandbreite als auch außerhalb der PLL-Bandbreite liegen. Der PLL umfaßt einen spannungsgesteuerten Oszillator (VCO), eine 1/N-Vorrichtung zum periodischen Verändern der rationalen Zahl, durch welche die Frequenz des VCO-Ausgangssignal geteilt wird, einen Phasendetektor zum Vergleichen der Phase des frequenzgeteilten Ausgangssignals mit der Phase eines vorgegebenen Bezugssignales und zum Erzeugen eines Fehlersignales, das der erfaßten Phasendifferenz entspricht, und ein Schleifenfilter zum geeigneten Verarbeiten des Phasendetektorsignales, um ein Fehlersignal zum gesteuerten Einstellen der VCO-Frequenz zu erzeugen. Das hochratige Außerband-FM-Signal (außerhalb des Durchlaßbandes) wird mit dem Steuereingang des VCO über Verzögerungsausgleichs- und Filter-Schaltungen analog gekoppelt, um eine Außerband-Frequenzmodulation des VCO-Ausgangssignales vorzusehen. Das niederratige Inband-FM-Signal (innerhalb des Durchlaßbandes) wird mit einem Analog-Digital- Wandler (ADC) gekoppelt, um ein digitales Signal vorzusehen, das digital zu dem digitalen Signal addiert wird, das die VCO- Mittenfrequenz steuert, um das VCO-Ausgangssignal durch Verändern der PLL-Teilerzahl in Echtzeit zu modulieren.
Digitale und analoge Skalierervorrichtungen sind vorgesehen, um die digitalen und analogen Modulationssignale an den Phasenregelkreis anzupassen, so daß eine konstante FM-Empfindlichkeit über die Inband- und Außerband-Bereiche erhalten werden kann, und damit der Wirkungsgrad des Analog-Digital-Wandlers verbessert werden kann.
Ein Beispiel für einen FM-Modulator ist aus der EP-A-0 125 811 bekannt. In dieser Anordnung wird ein analoger Schaltkreis für relativ hochratige Modulationssignale und ein digitaler Schaltkreis für relativ niederratige Modulationssignale verwendet. Diese Anordnung umfaßt jedoch keine analogen und digitalen Skalierervorrichtungen wie bei der Erfindung. In der EP- A-0 125 811 wird ein Maskierungssignal für den Versuch verwendet, die Leistungsfähigkeit des Analog-Digital-Wandlers zu verbessern, um Quantisierungsrauschen zu vermindern.
Bei einer bevorzugten Ausführungsform der Erfindung wird ein digitaler Phasendetektor verwendet, der über einen großen Bereich linear ist und ermöglicht, daß die Inband-Frequenzmodulation durch direktes Verändern der Schleifen-Teilerzahl erreicht wird. Die maximal erhältliche Frequenzabweichung, oder der Frequenzhub, ist nicht mehr durch den Phasendetektor begrenzt, sondern sie ist nur noch durch die Schwenk- oder Anstiegsfähigkeit des Phasenregelkreises beschränkt, und sie sieht einen unendlichen Modulationsindex vor. Ferner ist die maximale Frequenzabweichung nicht mehr durch die Versorgungsspannung begrenzt, so daß große Frequenzabweichungen bei hohen Raten auftreten können. Die Inband-FM-Bandbreite ist nur durch die Abtastrate des ADC beschränkt, und die Dateneingangsrate durch die 1/N-Schaltung. Ein Abgleich der Zeitverzögerung über dem analogen FM- und dem digitalen FM-Pfad gewährleistet eine maximale Ebenheit des FM-Frequenzganges. Die Signalverzerrung und der Frequenzgang werden durch Verwendung eines PLL hoher Auflösung, welches durch 1/N-Verfahren vorgesehen wird, weiter verbessert. Da der Modulationsindex nicht von der PLL-Bandbreite abhängt, können die Stabilitäts- und Rausch-Eigenschaften des PLL großer Bandbreite ausgenutzt werden. Die Realisierung einer digitalen Inband-FM-Schleife schafft ferner einen weniger komplexen Schaltkreis, der weniger Komponenten benötigt als die Verfahren nach dem Stand der Technik, um eine niederratige Inband-FM und Gleichstrom-FM (DCFM) zu erreichen.
Im folgenden ist ein bevorzugtes Ausführungsbeispiel der Erfindung mit Bezug auf die Zeichnung näher erläutert. In den Figuren zeigen:
Fig. 1 ein prinzipielles Blockschaltbild eines Phasenregelkreises, der die niederratige digitale Frequenzmodulation gemäß der Erfindung umsetzt, und
Fig. 2 einen detaillierten Blockschaltplan des Phasenregelkreises von Fig. 1.
Mit Bezug auf die Zeichnungen und insbesondere Fig. 1 ist ein Frequenzsynthesizer mit Phasenregelkreis (PLL) gezeigt, der analoge und digitale Verfahren umsetzt, um ein frequenzmoduliertes Ausgangssignal vorzusehen. Der PLL 10 umfaßt einen spannungsgesteuerten Oszillator (VCO) 11 zum Liefern eines Ausgangssignales Fout auf einer Leitung 13 abhängig von einem auf einer Leitung 27 an den VCO 11 angelegten Steuersignal. Die Frequenz des Ausgangssignals Fout ist über eine vollständige Dekade von ungefähr 520 MHz bis 1040 MHz wahlweise veränderbar. Der VCO 11 ist ein Oszillator, oder Schwingkreis, mit negativen Widerstand und umfaßt einen Verzögerungsleitungs- Diskriminator (nicht gezeigt), der das FM-Rauschen im Oszillator-Ausgangssignal mißt und eine Rückführung zu den Eingangsschaltungen (nicht gezeigt) des VCO 11 vorsieht, um das Phasenrauschen des VCO 11 zu minimieren. Der VCO 11 ist mit weiteren Einzelheiten in der US-A-4,792,768 mit dem Titel "Fast Frequency Settling Signal Generator Utilizing a Frequency-Locked Loop" beschrieben, auf welche hier Bezug genommen wird. Die Frequenz des Ausgangssignales des VCO 11 wird von einer 1/N-Teilervorrichtung 15 geteilt, um ein Eingangssignal für den digitalen Phasendetektor 17 vorzusehen, dessen Frequenz gleich der Ausgangsfrequenz des VCO 11 geteilt durch eine wählbare rationale Zahl ist. Der digitale Phasendetektor 17 vergleicht die Phase eines vorgegebenen Bezugssignales Fref auf Leitung 16 mit der Phase des frequenzgeteilten VCO-Ausgangssignales und liefert ein Fehlersignal mit einem Wert, der proportional zur Phasendifferenz zwischen den zwei Eingangssignalen ist. Das Fehlersignal wird im Schleifenfilter 37 gefiltert und dann an die Schleifenverstärkungs-Ausgleichschaltung 35 (in Fig. 2 gezeigt) angelegt. Da der Verstärkungsfaktor der PLL-Schleifenkomponenten, insbesondere des VCO 11, frequenzabhängig ist, liefert die Schleifenverstärkungs-Ausgleichsschaltung 35 ein Steuersignal an den VCO 11 mit einer konstanten vorgegebenen Empfindlichkeit über dem gesamten Frequenzbereich des VCO 11.
Das gewünschte FM-Eingangssignal auf Leitung 14 wird mit dem PLL 10 über zwei getrennte Signalpfade verbunden. Das FM-Eingangssignal auf Leitung 14 kann intern abhängig von Befehlseingaben an einer Frontplatte (nicht gezeigt) des Gerätes erzeugt sein, oder es kann ein extern erzeugtes Modulationssignal sein, das über einen externen FM-Anschluß eingegeben wird. Das über eine Leitung 29 mit einem Summierer 19 verbundene analoge FM-Signal wird mit dem Fehlersignal des Phasendetektors 17 auf Leitung 12 summiert und sieht die FM-Modulation des Ausgangssignals des VCO 11 bei FM-Raten und Frequenzabweichungen außerhalb der Bandbreite des PLL 10 vor. Für die FM-Modulation bei niedrigen Raten und Frequenzabweichungen innerhalb der Bandbreite des PLL 10 wird das FM-Eingangssignal mit dem Analog-Digital-Wandler (ADC) 21 zur Umwandlung in ein digitales Datensignal von 12 Bit verbunden. Das FM-Eingangssignal des ADC 21 wird skaliert, so daß der gesamte Bereich des ADC 21 ausgenutzt werden kann. Wenn der ADC nicht über seinen gesamten Bereich eingesetzt wird, entstehen Verluste in der Genauigkeit und Auflösung. Der ADC 21 nutzt ferner eine Offset-Bezugs-Eingangsspannung, um sicherzustellen, daß 0 Volt von einem bipolaren Eingang des ADC 21 ein Ausgangssignal im Mittelbereich ergibt, um den Frequenzoffset, oder -versatz, von der gewünschten Mittenfrequenz des VCO 11 zu minimieren. Das digitale FM-Signal auf einem Bus 22 wird mit einem Dekadenaddierer 23 verbunden, um es zu dem digitalen Signal auf einem Bus 18 zu addieren, welches der gewünschten Mittenfrequenz des VCO 11 entspricht. Durch Verwendung eines Dekadenaddierers, um diese Addition auszuführen, kann der ADC 21 über seinem gesamten Bereich eingesetzt werden, und es wird ein großer dynamischer Bereich für die maximale FM-Abweichung vorgesehen. Der digitale Ausgang eines Addierers 23 auf einem Bus 28 ist mit der 1/N-Teilervorrichtung 15 verbunden, um die 1/N-Teilerzahl zu verändern und dadurch die Frequenz des PLL 10 zu modulieren.
Nun auch mit Bezug auf Fig. 2, die gewünschten Eigenschaften des PLL-Ausgangssignales, Fout, einschließlich der Mittenfrequenz des VCO 11, der FM-Abweichung und der FM-Rate werden an der Frontplatt (nicht gezeigt) des Gerätes programmiert und in digitaler Form in einen Host-Prozessor 40 über einen Bus 42 eingegeben. Das analoge FM-Eingangssignal auf Leitung 14 wird intern von dem Gerät unter Führung des Prozessors 40 erzeugt. Es kann auch ein externer FM-Eingangsanschluß (nicht gezeigt) verwendet werden, solange das externe FM-Signal die richtigen Eigenschaften hat. Der PLL 10 hat vier verschiedene FM- Empfindlichkeiten: 3,33 kHz/Volt, 33,3 kHz/Volt, 333 kHz/Volt und 3,33 MHz/Volt. Diese FM-Empfindlichkeiten werden durch die Dämpfung des analogen FM-Signals eingestellt, bevor dieses mit einer Abstimmleitung des VCO 11 verbunden wird. Eine Dämpfungsschaltung 32 liefert vier wählbare Dämpfungspegel: 0, 20, 40 und 60 dB. Der Host-Prozessor 40 stellt den Dämpfungspegel nach Maßgabe der programmierten FM-Abweichung ein. Wenn die Dämpfungsschaltung 32 eingestellt ist, schaltet der Prozessor 40 die Dämpfungselemente ein, die dem VCO 11 physisch am nächsten sind, um zunächst das Signalrauschen zu minimieren. Die FM-Verzögerungs-Ausgleichschaltung 31 gleicht eine Zeitverzögerung von ungefähr 34 Mikrosekunden aus, welche durch den digitalen Inband-FM-Pfad eingeführt wird. Die FM- Verzögerungs-Ausgleichsschaltung 31 verzögert das Außerband- FM-Signal um dieselbe Zeitspanne wie das digitale FM-Signal. Das Ausgleichen der Zeitverzögerung auf dem analogen Pfad und dem digitalen Pfad schafft einen ebenen Frequenzgang über dem gesamten Bereich des PLL.
Ein variabler Verstärker 33 umfaßt einen diskreten Operationsverstärker, der FET-Schalter verwendet, um wahlweise den Verstärkungsfaktor des Verstärkers von Zwei auf Fünf zu ändern. Der variable Verstärker 33 umfaßt ferner FM-Formungsschaltungen, um Signal-Stauchungseffekte auszugleichen, immer wenn das FM-Signal so programmiert ist, daß es eine FM-Abweichung im VCO-Frequenzband von mehr als 1 MHz vorsieht. Die FM-Formungsschaltung umfaßt einen dualen PNP/NPN-Strompuffer, dessen Vorspannungsschaltung so ausgelegt ist, daß sie das Ausgangssignal begrenzt. Für programmierte FM-Abweichungen von 1 MHz und weniger wird der Verstärkungsfaktor des variablen Verstärkers 33 auf Zwei eingestellt. Für FM-Abweichungen von mehr als 1 MHz wird der Verstärkungsfaktor auf Fünf umgeschaltet. Der Verstärkungsfaktor von Fünf verschiebt Signalverluste aufgrund der FM-Formungsschaltungen, welche im FM-Signalpfad liegen, nur, wenn die FM-Abweichung so programmiert ist, daß sie größer als eine Abweichung von 1 MHz ist.
Das Inband-FM-Signal wird von einer FM-Verteilerschaltung 34 an einen analogen Skalierungsverstärker 43 angelegt. Die FM- Verteilerschaltung 34 umfaßt einen analogen FM-Verstärker (nicht gezeigt), der das am Skalierungsverstärker 43 anliegende Inband-FM-Signal verstärkt, so daß immer ein 5 Volt Signal am Eingang des Skalierungsverstärkers 43 anliegt. Der analoge Skalierungsverstärker 43 liefert die richtige Polaritätsauswahl und skaliert das FM-Signal für die programmierte Frequenzabweichung vor, so daß der ADC 21 über seinem gesamten Bereich arbeiten kann. Der Skalierungsverstärker 43 hat einen einstellbaren Verstärkungsfaktor von 0,5 bis 1,0, der eine Skalierung über jede Oktave der programmierten Frequenzabweichung vorsieht und ein bipolares Ausgangssignal um ein Bezugssignal von 0 Volt herum vorsieht, das gemäß einer Funktion der programmierten Abweichung von der VCO-Mittenfrequenz von ±2,5 Volt bis ±5 Volt variiert; eine programmierte Frequenzabweichung von -500 kHz würde beispielsweise ein Ausgangssignal von -2,5 Volt vom Skalierungsverstärker 43 erfordern.
Das skalierte analoge FM-Signal wird dann an den ADC 21 zur Umwandlung in ein digitales Datensignal von 12 Bit angelegt. Ein 12-Bit-ADC liefert 2¹² oder 4096 Ausgangsstufen oder Werte. ADC 21 ist auf eine Offsetspannung ungleich Null bezogen, so daß er auf das bipolare analoge Eingangssignal anspricht, das vom Skalierungsverstärker 43 geliefert wird. Eine Hälfte (2048) der digitalen Stufen oder Schritte sind dem negativen Bereich (Frequenzabnahme) des analogen Eingangssignales zugeordnet, und die andere Hälfte (2048) der digitalen Stufen oder Schritte sind dem positiven Bereich (Frequenzzunahme) des analogen Eingangssignales zugeordnet. Die Eingabeempfindlichkeit, oder Eingabefeinheit, des ADC 21 wird für jede Oktave der programmierten Frequenzabweichung eingestellt; wenn der programmierte Abweichungsbereich beispielsweise ±2 kHz ist, liegt die programmierte Eingabeenpfindlichkeit des ADC bei 0,98 Hz pro Schritt im Frequenzbereich von 501 bis 1000 Hz, und im Frequenzbereich von 1001 bis 2000 Hz liegt die programmierte Empfindlichkeit bei 1,95 Hz pro Schritt. Die programmierte Eingabeempfindlichkeit gewährleistet, daß der ADC 21 immer über mindestens der Hälfte seines gesamten Skalierungsbereiches betrieben wird, unabhängig von der programmierten Abweichung, und sie maximiert das Signal-Rauschverhältnis. Der Prozessor 40 liefert Zeit- und Steuersignale an den ADC 21 und andere Schaltungskomponenten auf Leitung 44 für die digitale Umwandlung. Der ADC 21 ist ein ADC mit schrittweiser Annäherung, der einen Digital-Analog-Umsetzer (DAC) verwendet, um ein analoges Signal zu erzeugen, das mit dem analogen FM-Eingangssignal verglichen wird. Nachdem eine binäre Suche, welche jedes der 12 Bits abdeckt, beendet ist, wird das digitalisierte FM-Signal in einen digitalen binären Skalierer 46 eingetaktet.
Da sich die Empfindlichkeit des ADC 21 von Oktave zu Oktave der programmierten FM-Abweichung ändert, ist das Ausgangssignal das ADC über eine Binärzahl auf die gewünschte Frequenzabweichung bezogen und muß skaliert werden, so daß die Schleifen-Teilerzahl sich um den richtigen Wert ändert. Der binäre Skalierer 46 skaliert (multipliziert mit 1, 1/2, 1/4 oder 1/5) das ADC-Ausgangssignal, um eine binäre Wiedergabe der programmierten Frequenzabweichung vorzusehen. Das digitale skalierte binäre Signal wird dann an einen binärcodierten Dezimal-(BCD)- Wandlerblock 45 angelegt. Der digitale BCD-Wandlerblock führt eine Binär-BCD-Wandlung unter Steuerung des Prozessors 40 durch, um eine BCD-Zahl vorzusehen, die der Größe der Zunahme oder Abnahme für jede Dekade der 1/N-Teilerzahl entspricht, um die gewünschte Frequenzabweichung zu erreichen. Bei einer programmierten Abweichung von 5 Hz ist die BCD-Zahl beispielsweise gleich 5, und sie wird zur 10&sup0;-Spalte addiert; bei einer programmierten Abweichung von 50 Hz ist die BCD-Zahl ebenfalls gleich 5, sie wird jedoch zur 10&sup0;-Spalte addiert. Ein Dekadenskalierer 48 skaliert das Ausgangssignal des BCD-Wandlerblockes 45, so daß die BCD-Zahl zur richtigen Dekade der 1/N-Teilerzahl addiert wird. Ein Addierer 47 führt eine digitale Addition des skalierten BCD-Signales und eines BCD-Signales auf einem Bus 18 durch, welches dem programmierten Mittenfrequenz- Eingangssignales des VCO 11 auf dem Bus 42 zum Prozessor 40 entspricht. Die sich ergebenden BCD-Daten werden dann an einen 1/N-Block 49 angelegt, um die Schleifenfrequenz zu modulieren. Bei dem bevorzugten Ausführungsbeispiel sind der binäre Skalierer 46 und der BCD-Wandlerblock 45 gemeinsam als eine ROM- Nachschlagetabelle implementiert. Die Ausgabe des ADC 21 umfaßt eine Zeilenadresse, und die binäre Skalierungsfaktor-Eingabe durch den Prozessor 40 umfaßt eine Spaltenadresse, um die richtige BCD-Zahlenausgabe vom ROM auszuwählen. Der Dekadenskalierer 48 und der Addierer 47 umfassen einen seriellen Addierer, wobei die BCD-Eingabe zu geeigneter Zeit in ein Register des Dekadenskalierer 48 eingetaktet wird, um mit der richtigen Dekade der 1/N-Teilerzahl addiert zu werden, um die programmierte Frequenzabweichung zu erhalten.
Der analoge Skalierer 43 und der binäre Skalierer 46 werden vom Prozessor 40 gesteuert, um das Ausgangssignal des ADC 21 über dem Abweichungsbereich des Gerätes zu maximieren, um das Signal-Rauschverhältnis zu maximieren: zusätzlich werden der analoge Skalierer 43, der binäre Skalierer 46 und der Dekadenskalierer 48 gemeinsam vom Prozessor 40 gesteuert, um den Gesamtverstärkungsfaktor des (digitalen) Inband-FM-Signalpfades gleich dem Verstärkungsfaktor des (analogen) Außerband-FM-Signalpfades zu halten, um eine konstante FM-Empfindlichkeit über dem gesamten Abweichungsbereich und Frequenzbereich des Gerätes vorzusehen.
Der 1/N-Block 49 steuert sowohl den ganzzahligen Divisor als auch den gebrochenen 1/N-Divisor für den Teilen-durch-N-Block 15 und liefert ferner ein BCD-Signal an den analogen Phaseninterpretations(API)-DAC 41, das der programmierten PLL-Mittenfrequenz entspricht. Der API DAC 41 liefert ein analoges Signal an den Schleifensummierer 39, um die Abstimmleitung des VCO 11 für die programmierte Mittenfrequenz vorzuspannen. Ein Phasenmodulationssignal kann beim Summierer 39 auch direkt in die PLL-Schleife hinein addiert werden.

Claims

1. Frequenzsynthesizer mit Phasenregelschleife (10) zum Vorsehen eines frequenzmodulierten Ausgangssignals (Fout), das eine steuerbar wählbare Frequenz hat, mit:

- einer spannungsgesteuerten Oszillatorvorrichtung (11) zum Erzeugen eines Ausgangssignals (Fout) mit einer über einen vorgegebenen Frequenzbereich steuerbar veränderlichen Frequenz,

- einer Frequenzteilervorrichtung (15), die mit dem Ausgang der spannungsgesteuerten Oszillatorvorrichtung (11) verbunden ist, zum Vorsehen eines ersten Signals mit einer Frequenz, die gleich der Frequenz des Ausgangssignals (Fout) geteilt durch einen vorgegebenen Divisor N ist,

- einer Phasendetektorvorrichtung (17) zum Vergleichen der Phase des ersten Signals mit der Phase eines vorgegebenen Bezugsignals (Fref) und Vorsehen eines Fehlersignals, das einer Phasendifferenz zwischen dem ersten Signal und dem Bezugssignal (Fref) entspricht, wobei das Fehlersignal mit einem Steuereingang der spannungsgesteuerten Osziallatorvorrichtung (11) gekoppelt ist, um die Frequenz des Ausgangssignals zu steuern,

- eine Eingabevorrichtung (14, 34) zum Koppeln eines Frequenzmodulations-Signals mit der Phasenregelschleife 10, wobei die Eingabevorrichtung (14, 34) mindestens zwei Ausgänge aufweist,

- einer Schleifensummierungsvorrichtung (19), die in der Phasenregelschleife (10) zwischen der Phasendetektorvorrichtung (17) und der spannungsgesteuerten Oszillatorvorrichtung (11) angeordnet und mit einem ersten Ausgang der Eingabevorrichtung (14, 34) verbunden ist, wobei die Schleifensummierungsvorrichtung (19) eine hochratige, außerhalb des Bandes gelegene Außenband- Komponente des Frequenzmodulations-Signals zu dem Fehlersignal addiert,

- eine Analog-Digital-Umsetzervorrichtung (21), die mit einem zweiten Ausgang der Eingabevorrichtung (14, 43) verbunden ist, zum Vorsehen eines ersten digitalen Signals, das einer niederratigen, innerhalb des Bandes gelegenen Innenband-Komponente des Frequenzmodulations- Signales innerhalb des Bandes entspricht,

gekennzeichnet durch

- eine erste analoge Skalierungsvorrichtung (38), die zwischen dem ersten Ausgang der Eingabevorrichtung (14, 34) und der Schleifensummierungsvorrichtung (19) zum Skalieren der Außenband-Komponente des Frequenzmodulations-Signales angeordnet ist,

- eine zweite analoge Skalierungsvorrichtung (4, 3), die mit einem zweiten Ausgang der Eingabevorrichtung (14, 34) verbunden und zwischen der Eingabevorrichtung (14, 34) und der Analag-Digital-Umsetzervorrichtung (21) zum Skalieren der Innenband-Komponente des Frequenzmodulations-Signals angeordnet ist,

- eine digitale Skalierungsvorrichtung (46), die mit einem Ausgang der Analog-Digital-Umsetzervorrichtung (21) zum Skalieren des ersten digitalen Signals verbunden ist, um ein zweites digitales Signal vorzusehen, das eine Angabe über eine durch das Frequenzmodulations- Signal dargestellte Frequenzabweichung enthält, und

- eine digitale Addiervorrichtung (47), die mit der digitalen Skalierungsvorrichtung (46) zum Addieren des zweiten digitalen Signales zu einem dritten digitalen Signal verbunden ist, wobei das dritte digitale Signal einer vorgegebenen Mittenfrequenz einer Phasenregelschleife entspricht, und wobei die digitale Addiervorrichtung (47) ein viertes digitales Signal für die Frequenzteilervorrichtung (15) bereitstellt, um den Frequenz-Divisor N nach Maßgabe des Innenband-Frequenzmodulationssignals zu modifizieren und dabei die Frequenz der Phasenregelschleife zu modulieren.

2. Frequenzsynthesizer mit Phasenregelschleife (10) nach Anspruch 1, gekennzeichnet durch eine Steuervorrichtung (40), die auf einen programmierten Frequenzabweichurgswert anspricht, um gemeinsam die zweite analoge Skalierungsvorrichtung (43) und die digitale Skalierungsvorrichtung (46) einzustellen sowie um die erste analoge Skalierungsvorrichtung (33) einzustellen, so daß der Verstärkungsfaktor für die Außenbandkomponente gleich dem Verstärkungsfaktor der Innenbandkomponente bei jeder programmierten Frequenzabweichung ist.

3. Frequenzsynthesizer mit Phasenregelschleife (10) nach Anspruch 2, dadurch gekennzeichnet, daß die digitale Skalierungsvorrichtung (46) eine binäre Skalierungsvorrichtung (46) und eine binär-binär kodierte Dezimalumsetzervorrichtung (45) zum Skalieren des zweiten digitalen Signales und Vorsehen des skalierten zweiten digitalen Signales in einem binär kodierten Dezimalformat aufweist, und daß das dritte digitale Signal ein digitales Signal in binär kodiertem Dezimalformat umfaßt.

4. Frequenzsynthesizer mit Phasenregelschleife (10) nach Anspruch 3, dadurch gekennzeichnet, daß die zweite analoge Skalierungsvorrichtung (43) und die binäre Skalierungsvorrichtung (46) die Innenbandkomponente des Frequenzmodulationssignals so skaliert, daß die Analog-Digital-Umsetzervorrichtung (21) innerhalb eines vorgegebenen Ausgangsbereichs für jede dem Frequenzmodulationssignal entsprechende Frequenzabweichung arbeitet.

5. Frequenzsynthesizer mit Phasenregelschleife (10) nach Anspruch 4, dadurch gekennzeichnet, daß die digitale Skalierungsvorrichtung (46) eine zwischen der binär kodierten Dezimalumsetzervorrichtung (45) und der digitalen Addierervorrichtung (47) angeordnetete dekadische Skalierungsvorrichtung (48) zum dekadischen Skalieren des zweiten digitalen Signales aufweist.