-
Die
vorliegende Erfindung bezieht sich auf Vorrichtungen zum Synchronisieren
eines Ausgangssignals mit einem Eingangssignal und insbesondere
auf Vorrichtungen, die die Interpolation oder Mischung von zwei Referenzquellen
verwenden, um das Ausgangssignal zu erzeugen.
-
Phasenregelkreise
(PLLs) sind wohlbekannte elektronische Vorrichtungen, die arbeiten,
um ein oszillierendes Ausgangssignal bereitzustellen, das mit einem
ankommenden Signal phasenverriegelt ist. In den meisten PLL-Architekturen
wird das Ausgangssignal durch einen spannungsgesteuerten Oszillator
(VCO) erzeugt, wobei dieses Ausgangssignal durch einen Phasendetektor
mit dem Eingangssignal verglichen wird. Dies erzeugt ein Fehlersignal,
das den Phasenunterschied zwischen dem Eingangssignal und dem Ausgangssignal
repräsentiert,
wobei dieser Fehler typischerweise über ein geeignetes Filter eingegeben
wird, um die Steuerspannung des VCO zu ändern. Die Schwingungsfrequenz
des VCO wird deshalb solange geändert,
bis das Ausgangssignal mit dem Eingangssignal gleichphasig ist,
wobei zu diesem Zeitpunkt kein weiteres Fehlersignal erzeugt wird
und keine weiteren Änderungen
an der in den VCO eingegebenen Steuerspannung vorgenommen werden.
-
Die
PLLs werden typischerweise dort verwendet, wo gewünscht wird,
ein reines Taktsignal zu erzeugen, das mit einem ankommenden Signal
synchronisiert ist. Eine spezielle Anwendung von PLLs liegt in Datenübertragungssystemen,
z. B. Kommunikationsvorrichtungen, in denen das gesendete Signal
auf der Grundlage eines Signals moduliert wird, das eine spezielle
Frequenz besitzt, und es wichtig ist, ein entsprechendes Taktsignal
im Empfänger
wiederherzustellen, um das empfangene Signal zu demodulieren.
-
In
einem typischen Kommunikationssystem kann es viele PLLs in nächster Nähe geben.
Es kann PLLs sowohl auf der Sendeseite des Systems als auch auf
der Empfangsseite geben, wobei es außerdem in einem Mehrkanalsystem
einen PLL für
jeden der Kanäle
geben kann. Falls derartige Anordnungen in einem einzigen Chip implementiert
sind, können
sich auf Grund der Störung
zwischen den VCOs, die in einer derartigen nächsten Nähe implementiert sind, Probleme
ergeben. Wie die Datenraten zunehmen, nimmt außerdem die Leistungsaufnahme
des VCO zu, der erforderlich ist, um ein zufriedenstellendes rauscharmes
Signal zu erzeugen, wobei dies verschlimmert wird, falls mehr als
ein VCO in irgendeiner speziellen Vorrichtung implementiert ist.
-
Es
ist ferner bekannt, dass in einer Anzahl von Teilen irgendeiner
spezifischen elektronischen Schaltungsanordnung Taktsignale verwendet
werden können.
In einer physikalischen Implementierung werden deshalb die Taktsignale
durch ein geeignetes leitfähiges
Mittel in einem Chip oder einer Leiterplatte übertragen, um in Abhängigkeit
vom Takt vom Taktgenerator zu dem Teil der Schaltungsanordnung übertragen
zu werden.
-
Außerdem ist
im
US-Patent 5.526.380 eine
Anordnung zum Erzeugen eines Signals mit einer geforderten Phase
aus einem Quadraturphasen-Referenzsignal gezeigt.
-
Die
vorliegende Erfindung schafft eine Vorrichtung zum Erzeugen eines
oszillierenden Ausgangssignals, wie sie in den Ansprüchen dargelegt
ist.
-
Die
vorliegende Erfindung erfordert nicht das Vorhandensein eines spannungsgesteuerten
Oszillators oder einer anderen Taktquelle, die als ein Teil eines
PLL implementiert ist. Statt dessen hängt sie von der Verfügbarkeit
von zwei oder mehr extern erzeugten Referenzsignalen ab, wie sie
anderswo in der Schaltungsanordnung verfügbar sein können, wie oben erwähnt worden
ist.
-
In
einer unabhängigen
Implementierung eines PLL gemäß dieser
Erfindung gibt es folglich keinen Bedarf an einem VCO, da die Referenzsignale
von irgendeiner geeigneten Schwingungsquelle erzeugt werden können. Dies
verringert potentiell die Leistungsanforderungen des PLL.
-
In
einer Implementierung im Kontext eines Kommunikationssystems, wie
oben erwähnt
worden ist, kann der Empfänger-PLL
gemäß dieser
Erfindung vorliegen, wobei er seine Referenzsignale aus der VCO-Ausgabe
im PLL auf der Senderseite ableiten kann. Dies beseitigt die Möglichkeit
der schädlichen
Störung
zwischen zwei VCOs auf demselben Chip und verringert außerdem die
Gesamtleistungsanforderung. Alternativ können sowohl der Sender- als
auch der Empfänger-PLL
Eingangstakt-Referenzsignale von anderswo empfangen.
-
Diese
Erfindung ist besonders für
Situationen geeignet, wie z. B. jene, auf die oben auf dem Gebiet der
Kommunikation Bezug genommen worden ist, wo die Frequenz des gewünschten
Ausgangssignals ziemlich genau bekannt ist, da in diesem Fall die
Referenzsignale so festgelegt werden würden, dass sie etwa diese Frequenz
besitzen. Es ist in der vorliegenden Erfindung jedoch möglich und
potentiell nützlich,
ein Ausgangssignal zu erzeugen, das eine Frequenz besitzt, die von
der Frequenz der Referenzsignale verschieden ist, und es daher mit
einem Eingangssignal mit einer anderen Frequenz zu synchronisieren.
-
Der
Vergleich zwischen dem Eingangs- und dem Ausgangssignal in der Erfindung
ist weitgehend der gleiche wie im Stand der Technik, d. h. es wird
entsprechend dem Phasenvergleich zwischen dem Eingangs- und dem
Ausgangssignal ein Signal erzeugt. In der Erfindung wird dies verwendet,
um die Gewichtungen abzuleiten und ständig zu korrigieren, die beim
Mischen der Referenzsignale verwendet werden.
-
In
alternativen Anordnungen können
zwei Referenzen nicht orthogonal angeordnet sein, wobei in diesem
Fall die Beziehungen zwischen den abgeleiteten Phasenbeziehungen
und den Gewichtungswerten verschieden sind, aber leicht abgeleitet
werden können.
Es ist außerdem
möglich,
drei oder mehr Referenzen bei gleichen oder ungleichen Phasenabständen mit
geeigneten Gewichtungswerten zu verwenden.
-
Die
in einer Quadraturphasenbeziehung stehenden Signale werden vorteilhaft
als die Referenzsignale im PLL verwendet, und wie im Folgenden ausführlicher
erklärt
wird, kann eine Mehrkanal-Kommunikationsanordnung mit nur einer
Quelle der Taktsignale und Mitteln, die so beschaffen sind, dass
sie die Quadraturphasenbeziehung zwischen den Taktsignalen an geeigneten
Punkten regenerieren, leicht implementiert werden.
-
Diese
Erfindung wird aus der folgenden Beschreibung der bevorzugten Ausführungsformen
besser verstanden, die beispielhaft und unter Bezugnahme auf die
beigefügte
Zeichnung gegeben wird, worin:
-
1 eine
schematische Zeichnung eines PLL des Standes der Technik ist;
-
2 eine
allgemeine Veranschaulichung des Betriebs der vorliegenden Erfindung
ist;
-
3a und 3b eine
bevorzugte Beziehung zwischen den Gewichtungssignalen und den Referenzsignalen
in den bevorzugten Ausführungsformen
der Erfindung veranschaulichen;
-
4 eine
erste Ausführungsform
der vorliegenden Erfindung veranschaulicht;
-
5 eine
Beispielimplementierung des Phaseninterpolators nach 4 ist;
-
6 eine
schematische graphische Darstellung einer Ausführungsform des digitalen Filters
nach 4 ist;
-
7 eine
zweite bevorzugte Ausführungsform
der vorliegenden Erfindung veranschaulicht;
-
8 den
Phaseninterpolator in der Ausführungsform
nach 7 veranschaulicht;
-
9 den
Phasenmischer in der Ausführungsform
nach 8 veranschaulicht;
-
10 den
Stromquellenblock in der Ausführungsform
nach 8 veranschaulicht;
-
11 ein
erstes Codierungsschema veranschaulicht, das die Phasenschritte
in der Ausführungsform nach 7 repräsentiert;
-
12 ein
zweites Codierungsschema veranschaulicht, das die Phasenschritte
in der Ausführungsform
nach 7 repräsentiert;
-
13 den
Betrieb einer alternativen Stromgewichtungs-Steueranordnung veranschaulicht;
-
14 ein
bekanntes Prinzip des Betriebs veranschaulicht;
-
15 eine
Implementierung der in 14 veranschaulichten Prinzipien
veranschaulicht; und
-
16 eine
weitere beispielhafte Ausführungsform
der Erfindung veranschaulicht.
-
Allgemein
ist die Erfindung eine Vorrichtung zum Erzeugen eines oszillierenden
Signals in einer vorgegebenen Phasenbeziehung mit einem Eingangssignal,
die ihr Ausgangssignal erzeugt, indem sie zwei oder mehr oszillierende
Referenzsignale in veränderlichen
Anteilen mischt. Vorzugsweise sollten die Referenzsignale in einer
Quadraturphasenbeziehung stehen und etwa die gleiche Frequenz wie
das gewünschte
Ausgangssignal besitzen, aber dies ist nicht wesentlich. Es kann
gewünscht
werden, dass das Ausgangssignal mit dem Eingangssignal phasengleich
ist oder einen vorgegebenen Phasenversatz besitzt. In einem weiteren
Aspekt ist eine Vorrichtung beschrieben, die Taktsignale erzeugt,
die in einer Quadraturphasenbeziehung stehen und die als die Referenzsignale
in der Phasenverriegelungsanordnung verwendet werden können.
-
1 veranschaulicht
in schematischer Form eine schematische graphische Darstellung eines
PLL des Standes der Technik, wobei das Verstehen ihres Betriebs
für das
Verständnis
der vorliegenden Erfindung nützlich
ist. Die PLL-Veranschaulichung in 1 umfasst
einen spannungsgesteuerten Oszillator (VCO) 10, an den
eine Steuerspannung angelegt ist und der ein Taktsignal 12 ausgibt.
Wie wohlbekannt ist, ist die Frequenz des Ausgangssignals 12 eine
Funktion der Größe der Steuerspannung,
was ermöglicht,
dass die Frequenz des Ausgangssignals 12 durch das Variieren
der Steuerspannung gesteuert wird. In den PLL wird ein Signal 14 eingegeben,
z. B. ein Datensignal auf der Grundlage eines entfernt abgeleiteten
Taktsignals, wobei gewünscht
wird, dass das Taktsignal 12 mit dem Eingangssignal 14 synchronisiert
sein sollte. Diese zwei Signale werden durch den Phasendetektor 16 verglichen,
der die Phasen der zwei Signale vergleicht, um entsprechend der
Phasendifferenz zwischen den Signalen 12 und 14 ein
Signal 18 zu erzeugen. Insbesondere gibt das Signal 18 an,
ob die Frequenz des Ausgangssignals 12 zunehmen oder abnehmen
muss, um die Signale 12 und 14 näher zur
Phasengleichheit zu bringen. Schließlich umfasst der veranschaulichte
PLL das Filter 19 (das im Wesentlichen das Signal 18 integriert),
das die Steuerspannung für
den VCO 10 bereitstellt, so dass die Steuerspannung entsprechend
dem Signal 18 zunimmt und abnimmt.
-
Ein
PLL ist deshalb im Wesentlichen ein Steuersystem mit geschlossener
Regelschleife, das das Eingangssignal mit dem Ausgangssignal vergleicht
und die Erzeugung des Ausgangssignals entsprechend dem Ergebnis
dieses Vergleichs steuert.
-
2 veranschaulicht
allgemein den Betrieb der bevorzugten Ausführungsformen der vorliegenden Erfindung.
In 2 werden für
entsprechende Komponenten die gleichen Bezugszeichen verwendet,
wie sie in 1 verwendet werden.
-
In
die Vorrichtung in 2 wird das Signal 14 eingegeben,
wobei sie so beschaffen ist, dass sie das Ausgangssignal 12 erzeugt,
wobei vorgesehen ist, dass es eine spezielle Phasenbeziehung mit
dem Eingangssignal 14 besitzt. In der folgenden Beschreibung
wird angenommen, dass vorgesehen ist, dass das Signal 12 gleichphasig
zum Eingangssignal 14 ist, es ist aber offensichtlich,
dass an den Betriebsparametern einfache Änderungen vorgenommen werden
können,
um jede gewünschte
Phasenbeziehung zu erreichen. In der gleichen Weise wie in 1 werden
die Signale 12 und 14 im Phasendetektor 16 verglichen,
der ein Ausgangssignal 18 bereitstellt, das angibt, ob
die Frequenz des Signals 12 vergrößert oder verkleinert werden muss,
um es näher
zur Phasengleichheit mit dem Signal 14 zu bringen.
-
In 2 wird
das Signal 12 jedoch nicht als das Ausgangssignal eines
spannungsgesteuerten Oszillators erzeugt. Stattdessen ist es das
Ausgangssignal der Mischungsmittel 20. In die Mischungsmittel 20 werden
zwei Referenzsignale oder Taktquellen CLK1 und CLK2 eingegeben.
Die Signale CLK1 und CLK2 besitzen zueinander gleiche Frequenzen,
sind aber phasenverschoben, wobei in der besonders bevorzugten Ausführungsform
diese zwei Signale um 90° phasenverschoben
sind, wie im Zeigerdiagramm in 3a veranschaulicht
ist. Die Mischungsmittel 20 mischen die Signale CLK1 und
CLK2 in veränderlichen
Anteilen in Übereinstimmung
mit dem Ausgangssignal 18 aus dem Phasendetektor 16,
um das Ausgangssignal 12 zu erzeugen. Die Anteile, in denen
die Signale CLK1 und CLK2 miteinander gemischt werden, variieren
sinusförmig zwischen –1 und +1,
wie im Folgenden ausführlicher
beschrieben wird, damit das Ausgangssignal 12 jede Phasenbeziehung
mit den Referenztaktsignalen besitzen kann.
-
Insbesondere
ist in 3a die Erzeugung eines Ausgangssignals,
das zur Referenz CLK1 um 150° phasenverschoben
ist, beispielhaft veranschaulicht, wobei gezeigt ist, dass es notwendig
ist, die Referenzsignale CLK1 und CLK2 in den Anteilen –0,866 zu
0,5 zu mischen, um dieses Signal zu erzeugen. Um ein Signal zu erzeugen,
das im Vergleich zu CLK1 eine Phasendifferenz P besitzt, ist es
im Allgemeinen notwendig, die Referenzsignale CLK1 und CLK2 in Anteilen
cos P zu sin P zu mischen.
-
Dies
ist in 3b veranschaulicht, wo die dem
Referenzsignal CLK1 gegebene Gewichtung als W1 bezeichnet ist, während jene,
die dem Signal CLK2 gegeben ist, als W2 bezeichnet ist. 3b veranschaulicht die
durch W1 und W2 angenommenen Werte, um verschiedene Phasendifferenzen
P im Vergleich zum Referenzsignal CLK1 zu erzeugen, wobei abermals
150° als
ein Beispiel gezeigt ist.
-
Eine
Implementierung dieser Ausführungsform
erfolgt im Kontext von Kommunikationssystemen und insbesondere auf
der Empfangsseite. In einem derartigen Kontext können die Referenzsignale CLK1
und CLK2 aus den im VCO der Sendeseite erzeugten Signalen abgeleitet
werden, die Referenzsignale können aber
aus irgendeiner geeigneten Quelle abgeleitet werden.
-
4 veranschaulicht
eine Ausführungsform,
in der die obigen Sinus- und Kosinus-Werte unter Verwendung von
Nachschlagtabellen bestimmt werden. In dieser Ausführungsform
umfassen die Mischungsmittel 20 das digitale Filter 122,
das einen Wert P entsprechend dem aus dem Phasendetektor 16 ausgegebenen Signal 18 erzeugt.
In dieser Figur sind die Referenztaktsignale als ϕ1 und ϕ2
bezeichnet, wobei sie beispielhaft so veranschaulicht sind, dass
sie von einem VCO empfangen werden, der einen Teil eines weiteren
PLL bildet. Es könnte
jedoch irgendeine andere geeignete Quelle der Taktsignale verwendet
werden. Der Wert P repräsentiert
die gewünschte
Phasendifferenz zwischen dem Referenzsignal ϕ1 und dem
Ausgangssignal 12, um das Signal 12 in Synchronisation
mit dem Eingangssignal 14 zu halten. Sobald die Synchronisation
erreicht worden ist, gibt das Signal 18 nicht an, dass
irgendeine Zunahme oder Abnahme der Frequenz erforderlich ist, um
die Signale gleichphasig zu machen, wobei deshalb in einem derartigen
Zustand das digitale Filter 122 einen konstanten Wert von
P ausgibt, um die hergestellte Phasenbeziehung aufrechtzuerhalten.
(Es ergibt sich eine ein wenig andere Situation, falls das Eingangssignal
eine von den Referenzsignalen verschiedene Frequenz besitzt, wie
im Folgenden erörtert
wird).
-
Wie
oben erwähnt
worden ist, ist allgemein der gewünschte Wert von W1 cos P, während der
gewünschte
Wert von W2 sin P ist. In dieser Ausführungs form sind deshalb zwei
Nachschlagtabellen 124a und 124b vorgesehen, auf
die P angewendet wird und die in digitaler Form den Kosinus bzw.
den Sinus von P ausgeben. Diese Signale werden durch die Digital-Analog-Umsetzer 126a bzw. 126b geleitet,
um die analogen Signale W1 und W2 für die Eingabe in den Phaseninterpolator 120 bereitzustellen.
Der Phaseninterpolator 120 mischt ϕ1 und ϕ2
in den durch W1 und W2 bestimmten Anteilen, um das Ausgangssignal 12 zu
erzeugen.
-
Folglich
ist es der Fall, dass das Ausgangssignal 12 verriegelt
werden kann, damit es mit dem Eingangssignal 14 gleichphasig
ist, was auch immer die Phasenbeziehung zwischen dem Eingangssignal 14 und den
Referenzsignalen ϕ1 und ϕ2 ist.
-
5 veranschaulicht
eine mögliche
Implementierung des Phaseninterpolators 120 auf der Grundlage
MOS-Differenz-Schaltungs-Techniken, in denen jedes Signal in 4 durch
zwei Signale in 5 veranschaulicht ist, die entsprechende
Namen mit den Suffixen a und b besitzen. Die in 5 veranschaulichte
Implementierung ermöglicht,
dass W1 und W2 über
den vollständigen
Bereich von –1
bis +1 variieren, um dem Phaseninterpolator 120 zu ermöglichen,
die oben erörterten
Funktionen voll zu implementieren.
-
Das
in 4 veranschaulichte digitale Filter 122 kann
einfach ein Aufwärts-/Abwärtszähler sein.
Dieser würde
entsprechend der Polarität
des Eingangssignals 18 aufwärts oder abwärts zählen, bis
der gewünschte
Wert P ausgegeben wird, bei dem das Zeitsignal 18 auf 0
gehen würde,
wobei der Wert von P auf diesem gewünschten verriegelten Wert konstant
bleiben würde.
Der Zähler
sollte so beschaffen sein, dass er umspringt, wenn er über den
maximalen Zählerstand
inkrementiert oder unter 0 dekrementiert wird, um eine voll funktionsfähige Vorrichtung
zu schaffen.
-
Die
obige Diskussion basierte auf der Annahme, dass die Referenzsignale
bei der gleichen Frequenz wie das Eingangssignal arbeiten und deshalb
die gleiche Frequenz wie die gewünschte
Frequenz des Signals 12 besitzen.
-
Die
in 4 veranschaulichte Schaltung arbeitet jedoch außerdem in
der Situation, in der die Frequenz des Signals 14 und deshalb
die gewünschte
Frequenz des Signals 12 von der Frequenz der Referenzsignale ϕ1
und ϕ2 verschie den ist. Eine derartige Situation ist zu
einer Situation äquivalent,
in der sich die Phasendifferenz zwischen dem Signal 14 und
dem Referenzsignal ϕ1 ständig ändert und sich deshalb der
Wert von P ebenfalls ständig ändern muss.
Dies würde
in 4 ohne weitere Änderungen an der Schaltung
erreicht werden, weil der "stationäre" Zustand der Schaltung
dort liegen würde,
wo das Signal 18 ständig
eine Phasendifferenz angibt, die verursacht, dass sich der Wert
von P in Synchronisation mit der sich ständig ändernden Phasendifferenz zwischen
dem Signal 14 und dem Referenzsignal ϕ1 ändert.
-
Diese
Funktion könnte
unter Verwendung des einfachen Zählers
für das
digitale Filter 122, der oben erwähnt worden ist, erreicht werden,
wobei dies für
Eingangssignale 14 zufriedenstellend arbeiten würde, die ständig Signalübergänge bereitstellen,
durch die die Phase durch den Phasendetektor 16 verglichen
werden kann.
-
In
einer Situation, in der die Eingangsdaten eine niedrige Übergangsdichte
besitzen, d. h., das Eingangssignal während sehr langer Zeitdauern
effektiv inaktiv sein kann, besitzt die Schleife jedoch Schwierigkeiten,
die erforderliche Phase zu verfolgen, wobei sie jedesmal, wenn ein
Ausbruch der Aktivität
auftritt, signifikante Änderungen
der Phase des Ausgangssignals 12 verursachen müsste. 6 veranschaulicht
eine alternative Implementierung des digitalen Filters 122,
die dieses Problem überwindet.
-
Das
digitale Filter 122, wie es in 6 veranschaulicht
ist, umfasst einen Zähler 50,
einen Multiplizierer 52 und einen Akkumulator 54.
Das Signal 18, das angibt, ob die Phase des Ausgangssignals 12 vergrößert oder
verkleinert werden muss, um die Synchronisation zu erreichen, wird
sowohl in den Zähler 50 als
auch in den Akkumulator 54 eingegeben. Der Zähler 50 zählt entsprechend
dem Wert des Signals 18 aufwärts oder abwärts, um
das Signal F zu erzeugen, das im Multiplizierer 52 mit
einer Konstanten K multipliziert wird und das außerdem in den Akkumulator 54 eingegeben
wird. Der Akkumulator 54 erzeugt einen neuen Ausgangswert
von P, indem er zum vorhandenen Wert P die zwei Eingaben, die er
empfängt,
addiert.
-
Der
Zähler 50 in
dieser Implementierung integriert effektiv die Inkrement-/Dekrementimpulse
des Signals 18, um den Wert F zu erzeugen. Der Wert F reprä sentiert
deshalb den Frequenzversatz zwischen der Frequenz der Referenzsignale
und der gewünschten
Frequenz für
das Signal 12. Wie oben erwähnt worden ist, ist diese Frequenzdifferenz
zu einer sich ständig ändernden
Phasendifferenz äquivalent,
wobei deshalb diese berücksichtigt
werden kann, indem der Wert von P ständig geändert wird, um diese Phasendifferenz
zu verfolgen. Die Wirkung der Konstanten K des Multiplizierers 52 und
der Addition des modifizierten Signals im Akkumulator 54 besteht
darin, das Signal P zu veranlassen, bei der notwendigen Änderungsrate
der Phase zu verfolgen, um es mit dem Signal mit der anderen Frequenz
zu synchronisieren.
-
Wenn
die Schleife mit dem ankommenden Signal verriegelt ist, ist das
Signal 18 effektiv 0, da es keine Phasendifferenz zwischen
dem Eingangssignal und dem Ausgangssignal gibt. In diesen Zustand
gilt der stationäre
Zustand für
den Wert von F × K,
der bei jedem Zyklus durch den Akkumulator 54 zum Wert
P zu addieren ist, um zu veranlassen, dass die notwendigen laufenden
Phasenänderungen
das System in Synchronisation halten. Dies wird fortgesetzt, selbst
wenn es eine Inaktivität
im Eingangssignal gibt, so dass im Idealfall das System zum Zeitpunkt
des nächsten
Ausbruchs immer noch synchronisiert ist. In jedem Fall wird das
Niveau der Phasenkorrektur, die am Anfang des nächsten Ausbruchs erforderlich
ist, verringert.
-
Das
Signal 18 wird außerdem
direkt in den Akkumulator 54 eingegeben, so dass, wenn
sich das System nicht im verriegelten Zustand befindet, er richtig
verriegelt und ein stabiles System schafft.
-
7 veranschaulicht
eine besonders bevorzugte Implementierung der Erfindung, deren Einzelheiten in
den nachfolgenden Figuren veranschaulicht sind. Es ist zu sehen,
dass die Prinzipien hinter der Implementierung ähnlich zu jenen sind, die oben
umrissen worden sind, wobei aber die tatsächlichen Schaltungen verschieden
und unter bestimmten Umständen
praktischer sind.
-
In
der Ausführungsform
nach 7 umfassen die Mischungsmittel 20 die
digitalen Steuermittel 210 und den Phaseninterpolator 220,
wobei die Ausführungsform
hinsichtlich des Taktspeichers auf der Grundlage einer seriellen
Dateneingabe beschrieben wird.
-
Wie
bei der oben beschriebenen Ausführungsform
wird eine Standard-Phasendetektorschaltung 16 verwendet,
um die Positionen der Flanken in der seriellen Dateneingabe 14 mit
der Phase des Datenrückgewinnungstaktes 12 zu
vergleichen. Dies erzeugt Phasen-Inkrement-/-Dekrement-Steuersignale,
die in den digitalen Logikblock 210 eingespeist werden,
der ein Steuerwort erzeugt, das die geforderte Phase des Datenrückgewinnungstaktes
repräsentiert.
Der digitale Phasenauswahlwert wird dann in den Phaseninterpolator 220 eingegeben,
der einen analogen Mischer verwendet, um aus den zwei Referenztaktphasen
die erforderliche Datenrückgewinnungs-Taktphase
abzuleiten.
-
Es
kann eine optionale Referenzregenerationsschaltung enthalten sein,
um die Quadraturbeziehung zwischen den Referenztaktphasen wiederherzustellen,
wobei folglich erlaubt wird, die Wirkungen des Laufzeitunterschieds
auf Grund der Verteilung der Takte zu verringern. Die Einzelheiten
dieser Regenerationsschaltung sind im Folgenden dargelegt.
-
Allgemein
ist, wie in 8 veranschaulicht ist, der Phaseninterpolator 220 in
dieser Ausführungsform aus
einem analogen Phasenmischer 222 und einem digital gesteuerten
Stromquellenblock 226 gebildet. Der Stromquellenblock 226 stellt
die Stromsignale dem Phasenmischer 222 bereit, um, wie
im Folgenden ausführlicher
erörtert
ist, die Gewichtungen bereitzustellen, in denen die Referenzsignale
CLK1 und CLK2 gemischt werden sollten.
-
Eine
schematische Veranschaulichung einer Implementierung des Phasenmischers 222 auf
der Grundlage von Differenztechniken, bei denen jedes Signal durch
ein Paar von Signalleitungen repräsentiert wird, ist in 9 gezeigt.
Die erforderlichen Gewichtungen für die Referenzsignale werden
durch den Stromquellenblock 226 als die Ströme I1+,
I1–, I2+
und I2– bereitgestellt,
die als die Stromquellen in 9 erscheinen.
Die Schaltung nach 9 summiert die Referenztaktsignale
entsprechend den Gewichtungen ihrer Steuerströme, um ein Summensignal zu
erzeugen, das durch die Differenzspannung repräsentiert wird, die über den
Lastwiderständen
R1 und R2 entwickelt wird.
-
Die
Lastkapazitäten
(C1 und C2) sind optional, wobei sie enthalten sein können, um
die Harmonischen der Taktsignale herauszufiltern, um die Verzerrung
des Summensignals zu verringern. Der beschriebene Betrieb nimmt
die Verwendung sinusförmiger
Referenztaktsignale an. Es können
jedoch außerdem
Recht ecktakte verwendet werden, sie erfordern aber die Filterung
entweder durch C1 und C2 und/oder durch die intrinsische Bandbreitengrenze
der Phasensummationsschaltung.
-
Der
Phasenmischer 222 umfasst vier Differenzverstärker 91a, 91b, 92a, 92b,
von denen jeder zwei Transistoren enthält, wie in einer herkömmlichen
Weise veranschaulicht ist. Der Referenztakt CLK1 wird, wie gezeigt
ist, in die Verstärker 91a und 91b mit
entgegengesetzten Polaritäten
eingegeben. Die Bereitstellung von zwei Verstärkern, die mit entgegengesetzten
Polaritäten
verbunden sind, bedeutet, dass einer wirkt, um den Referenztakt
zum Summensignal zu addieren, während
der andere ihn subtrahiert. Die Stromquellen I1+, I1– steuern
die relativen Ausmaße,
bis zu denen die Verstärker
das Referenzsignal addieren und subtrahieren, wobei folglich das
Strompaar I1+ und I1– eine
Differenzstrom-Gewichtung bildet, die W1 in der obigen 3 repräsentiert,
die erlaubt, das W1 von +1 bis –1
eingestellt wird.
-
Die
Werte von I1+ und I1– werden
durch den Stromquellenblock
226 festgelegt, der den Gesamtbetrag I
tot = (I1+) + (I1–) konstant hält. Der
Wert von W1 wird deshalb durch die geeignete Auswahl von I1+ und
I1– repräsentiert,
insbesondere gilt
was bedeutet, dass z. B.,
wenn
W1 = +1:I1 + = Itot; I1– = 0, W1
= –1:I1
+ = 0; I1– =
Itot, W1 = 0:I1+ = I1– = Itot/2. -
Das
Stromquellenpaar I2+, I2– wird ähnlich zwischen
0 und Itot variiert, um den Wert von W2
zwischen +1 und –1
zu repräsentieren,
wobei diese den Verstärkern 92a, 92b zugeordnet
sind, in die der Referenztakt CLK2 mit entgegengesetzten Polaritäten eingegeben
wird.
-
Zusammengefasst
können,
indem die Gewichtungsströme
I1+, I1–,
I2+, I2– variiert
werden, die Gewichtungen W1 und W2 für die Referenztakte CLK1, CLK2 variiert
werden, wie oben in Bezug auf 3 erörtert worden
ist, so dass die Phase des Summensignals über einen ganzen Zyklus variiert
werden kann.
-
Schließlich wird
das Summensignal unter Verwendung einer zweiten Differenzverstärkerstufe 94 gepuffert,
um das Signal "bündig zu
stoßen" und jede Amplitudenvariation
zu entfernen, die sich aus der Phasenmischungsoperation ergibt,
um das zweite Taktsignal 12 zu erzeugen.
-
Die
Differenz-Gewichtungsströme
I1+, I1–,
I2+, I2– werden
durch den Block 226 durch die digitale Steuerung eines
Satzes geschalteter Stromquellen erzeugt, die später ausführlich beschrieben werden.
Aus der obigen Erörterung
ist es selbstverständlich,
dass irgendeine gewünschte
Phasendifferenz, angenommen von der Referenz CLK1, ein Paar von
Werten W1 und W2 und demgemäß einen
Satz von I1+, I1–,
I2+, I2– definiert.
Die spezielle geforderte Phase wird dem Block 226 durch
das digitale Steuerwort angegeben, das durch die digitalen Steuermittel 210 als
das Phasenauswahlsignal ausgegeben wird.
-
In
dieser Ausführungsform
wird der digitale Steuerwert unter Verwendung eines Codes des Typs
des Johnson-Zählers
(twisted-ring counter, verdrillter Ring-Zähler)
codiert, um die Erzeugung der Stromgewichtungen zu vereinfachen.
Dieser verwendet ein N-Bit-Wort, PS[1:N] (wobei N eine gerade ganze
Zahl ist), um 2N mögliche
Codewerte zu definieren, die verwendet werden, um die 2N verfügbaren Phasenschritte
zu bezeichnen, die durch den Interpolator ausgegeben werden können.
-
Der
Wert von N bestimmt daher effektiv die Phasenauflösung der
Taktanpassungs-Schaltungsanordnung: weil es über einen vollständigen Zyklus
(2π Radiant)
2N Phasenschritte gibt, beträgt
die Phasenauflösung π/N Radiant.
Der Wert von N wird deshalb so gewählt, um die Phasenauflösung gegen
die Komplexität abzuwägen. Die
beschriebene Ausführungsform
nimmt einen Wert von N = 6 an, wobei sie folglich eine Auflösung der
Phasenanpassung von 1/12 eines Zyklus (d. h. 30°) bereitstellt. Die 12 möglichen
Codewerte für
eine 6-Bit-Implementierung der Phasenauswahl sind wie folgt:
| Schritt | PS[1:6] | Schritt | PS[1:6] |
| 0 | 111111 | 6 | 000000 |
| 1 | 011111 | 7 | 100000 |
| 2 | 001111 | 8 | 110000 |
| 3 | 000111 | 9 | 111000 |
| 4 | 000011 | 10 | 111100 |
| 5 | 000001 | 11 | 111110 |
-
10 veranschaulicht
die Implementierung des Stromquellenblocks 226, der, wie
gezeigt ist, mehrere Stromquellen umfasst, die die Ströme IW1, ..., IW6 bereitstellen,
wobei jedem ein Paar von Transistoren zugeordnet ist, an die jeweils
invertierte und nichtinvertierte Versionen der Bits des Codewertes
angelegt sind, wie gezeigt ist. Wie in 10 gezeigt
ist, wird die gleiche Auswahl der Stromwerte verwendet, um sowohl
I1+, I1– als
auch I2+, I2– zu
erzeugen. Wie gezeigt ist, sind zwei separate Sätze entsprechender Stromquellen
vorgesehen, jeweils einer für
I1+, I1– und
I2+, I2–.
Es kann jedoch möglich
sein, einen Satz von Stromquellen zusammen mit einer geeigneten
Zeitsteuerungs- und Schalt-Schaltungsanordnung
zu verwenden, um abwechselnd I1+, I1– und I2+, I2– zu erzeugen.
-
Ein
Vorteil der Verwendung dieses Codierungsschemas ist, dass die Gewichtungssteuerungen
für die zwei
verschiedenen Phasen aus demselben Satz der Steuerleitungen abgeleitet
werden können:
für W2
muss das Steuerwort nur um N/2 Bits gedreht werden, wobei die Bits
invertiert werden, die umlaufen. Dies kann effektiv ausgeführt werden,
indem einfach die Steuerleitungen der Differenzstromschalter vertauscht
werden, wie in 10 veranschaulicht ist.
-
In
einer einfachen Anordnung kann jeder der I
W1,
..., I
W6 die gleiche Größe besitzen, wobei in einer
derartigen Anordnung zwölf
verschiedene Phasenausgaben für
die zwölf
Phasenschritte erzeugt werden würden, wie
in
11 veranschaulicht ist, die die äquivalenten
Werte von W1 und W2, die erhalten werden würden, und das entsprechende
Phasendiagramm veranschaulicht. Dies ist außerdem in der folgenden Tabelle
dargestellt.
| Phasenschritt | PS[1:6] | W1 | W2 | Summenphase |
| 0 | 111111 | +1,00 | 0,00 | 0 |
| 1 | 011111 | +0,67 | +0,33 | 27 |
| 2 | 001111 | +0,33 | +0,67 | 63 |
| 3 | 000111 | 0,00 | +1,00 | 90 |
| 4 | 000011 | –0,33 | +0,67 | 117 |
| 5 | 000001 | –0,67 | +0,33 | 153 |
| 6 | 000000 | –1,00 | 0,00 | 180 |
| 7 | 100000 | –0,67 | –0,33 | 207 |
| 8 | 110000 | –0,33 | –0,67 | 243 |
| 9 | 111000 | 0,00 | –1,00 | 270 |
| 10 | 111100 | +0,33 | –0,67 | 297 |
| 11 | 111110 | +0.67 | –0.33 | 333 |
-
Es
ist zu sehen, das dies um den Zyklus Variationen der Größe der Phasenschritte
schafft. Dies kann unter manchen Umständen keine Probleme darstellen,
aber eine konstante Schrittgröße, die
eine optimale Phasenauflösung
bereitstellt, kann erhalten werden, indem die Stromgewichtungen
entsprechend dem Folgenden festgelegt werden: IWm =
Itot/2·[(Cos((m – 1)π/N) – Cos(mπ/N)], mit
m = 1, ..., N,
z. B. für
N = 6:
IW1 = 0,067 Itot,
IW2 = 0,183 Itot,
IW3 =
0,250 Itot,
IW4 = 0,250 Itot,
IW5 = 0,183 Itot,
IW6 =
0,067 Itot.
-
Diese
Anordnung stellt sinusförmige
Variationen der äquivalenten
Werte von W1 und W2 und eine gleiche Phasenschrittgröße bereit,
wie in
12 veranschaulicht ist, die
im Format
11 entspricht, und wie in der
folgenden Tabelle dargestellt ist.
| Phasenschritt | PS[1:6] | W1 | W2 | Summenphase |
| 0 | 111111 | +1,00 | 0,00 | 0 |
| 1 | 011111 | +0,87 | +0,50 | 30 |
| 2 | 001111 | +0,50 | +0,87 | 60 |
| 3 | 000111 | 0,00 | +1,00 | 90 |
| 4 | 000011 | –0,50 | +0,87 | 120 |
| 5 | 000001 | –0,87 | +0,50 | 150 |
| 6 | 000000 | –1,00 | 0,00 | 180 |
| 7 | 100000 | –0,87 | –0,50 | 210 |
| 8 | 110000 | –0,50 | –0,87 | 240 |
| 9 | 111000 | 0,00 | –1,00 | 270 |
| 10 | 111100 | +0,50 | –0,87 | 300 |
| 11 | 111110 | +0,87 | –0,50 | 330 |
-
Diese
sinusförmigen
Stromgewichtung ist für
große
Werte von N vorteilhafter, d. h., wo eine feine Taktphasenauflösung erforderlich
ist. Falls z. B. N = 4 gilt (d. h. eine Auflösung von 1/8 Zyklus), sind
jedoch die Leistung der dreieckigen und sinusförmigen Gewichtungsschemata
praktisch äquivalent.
-
Falls
die durch die dreieckigen Stromgewichtungsschemata gebotene Leistung
ausreichend ist, kann die Stromsteuerung unter Verwendung einer
alternativen Anordnung implementiert werden, die in
13 veranschaulicht
und durch die folgende Tabelle dargestellt ist.
| Phasenschritt | C1[1:4] | C2[1:4] | C3[1:4] | I1+ | I2+ | I1– | I2– | W1 | W2 | Summenphase |
| 0 | 1000 | 1000 | 1000 | 3 | 0 | 0 | 0 | +1,00 | 0,00 | 0 |
| 1 | 0100 | 1000 | 1000 | 2 | 1 | 0 | 0 | +0,67 | +0,33 | 27 |
| 2 | 0100 | 0100 | 1000 | 1 | 2 | 0 | 0 | +0,33 | +0,67 | 63 |
| 3 | 0100 | 0100 | 0100 | 0 | 3 | 0 | 0 | 0,00 | +1,00 | 90 |
| 4 | 0010 | 0100 | 0100 | 0 | 2 | 1 | 0 | –0,33 | +0,67 | 117 |
| 5 | 0010 | 0010 | 0100 | 0 | 1 | 2 | 0 | –0,67 | +0,33 | 153 |
| 6 | 0010 | 0010 | 0010 | 0 | 0 | 3 | 0 | –1,00 | 0,00 | 180 |
| 7 | 0001 | 0010 | 0010 | 0 | 0 | 2 | 1 | –0,67 | –0,33 | 207 |
| 8 | 0001 | 0001 | 0010 | 0 | 0 | 1 | 2 | –0,33 | –0,67 | 243 |
| 9 | 1000 | 0001 | 0001 | 0 | 0 | 0 | 3 | 0,00 | –1,00 | 270 |
| 10 | 1000 | 0001 | 0001 | 1 | 0 | 0 | 2 | +0,33 | –0,67 | 297 |
| 11 | 1000 | 1000 | 0001 | 2 | 0 | 0 | 1 | +0,67 | –0,33 | 333 |
-
Dies
basiert auf der Verwendung eines Satzes von 4:1-Stromschaltern,
um gleich gewichtete Stromquellen I1, I2, I3 auf einen der
4 Differenzverstärker-Steuerströme zu schalten.
Dieses Schema verwendet nur die halbe Anzahl der Stromquellen wie
die vorhergehende Anordnung und ein anderes Codierungsschema. Die
Anzahl der Stromquellen/-schalter bestimmt abermals die Auflösung der
Taktschritte. Falls M Stromquellen, jede mit einem 4:1-Stromschalter,
verwendet werden, schafft dies 4M Phasenschritte über einen
Zyklus (es erfordert aber außerdem
4M Steuerleitungen). Das in 8 gezeigte
Beispiel verwendet 3 Stromquellen, um eine Auflösung von 1/12 Zyklus bereitzustellen.
-
In
der Beschreibung der obigen Ausführungsformen
wird angenommen, dass die zwei Referenztakte in einer Quadraturphasenbeziehung
stehen, d. h. ihre Phasen um π/2
Radiant (90°)
getrennt sind. Während es
möglich
ist, die Gesamtschaltung so zu konstruieren, um Referenztakte mit
einer anderen Phasentrennung zu verwenden, vergrößert dies die Komplexität der Berechnung
und der Schaltungsanordnung, die erforderlich sind, um die Gewichtungswerte
für die
Mischungsmittel festzulegen. In jedem Fall ist es immer wichtig,
die Phasentrennung zwischen den Referenztakten zu kennen, wenn die
Gewichtungswerte bestimmt werden, um ein richtiges Arbeiten der
Schaltung sicherzustellen.
-
Es
ist eine Anordnung bekannt, die aus einem Paar von Signalen, von
denen bekannt ist, dass sie irgendeine Phasentrennung besitzen,
wobei diese Phasentrennung aber nicht genau bekannt ist, ein Paar
von Referenzsignalen ausgibt, von denen bekannt ist, dass sie eine
Phasentrennung von π/2
besitzen. Eine derartige Anordnung ist in Situationen vorteilhaft,
in denen z. B. die Taktsignale über
einen Chip oder eine Leiterplatte verteilt sind. In einer derartigen
Situation ist es möglich,
dass einige Unterschiede in der Verzögerung zwischen den Takten,
zurückzuführen auf
die Länge
der Leiterbahnen oder die Belastung, auftreten können, wobei folglich die Phasenbeziehung
zwischen den Takten von jener, die erwartet wird, geändert wird,
und deshalb der Betrieb der Schaltung verschlechtert wird.
-
Das
Prinzip des Betriebs ist in 14 dargestellt,
die ein Zeigerdiagramm ist, in dem Ref1 und Ref2 die empfangenen
Referenztakte sind. Aus Ref1 und Ref2 werden die Summen- und Differenzsignale
von Ref1 und Ref2 erzeugt. Es ist klar, dass, falls Ref1 und Ref2
die gleiche Größe besitzen,
dann die Phasentrennung zwischen den Summen- und Differenzsignalen π/2 beträgt. Sobald
die Größen der
Summen- und Differenzsignale angeglichen sind, ist deshalb bekannt,
dass diese Signale eine feste Phasentrennung besitzen und in den
oben beschriebenen Ausführungsformen
verwendet werden können.
-
15 veranschaulicht
eine Implementierung dieser Taktphasen-Regenerationsanordnung, wobei
zu sehen ist, dass diese Schaltung zum oben beschriebenen Phasenmischer ähnlich ist.
-
Der
obere Abschnitt nach 15 erzeugt das Summensignal,
wobei er zwei Differenzschaltungen 155 umfasst, in die
Ref1 und Ref2 eingegeben werden, wie gezeigt ist, wobei jeder eine
Stromquelle I zugeordnet ist. Die abgeglichenen Stromquellen stellen
für Ref1
und Ref2 gleiche Gewichtungen bereit, wobei das Summensignal über den
Lastwiderständen
R151 und den optionalen Lastkondensatoren C152 erzeugt wird.
-
Der
untere Abschnitt nach 15 erzeugt entsprechend das
Differenzsignal, wobei er dementsprechend die Differenzschaltungen 156,
die Stromquellen I, die Lastwiderstände R153 und die optionalen
Lastkondensatoren C154 umfasst. Das Differenzsignal wird durch die
Umkehrung der Verbindung von Ref1 erzeugt, wobei dies aus einem
Vergleich zwischen den oberen und unteren Abschnitten der 15 ersichtlich ist.
-
Es
ist außerdem
für jedes
der Summen- und Differenzsignale eine Ausgangspufferstufe vorgesehen, nach
der die Signale CLK1 und CLK2 für
die Verwendung in den oben beschriebenen Ausführungsformen ausgegeben werden.
-
Im
Prinzip könnte
diese Technik verwendet werden, um ein Paar von Takten ohne einen
akkumulierten Fehler in ihrem Phasenunterschied über eine unbegrenzte Entfernung
zu verteilen. Die Taktregenerationsschaltungen, wie sie oben beschrieben
worden sind, würden
längs des
Taktweges vorgesehen sein und als Repeater arbeiten.
-
Im
Kontext der Taktrückgewinnung
aus den Datensignalen, wie in den obigen Ausführungsformen beschrieben worden
ist, kann dies in Situationen besonders nützlich sein, in deren mehrere
Kanäle
von Daten empfangen werden. In einer derartigen Anordnung könnte dieses
Paar von Taktsignalen einfach von einem Kanal zum nächsten weiterleitet
werden, wobei die Phasenregeneration ausgeführt wird, wie es notwendig
ist, um sicherzustellen, dass für
jeden Kanal Referenzsignale verfügbar
sind, die in einer Quadraturphasenbeziehung stehen.
-
Eine
derartige Anordnung ist schematisch in 16 veranschaulicht,
in der die Taktsignale aus den empfangenen Datenkanälen Din.1,
Din.2, ..., Din.n zurückgewonnen
werden. Für
diesen Zweck wird ein Paar von Referenztakten Ref1, Ref2 von einer
externen Quelle bereitgestellt. Für jeden Kanal ist eine Taktrückgewinnungsschaltung 1601 , 1602 ,
..., 160n vorgesehen, wobei Ref1
und Ref2 in die Schaltung 1601 eingegeben werden.
Jede der Schaltungen 160 entspricht einer Taktrückgewinnungsschaltung,
z. B. entsprechend einer der oben ausführlich beschriebenen Ausführungsformen,
wobei sie ferner eine Taktphasen-Regenerationsschaltung 162 enthält.
-
Die
Referenztakte Ref1, Ref2 werden in den Kanal 1 eingegeben,
wenn die Schaltung 1621 ihre Phasenbeziehung
regeneriert, wobei die resultierenden Signale verwendet werden,
um den Takt DRCLK1 zurückzugewinnen,
und außerdem
zum Kanal 2 weiterleitet werden. Demgemäß regeneriert die Schaltung 1622 die Phasenbeziehung für die Rückgewinnung
des Taktes DRCLK2 und das Weitergeben zum Kanal 3. In Abhängigkeit
von der physikalischen Anordnung der Schaltungsanordnung kann es
nicht notwendig sein, die Phase in jedem Schritt zu regenerieren,
wobei das Bereitstellen der Regeneration, wie es not wendig ist,
zu einer einfacheren Gesamtanordnung als die lokale Erzeugung der
Taktreferenzen für
jeden Kanal führt.
-
Diese
Phasenregenerationsanordnung ist außerdem auf andere Verhältnisse
anwendbar, in denen Taktsignale erforderlich sind, die in einer
Quadraturphasenbeziehung stehen.
