CN109104186A - 一种pll电路及芯片 - Google Patents
一种pll电路及芯片 Download PDFInfo
- Publication number
- CN109104186A CN109104186A CN201810591883.6A CN201810591883A CN109104186A CN 109104186 A CN109104186 A CN 109104186A CN 201810591883 A CN201810591883 A CN 201810591883A CN 109104186 A CN109104186 A CN 109104186A
- Authority
- CN
- China
- Prior art keywords
- current
- voltage
- semiconductor
- oxide
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 36
- 230000005611 electricity Effects 0.000 claims description 8
- 230000006641 stabilisation Effects 0.000 abstract description 3
- 238000011105 stabilization Methods 0.000 abstract description 3
- 102100031272 Calcineurin B homologous protein 2 Human genes 0.000 description 14
- 241001510512 Chlamydia phage 2 Species 0.000 description 14
- 101000777239 Homo sapiens Calcineurin B homologous protein 2 Proteins 0.000 description 14
- JPKJQBJPBRLVTM-OSLIGDBKSA-N (2s)-2-amino-n-[(2s,3r)-3-hydroxy-1-[[(2s)-1-[[(2s)-1-[[(2s)-1-[[(2r)-1-(1h-indol-3-yl)-3-oxopropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxobutan-2-yl]-6-iminohexanamide Chemical compound C([C@H](NC(=O)[C@@H](NC(=O)[C@@H](N)CCCC=N)[C@H](O)C)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@H](CC=1C2=CC=CC=C2NC=1)C=O)C1=CC=CC=C1 JPKJQBJPBRLVTM-OSLIGDBKSA-N 0.000 description 9
- 102100031277 Calcineurin B homologous protein 1 Human genes 0.000 description 9
- 241000839426 Chlamydia virus Chp1 Species 0.000 description 9
- 101000777252 Homo sapiens Calcineurin B homologous protein 1 Proteins 0.000 description 9
- 101000943802 Homo sapiens Cysteine and histidine-rich domain-containing protein 1 Proteins 0.000 description 9
- 239000013256 coordination polymer Substances 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013016 damping Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
Abstract
本发明涉及一种PLL电路，通过增设第二电荷泵，在第二电荷泵中引入电压到电流转换器输出的参考电流，然后将第二电荷泵输出的电流与电压到电流转换器的输出电流叠加，一起控制电流控制振荡器，如此，在宽频应用中，决定PLL电路稳定的阻尼系数会跟随分频系数的增大而增大，更易于实现电路的稳定，此外，还可以使二阶滤波器简化成一个滤波电容，以缩小电路的占用面积，提高芯片的小型化。
Description
技术领域
本发明涉及电子电路技术领域，具体涉及一种PLL电路及芯片。
背景技术
PLL(Phase Locked Loop)电路又称为锁相回路或锁相环，如图1所示，该电路 具有相位比较器PFD、电荷泵CHP、滤波器FILTER、压控振荡器VCO及分频 器DIVIDER。PFD检测参考时钟信号CKR和DIVIDER输出的分频时钟信号 CKF之间的相位差，并生成用于控制CHP输出电流的UP信号和DN信号。CHP 的输出电流使FILTER能够进行充电或者放电，从而影响FILTER的输出电压 VC，输出电压VC则决定VCO的振荡频率。VCO振荡生成的输出时钟信号CKO 作为PLL电路的输出，此外，输出时钟信号CKO也会输入分频器DIVIDER进 行分频，得出分频时钟信号CKF。在一些设计中，将压控振荡器VCO设计成电 压到电流转换器VIC和电流控制振荡器ICO两部分的形式，如图2所示，其中， 电压到电流转换器VIC将VC电压按比例转换成相应的电流IC，该电流IC传输 至电流控制振荡器ICO的电流输入端，电流控制振荡器ICO的输出端产生与电 流大小成比例的振荡信号CKO。对于采用图2所示VCO的情形，整体的PLL 电路的环路特性与图1一样，同样需要图1所示的滤波器FILTER来保证环路稳 定。由于滤波器FILTER包括电阻RP和电容CP串连的RC滤波单元，其中的 电阻RP常常占据较大的芯片面积，特别是电荷泵CHP的电流较小的情况下。 如此，很不利于芯片的小型化。另一方面，在一些宽频应用中，分频器DIVIDER 的分频系数N需要根据系统需求而调节，而阻尼系数ζ又会随着N的变化而改变， 在N较大的情形，阻尼系数ζ会变得较小，从而影响到PLL电路的稳定。
发明内容
本发明提供了一种PLL电路及芯片，可以缩小电路的占用面积，提高芯片的小型化，同时，还可以保证电路的稳定性。本发明的具体技术方案如下：
一种PLL电路，包括相位比较器、电压到电流转换器、电流控制振荡器和分频器。所述电路还包括：第一电荷泵，串连在所述相位比较器和所述电压到电流转换器之间；滤波电容，其一端接地，另一端连接在所述第一电荷泵与所述电压到电流转换器的公共端，用于对所述第一电荷泵传输给所述电压到电流转换器的电压信号进行滤波；第二电荷泵，其输入端连接至所述相位比较器与所述第一电荷泵的公共端以及所述电压到电流转换器的输出端，其输出端则连接至所述电压到电流转换器与所述电流控制振荡器的公共端；所述电流控制振荡器的输出端作为所述PLL电路的输出端，所述电流控制振荡器的输出端还通过所述分频器连接至所述相位比较器的输入端。
进一步地，所述第一电荷泵的电流参考端连接外部电流，所述第二电荷泵的电流参考端连接所述电压到电流转换器的参考电流输出端。
进一步地，所述第二电荷泵的电流输出端与所述电压到电流转换器的电流输出端共同连接至所述电流控制振荡器的控制电流输入端。
进一步地，所述电压到电流转换器包括第一P沟道MOS管、第二P沟道MOS管、第三P沟道MOS管、第一N沟道MOS管和限流电阻，其中：所述第一N沟道MOS管的栅极作为所述电压到电流转换器的电压输入端，其源极通过所述限流电阻接地，其漏极则分别连接至所述第一P沟道MOS管、所述第二P沟道MOS管和所述第三P沟道MOS管的栅极，其漏极还连接至所述第一P沟道MOS管的漏极；所述第一P沟道MOS管、所述第二P沟道MOS管和所述第三P沟道MOS管的源极都连接电源；所述第二P沟道MOS管的漏极作为所述电压到电流转换器的第一电流输出端，所述第三P沟道MOS管的漏极作为所述电压到电流转换器的参考电流输出端。
一种芯片，所述芯片包括上述的PLL电路。
本发明提供的PLL电路，通过增设第二电荷泵，在第二电荷泵中引入电压到电流转换器输出的参考电流，然后将第二电荷泵输出的电流与电压到电流转换器的输出电流叠加，一起控制电流控制振荡器，如此，在宽频应用中，决定PLL电路稳定的阻尼系数会跟随分频系数的增大而增大，更易于实现电路的稳定，此外，还可以使二阶滤波器简化成一个滤波电容，以缩小电路的占用面积，提高芯片的小型化。
附图说明
图1为现有的PLL电路的电路原理图。
图2为所述压控振荡器采用电压到电流转换器和电流控制振荡器的组合电路示意图。
图3为本发明所述的一种PLL电路的电路原理图。
图4为所述电压到电流转换器的具体电路原理图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。应当理解，下面所描述的具体实施例仅用于解释本发明，并不用于限定本发明。
如图3所示的一种PLL电路，所述电路包括相位比较器PFD、第一电荷泵CHP1、滤波电容CP、电压到电流转换器VIC、第二电荷泵CHP2、电流控制振荡器ICO和分频器DIVIDER。所述相位比较器PFD的输出端依次通过第一电荷泵CHP1和电压到电流转换器VIC连接至电流控制振荡器ICO，所述相位比较器PFD的输出端还通过第二电荷泵CHP2连接至电流控制振荡器ICO。电流控制振荡器ICO的输出端则通过分频器DIVIDER连接至所述相位比较器PFD的输入端。具体的，所述相位比较器PFD的CKF分频信号输入端连接所述分频器DIVIDER的CKF分频信号输出端，CKR信号端则作为PLL电路的输入端，用于接收外部输入的CKR信号。所述相位比较器PFD分析所接收到的CKR信号和CKF信号，并根据分析结果对应输出UP信号或者DN信号至所述第一电荷泵CHP1和所述第二电荷泵CHP2。所述第一电荷泵CHP1根据所接收到的UP信号或者DN信号，以及其电流参考端接收到的外部参考电流，输出对应的电压信号VC至电压到电流转换器VIC的电压输入端。滤波电容CP的一端接地，另一端连接在所述第一电荷泵CHP1与所述电压到电流转换器VIC的公共端。所述滤波电容CP对所述第一电荷泵CHP1传输给所述电压到电流转换器VIC的电压信号进行滤波。所述电压到电流转换器VIC根据接收到的滤波后的电压信号，输出第一电流I1至电流控制振荡器ICO的控制电流输入端，并输出参考电流IB至所述第二电荷泵CHP2。所述第二电荷泵CHP2根据所接收到的UP信号或者DN信号，以及其电流参考端所接收到的所述电压到电流转换器VIC的参考电流输出端所输出的参考电流IB，输出对应的第二电流I2至电流控制振荡器ICO的电流输入端。即所述电压到电流转换器VIC输出的第一电流I1和第二电荷泵CHP2输出的第二电流I2叠加后，一起输入电流控制振荡器ICO的电流输入端。所述电流控制振荡器ICO根据接收到的叠加后的电流值，输出相应的CKO信号，作为PLL电路的输出信号。此外，CKO信号还输入至分频器DIVIDER的CLK信号输入端，分频器DIVIDER对CK0信号进行分频后，输出CKF信号至相位比较器PFD。所述PLL电路通过增设第二电荷泵CHP2，在第二电荷泵CHP2中引入电压到电流转换器VIC输出的参考电流，然后将第二电荷泵CHP2输出的第二电流I2与电压到电流转换器VIC输出的第一电流I1叠加，一起控制电流控制振荡器，如此，在宽频应用中，决定PLL电路稳定的阻尼系数会跟随分频系数的增大而增大，更易于实现电路的稳定，此外，还可以使二阶滤波器简化成一个滤波电容，以缩小电路的占用面积，提高芯片的小型化。
优选的，如图4所示，所述电压到电流转换器VIC包括第一P沟道MOS管MP1、第二P沟道MOS管MP2、第三P沟道MOS管MP3、第一N沟道MOS管MN1和限流电阻RS。其中：所述第一N沟道MOS管MN1的栅极作为所述电压到电流转换器VIC的电压输入端，用于输入电压信号VC，其源极通过所述限流电阻RS接地，其漏极则分别连接至所述第一P沟道MOS管MP1、所述第二P沟道MOS管MP2和所述第三P沟道MOS管MP3的栅极，其漏极还连接至所述第一P沟道MOS管MP1的漏极。所述第一P沟道MOS管MP1、所述第二P沟道MOS管MP2和所述第三P沟道MOS管MP3的源极都连接电源VDD。所述第二P沟道MOS管MP2的漏极作为所述电压到电流转换器VIC的第一电流输出端，用于输出第一电流I1。所述第三P沟道MOS管MP3的漏极作为所述电压到电流转换器VIC的参考电流输出端，用于输出参考电流IB。
所述PLL电路具有第一电荷泵CHP1和第二电荷泵CHP2，一共两个电荷泵，这两个电荷泵的控制信号都由相位比较器PFD提供。另外，电压到电流转换器VIC根据输入的电压，生成两个电流，其中的参考电流IB提供给第二电荷泵CHP2，作为第二电荷泵CHP2的充放电电流。其中的第一电流I1与第二电荷泵CHP2输出的第二电流I2叠加，一起控制电流控制振荡器ICO的振荡。
如果用IP表示第一电荷泵CHP1的电流，GM表示电压到电流转换器VIC所 产生的第一电流I1与输入的电压信号VC之间的比例系数，单位为A/V，α表示 第二电流I2与第一电流I1的比例关系，kICO代表电流控制振荡器ICO的增益， 单位为Hz/A，CP代表滤波电容CP的容值。则PFD+CHP1+VIC+CP的传递函数 可以表示为：其中ΔΦ代表相位比较器PFD的输入时钟CKR与 CKF之间的相位差。PFD+CHP2的传递函数可以表示为：其 中，IICO代表电流控制振荡器ICO振荡所需要的电流。而对于电流控制振荡器ICO 来说，其振荡的相位与电流之间的关系为：Φo＝kICO(I1+I2)t，那么，图3输入时 钟CKR到输出时钟CKO的开环传递函数可表示为：进一步，可以推算得到图3中的PLL电路的闭环传递函数为：与图1所示的PLL电路的闭 环传递函数类似，图3的传递函数中也存在两个极点和一个零点，零点为： 因此，通过合理设置图3中电路的各个参数，可以让PLL环路锁 定到目标状态。与图1不同的是，图3中的滤波器FILTER已经简化成了一个滤 波电容CP，不再需要滤波器FILTER中的电阻RP，因此，节省了电路的占用面 积。
另一方面，可以计算得到图3所示PLL电路的自然振荡频率为
阻尼系数为
由阻尼系数的表达式可知，在宽频应用中，阻尼系数ζ会随着N的增大而 增大，因此，环路更容易稳定。设计中，将第二P沟道MOS管MP2与第三P 沟道MOS管MP3的尺寸比例设置为1:α，即可使得第一电流I1和第二电流I2 的电流比例关系为1:α。
一种芯片，所述芯片包括上述的PLL电路。通过采用所述PLL电路，可以减小芯片的体积，提高芯片的小型化。
最后应说明的是：本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可，各实施例之间的技术方案是可以相互结合的。以上各实施例仅用于说明本发明的技术方案，而非对其限制，尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员依然可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (5)
1.一种PLL电路，包括相位比较器、电压到电流转换器、电流控制振荡器和分频器，其特征在于，所述电路还包括：
第一电荷泵，串连在所述相位比较器和所述电压到电流转换器之间；
滤波电容，其一端接地，另一端连接在所述第一电荷泵与所述电压到电流转换器的公共端，用于对所述第一电荷泵传输给所述电压到电流转换器的电压信号进行滤波；
第二电荷泵，其输入端连接至所述相位比较器与所述第一电荷泵的公共端以及所述电压到电流转换器的输出端，其输出端则连接至所述电压到电流转换器与所述电流控制振荡器的公共端；所述电流控制振荡器的输出端作为所述PLL电路的输出端，所述电流控制振荡器的输出端还通过所述分频器连接至所述相位比较器的输入端。
2.根据权利要求1所述的电路，其特征在于：
所述第一电荷泵的电流参考端连接外部电流，所述第二电荷泵的电流参考端连接所述电压到电流转换器的参考电流输出端。
3.根据权利要求2所述的电路，其特征在于：
所述第二电荷泵的电流输出端与所述电压到电流转换器的电流输出端共同连接至所述电流控制振荡器的控制电流输入端。
4.根据权利要求1至3任一项所述的电路，其特征在于，所述电压到电流转换器包括第一P沟道MOS管、第二P沟道MOS管、第三P沟道MOS管、第一N沟道MOS管和限流电阻，其中：
所述第一N沟道MOS管的栅极作为所述电压到电流转换器的电压输入端，其源极通过所述限流电阻接地，其漏极则分别连接至所述第一P沟道MOS管、所述第二P沟道MOS管和所述第三P沟道MOS管的栅极，其漏极还连接至所述第一P沟道MOS管的漏极；
所述第一P沟道MOS管、所述第二P沟道MOS管和所述第三P沟道MOS管的源极都连接电源；
所述第二P沟道MOS管的漏极作为所述电压到电流转换器的第一电流输出端，所述第三P沟道MOS管的漏极作为所述电压到电流转换器的参考电流输出端。
5.一种芯片，其特征在于，所述芯片包括权利要求1至4中任一项所述的PLL电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810591883.6A CN109104186A (zh) | 2018-06-11 | 2018-06-11 | 一种pll电路及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810591883.6A CN109104186A (zh) | 2018-06-11 | 2018-06-11 | 一种pll电路及芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109104186A true CN109104186A (zh) | 2018-12-28 |
Family
ID=64796784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810591883.6A Pending CN109104186A (zh) | 2018-06-11 | 2018-06-11 | 一种pll电路及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109104186A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215364B1 (en) * | 1998-04-13 | 2001-04-10 | Hitachi, Ltd. | Variable frequency oscillator, and phase locked loop and clock synchronizer using thereof |
| JP2008042339A (ja) * | 2006-08-02 | 2008-02-21 | Renesas Technology Corp | 半導体装置 |
| US20090051454A1 (en) * | 2007-08-22 | 2009-02-26 | Nec Electronics Corporation | Voltage controlled oscillator |
| CN101777873A (zh) * | 2008-10-03 | 2010-07-14 | 斯沃奇集团研究和开发有限公司 | 使用两点fsk调制的频率合成器的自校准方法 |
| US20120235718A1 (en) * | 2011-03-14 | 2012-09-20 | Freescale Semiconductor, Inc | Adaptive bandwidth phase-locked loop |
| CN206211980U (zh) * | 2016-09-14 | 2017-05-31 | 成都旋极星源信息技术有限公司 | 一种自适应带宽全集成小数分频锁相环 |
| CN208209925U (zh) * | 2018-06-11 | 2018-12-07 | 珠海市一微半导体有限公司 | Pll电路及芯片 |
-
2018
- 2018-06-11 CN CN201810591883.6A patent/CN109104186A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215364B1 (en) * | 1998-04-13 | 2001-04-10 | Hitachi, Ltd. | Variable frequency oscillator, and phase locked loop and clock synchronizer using thereof |
| JP2008042339A (ja) * | 2006-08-02 | 2008-02-21 | Renesas Technology Corp | 半導体装置 |
| US20090051454A1 (en) * | 2007-08-22 | 2009-02-26 | Nec Electronics Corporation | Voltage controlled oscillator |
| CN101777873A (zh) * | 2008-10-03 | 2010-07-14 | 斯沃奇集团研究和开发有限公司 | 使用两点fsk调制的频率合成器的自校准方法 |
| US20120235718A1 (en) * | 2011-03-14 | 2012-09-20 | Freescale Semiconductor, Inc | Adaptive bandwidth phase-locked loop |
| CN206211980U (zh) * | 2016-09-14 | 2017-05-31 | 成都旋极星源信息技术有限公司 | 一种自适应带宽全集成小数分频锁相环 |
| CN208209925U (zh) * | 2018-06-11 | 2018-12-07 | 珠海市一微半导体有限公司 | Pll电路及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2974026B1 (en) | Ring oscillator circuit and method | |
| KR101334871B1 (ko) | 전원조정 위상 동기 루프(ｐｌｌ) 및 사용 방법 | |
| US8558592B2 (en) | Charge pump and active filter for a feedback circuit | |
| US6292061B1 (en) | Low-voltage CMOS phase-locked loop (PLL) for high-performance microprocessor clock generation | |
| CN205754276U (zh) | 锁相环以及电路 | |
| JP2003069390A (ja) | Ｐｌｌ回路 | |
| TW201039566A (en) | Phase lock loop circuits | |
| TW201110559A (en) | Frequency synthesis system with self-calibrated loop stability and bandwidth | |
| US8487677B1 (en) | Phase locked loop with adaptive biasing | |
| CN1656685B (zh) | 锁相环及其校准方法 | |
| CN208209925U (zh) | Pll电路及芯片 | |
| KR20100094859A (ko) | 비대칭 전하 펌프 및 그것을 포함한 위상 동기 루프 | |
| US8686799B2 (en) | Low noise wide range voltage-controlled oscillator with transistor feedback | |
| CN109104186A (zh) | 一种pll电路及芯片 | |
| JP4636107B2 (ja) | Ｐｌｌ回路 | |
| US6281727B1 (en) | Fine-tuning phase-locked loop PLL using variable resistor between dual PLL loops | |
| JP4598691B2 (ja) | Ｐｌｌ回路及び半導体装置 | |
| CN116155271A (zh) | 低噪声相位锁定环路（pll）电路 | |
| US6744326B2 (en) | Interleaved VCO with balanced feedforward | |
| EP1538754A1 (en) | Frequency and phase correction in a phase-locked loop | |
| JP4327144B2 (ja) | Ｐｌｌ回路におけるアクティブフィルタ。 | |
| US7162001B2 (en) | Charge pump with transient current correction | |
| WO2018177195A1 (zh) | 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质 | |
| US20100026397A1 (en) | Pll circuit | |
| TWI727274B (zh) | 時脈產生電路以及產生時脈訊號的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 519000 2706, No. 3000, Huandao East Road, Hengqin new area, Zhuhai, Guangdong Applicant after: Zhuhai Yiwei Semiconductor Co.,Ltd. Address before: Room 105-514, No.6 Baohua Road, Hengqin New District, Zhuhai City, Guangdong Province Applicant before: AMICRO SEMICONDUCTOR Co.,Ltd. |
|
| CB02 | Change of applicant information |