CN101777873B - 使用两点fsk调制的频率合成器的自校准方法 - Google Patents

使用两点fsk调制的频率合成器的自校准方法 Download PDF

Info

Publication number
CN101777873B
CN101777873B CN2009101756886A CN200910175688A CN101777873B CN 101777873 B CN101777873 B CN 101777873B CN 2009101756886 A CN2009101756886 A CN 2009101756886A CN 200910175688 A CN200910175688 A CN 200910175688A CN 101777873 B CN101777873 B CN 101777873B
Authority
CN
China
Prior art keywords
voltage
frequency
phase
low
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101756886A
Other languages
English (en)
Other versions
CN101777873A (zh
Inventor
A·卡萨格兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Swatch Group Research and Development SA
Original Assignee
Swatch Group Research and Development SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swatch Group Research and Development SA filed Critical Swatch Group Research and Development SA
Publication of CN101777873A publication Critical patent/CN101777873A/zh
Application granted granted Critical
Publication of CN101777873B publication Critical patent/CN101777873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods

Abstract

本发明涉及使用两点FSK调制的频率合成器的自校准方法。用于实现自校准方法的频率合成器(1)包含第一锁相环和高频通道，高频通道包含由该方法校准的数字模拟转换器(20)，其连接到电压控制振荡器的第二输入。第一锁相环包含基准振荡器(2)、相位比较器(3)、第一电荷泵(4)、第一环形滤波器(5)、由第一环中的第一输入连接的电压控制振荡器(10)、由调制器(11)控制并连接到相位比较器的多模式分频器计数器(9)。对于校准操作，频率合成器包含连接到相位比较器(3)的第二电荷泵(14)以及高频通道中的第二环形滤波器(15)。当第二电荷泵被开通时，其与连接到电压控制振荡器的第二滤波器形成第二锁相环。为了对转换器增益进行校准，在断开先前被锁定在确定的输出频率上的第二锁相环的第二电荷泵之后，电压比较器(21)将数字模拟转换器(20)的输出电压与存储在第二环形滤波器中的电压进行比较。

Description

使用两点FSK调制的频率合成器的自校准方法
技术领域
本发明涉及用于传输数据的使用两点FSK调制的频率合成器的自校准方法。频率合成器——特别是低功率型——包含：第一低频锁相环，其中有电压控制振荡器；高频通道(access)，其包含数字-模拟转换器，连接到电压控制振荡器。第一锁相环还包含：基准振荡器；连接到基准振荡器的相位比较器；第一低通环形滤波器；由调制器控制的多模式分频器计数器(multimode divider counter)，其用于基于来自合成器的高频输出信号向相位比较器供给供给分频信号。电压控制振荡器在第一输入上由来自第一环形滤波器的第一控制电压信号控制，在第二输入上由用于调制高频数据的第二控制电压信号控制。
本发明还涉及用于实现自校准方法的使用两点FSK调制的频率合成器。
背景技术
两点频率调制通过在电压控制振荡器中增加低频锁相环中的低频通道和具有数字-模拟转换器的高频通道的贡献(contribution)来限定。在高频状态转换期间，高频路径具有首要的重要性，而对于低频状态转换，低频路径变得具有首要的重要性。然而，两个路径均对调制信号频率以覆盖在高调制频率扩展的确定的带宽有贡献。
EP专利No.0 961 412公开了一种用于传输数据的两点频率调制的频率合成器。这种频率合成器使用通过控制低频锁相环中的可变分频器用于数据调制的sigma delta型调制器以及用于高频调制的DAC数字模拟转换器。这种DAC转换器具有可变的增益，其受到数字控制单元的调节，并受到用于数据频率调制的数字控制信号的控制。这种数字控制信号也被传送到sigma delta调制器，以便将低频调制与由DAC转换器供给的相合并。
相对延迟变化在合成器中在经过DAC转换器的调制信号上相对于低频环中的调制进行。然而，此文档对于通过低频锁相环并经由DAC转换器调制的数据的谱幅值水平t的改变没有公开任何内容。因此，可能产生不希望的干扰，依赖于数据传输的状态转换频率。
US专利申请No.2003/0043950也公开了一种使用两点频率调制的锁相环频率合成器。这种频率合成器也包含低频锁相环和sigma delta调制器、其输出直接作用在电压控制振荡器VCO上的DAC数字-模拟转换器。数据受到调制，一方面在电压控制振荡器VCO的第一输入上经由受到调制器控制的多模式分频器，并且在VCO振荡器的第二输入上通过DAC转换器。由于两点调制，这种频率合成器防止了高频调制信号由于锁相环的窄带宽引起的衰减。
即使如果DAC转换器增益能被调节，不存在对在低频环和数字模拟转换器中调制的数据的谱幅值水平进行均衡的规定。对于前面的合成器，这可能导致对于状态转换过程中的数据调制的某些失真问题。
在美国专利申请No.2005/0046488中，介绍了一种用于使用两点调制的频率合成器的补偿方法。频率合成器特别包含第一低通锁相环PLL以及高频路径，其用于补偿模拟调制信号与数字调制信号之间的幅值，以便运行两点数据调制。
此文档的第一锁相环包含相位频率检测器、第一电荷泵、第一低通环形滤波器和电压控制振荡器VCO。电压控制振荡器在输入中包含加法器，其第一输入被连接到第一低通滤波器，接着是频率发生单元。分数-N可编程分频器(fractional-N programmable divider)在电压控制振荡器和相位频率检测器之间闭合第一环，相位频率检测器接收来自基准振荡器的基准信号。此分频器受到由调制器提供的数字调制信号的控制。
此文档的高频补偿路径也包含以构成第二锁相环、第二电荷泵、经由开关连接到电压控制振荡器的加法器的第二输入的第二低通环形滤波器。第二电荷泵及第二低通滤波器具有与第一电荷泵及第一低通滤波器同样的结构。这种高频路径还包含作为比较器的比较单元，其输入被连接到从数字模拟转换器接收模拟调制信号的模拟调制单元。
根据此文档的补偿方法，第一数字调制信号被调制器供给，以便将第一锁相环调谐到第一频率，其对应于传输信道的所选载波频率减去数字调制幅值。在第二级中，第二数字调制信号被调制器供给，以便运行第二锁定环，同时，在第一断开环的第一滤波器上保持对应于第一频率的第一电压。采用这种第二数字调制信号，第二频率被合成，其对应于所选载波频率加上数字调制幅值。由于加法由电压控制振荡器的加法器进行，第二滤波器上的第二电压表示相对于模拟调制幅值的二倍的差分信号。因此，将这种差分信号与在解耦合模拟调制单元的输入中提供的电压乘以2相比较。信号的比较幅值由比较器进行均衡，比较器作用在模拟调制单元上，以便对模拟调制输出信号的幅值进行适应。
美国专利申请N0.2005/0046488的使用两点调制的频率合成器的一个缺点在于，在第一环和第二环之间存在同样的增益。这需要在为这样的合成器制造的集成电路中为具有同样大小的各个低通环形滤波器提供重要的位置。另一个缺点在于电压控制振荡器在输入中包含加法器，其允许将高频路径的贡献与合成器的低频路径相加。对于振荡器的第一与第二控制电压彼此独立，但直接相加，因此，加法结果决定振荡器的输出频率。这不允许改变电压控制振荡器的两个输入的不同的灵敏度。另一个缺点在于其不是被直接校准的数字-模拟转换器，而是模拟调制单元，其使得将转换器到合成器集成电路中的布置复杂化，具有更为重要的电气消耗，因为两个单元总是在运行。校准必须进一步对于各个新选择的载波频率进行，这是一个缺点。
发明内容
因此，本发明的目的在于提供一种用于频率合成器的自校准方法，其能容易地对与第一低频锁相环组合的数字-模拟转换器所调制的数据的谱幅值水平进行均衡，同时，克服现有技术的上述缺点。这必须防止在将被传送的数据的高频状态转换期间发生的失真或通过低频环的状态转换延迟，同时，通过减小一般电气消耗，使得制造合成器的高频通道的某些电子部件的尺寸最小化。
本发明因此涉及用于上述频率合成器的自校准方法，其中，自校准方法包含以下步骤：
A)在第一阶段中，以合成器输出上的确定的载波频率，将第一低通锁相环锁定在传输信道上，将第一命令字供到高频通道的转换器，其对应于确定的载波频率，在第一基本电压水平上，产生电压控制振荡器的第二控制电压信号，
b)在第二阶段中，断开第一锁相环，同时，对于电压控制振荡器的第一输入，经由第一环形滤波器，保持与确定的载波频率对应的第一控制电压信号，在等于载波频率加最大调制频率偏移的第一输出频率上，锁定第二锁相环，其包含连接在第一环的相位比较器与电压控制振荡器的第二输入之间的高频通道中的第二低通环形滤波器，向数字模拟转换器供给表示第一输出频率的第二命令字。
C)在第三阶段中，断开第二锁相环，同时，对于电压控制振荡器的第二输入，经由第二环形滤波器，保持与第一输出频率对应的第二控制电压信号，将转换器输出电压与存储在第二环形滤波器中的电压进行比较，以便自动校准转换器增益，使得转换器输出电压等于在第二电压水平上存储在第二滤波器中的电压，第二电压水平与第一基本电压水平的偏移限定了最大均衡化调制频率偏移，以及
D)在调制阶段，闭合第一锁相环并将转换器输出连接到电压控制振荡器的第二输入，通过电压控制振荡器，使用在时间上供到校准的数字模拟转换器和第一锁相环的调制器的一系列命令字，用于两点数据调制。
自校准方法的特定步骤在从属权利要求2到7中限定。
根据本发明的自校准方法的一个优点在于，通过比较运行中的第二锁相环的高频通道中的第二环形滤波器的电压与所述转换器的输出电压，数字模拟转换器可通过调节其增益自动校准。这种转换器增益在第一锁相环的第一锁相已经在确定的载波频率传输信道上进行且第一命令字已经被供到转换器输入以便与所述载波频率对应后调节。
在第二环进行的第一高输出调制频率上的第二锁相后，第二环在第三阶段中断开。这保持近似恒定的校准电压，而在第二环形滤波器中没有任何波动。因此，高频通道中的电压比较有利地在此第三阶段中进行，基于对应于第一高输出调制频率在第二阶段中一般供到转换器的第二命令字。对于第一锁相环和高频通道之间的同样的调制频率偏差，转换器输出上的电压偏差或偏移因此借助第二滤波器上恒定的校准电压来校准。
有利的是，第四阶段——其中，第二锁相环闭合并锁定在第二低输出调制频率——后面是自校准方法的第五阶段，其中，第二环被断开，以便存储第二滤波器的低校准电压。这允许数字模拟转换器基于第二环形滤波器存储的电压的比较而得到校准。为了做到这一点，第三命令字被供到转换器，以便将所述转换器的输出电压比较到第二环形滤波器的电压，从而重新调节转换器增益。对于数据传输的频率调制可有利地通过在载波频率周围第一输出频率和第二输出频率之间的切换来进行。
有利的是，第二锁相环包含第二滤波器，其具有关于第一锁相环的第一滤波器的小尺寸。这种小尺寸的第二滤波器允许向电压控制振荡器的第二输入提供第二控制电压，第二输入具有在大小上与振荡器第一输入的第一灵敏度相比低几个数量级的第二灵敏度，例如低100倍的数量级。故而数字模拟转换器的整个校准运行以最小数量的电子部件进行，这相对于与第一锁相环有关的部件占据相对较为有限的位置。
有利的是，第一和/或第二锁相环可具有差分结构，特别是电荷泵和环形滤波器。由于差分结构，在第一和/或第二电荷泵的逐渐断开过程中，可在第一和/或第二环形滤波器存储的电压中避免某些误差。
本发明的目的还在于提供一种使用两点频率调制的频率合成器，其包含用于对由与第一锁相环组合的数字模拟转换器调制的数据的谱幅值水平进行均衡的装置。
本发明因此涉及一种用于实现自校准方法的频率合成器，其包含：
-第一低频锁相环，其中存在：基准振荡器；连接到基准振荡器的相位比较器；经由第一电荷泵连接到相位比较器的第一低通环形滤波器；电压控制振荡器，其经由第一低频环中的具有第一灵敏度的第一变抗器(varactor)的第一输入连接，用于经由第一低通滤波器接收第一控制电压信号；多模式计数器-分频器(multimode counter-divider)，其受到调制器的控制，基于由电压控制振荡器产生的高频信号对高频输出信号进行分频，从而供给分频信号，用于在相位比较器中与基准振荡器的基准信号进行比较，以及
-高频通道，其中，放置数字模拟转换器，用于将第二控制电压信号供到电压控制振荡器的具有第二灵敏度的第二变抗器的第二输入，用于高频数据调制，第二灵敏度在大小上比第一灵敏度小几个数量级，第二变抗器独立于第一变抗器，
其中，频率合成器包含高频通道中的第二环形滤波器，其可经由第二电荷泵连接在第一环的相位比较器和电压控制振荡器的第二输入之间，以便形成用于数字模拟转换器校准操作的第二低频锁相环，并且，高频通道包含电压比较器，用于在第二锁相环锁定在确定的输出频率上后比较直接来自数字模拟转换器的输出电压与存储在第二环形滤波器中的电压，以便自动调节数字模拟转换器增益。
频率合成器的有利的实施例在从属权利要求9到15中定义。
在下面的说明书中，基于附图所示的至少一个非限制性实施例，将更为明了使用两点频率调制的频率合成器的自校准方法以及用于实现所述方法的频率合成器的目的、优点和特征。
附图说明
图1以简化的方式示出了根据本发明用于两点频率调制的频率合成器的一个实施例；
图2a-2f示出了自校准方法的多个步骤，清晰地示出了对于根据本发明的方法的各个步骤，图1的使用两点频率调制的频率合成器的运行中的多个元件；
图3a与3b示出了通过两点频率合成器的第一低频锁相环以及通过高频通道调制的数据的传递或谱函数的图；以及
图4a到4c示出了当数字模拟转换增益不是如图4a与4b所示校准时具有信号失真或延迟的随时间的频率调制。
具体实施方式
在下面的说明书中，将会以简化的方式介绍对本领域技术人员公知的使用两点(FSK)频率调制的频率合成器的所有部件。具体地示出了对实现用于对由频率合成器调制的数据的谱幅值水平进行均衡的自校准方法有贡献的所有的频率合成器元件。
图1示出了使用两点频率调制的频率合成器1的优选实施例。此频率合成器可特别用于在射频信号中传输频率调制的数据。频率合成器可构成在接近2.45GHz的频带内工作的GFSK发送器的重要部分。此频率合成器可用例如0.18μm CMOS技术制造。
频率合成器1主要包含第一低频或低通锁相环，以及连接到第一锁相环的电压控制振荡器VCO 10的高频通道。高频通道包含数字模拟转换器20以及用于如下所阐释地自动校准转换器增益的装置。频率精度经由第一低频锁相环获得，切换迅速度通过高频通道获得。对于数据调制过程中的高频状态转换，因此主要使用高频通道，而对于低频状态转换，使用更为精确的第一锁相环。
第一低频锁相环首先包含基准振荡器2，其可优选为石英振荡器，用于向相位比较器3供给具有位于16与26MHz之间的频率的基准信号。第一低通环形滤波器5被构成连接装置的一部分的第一电荷泵4连接到相位比较器。两条线将相位比较器3连接到第一电荷泵，以便将公知的高低数字信号供到第一电荷泵4。这种典型的电荷泵的极化电流可在3μA左右。
VCO电压控制振荡器10可包含两个并联的专用变抗器，其彼此独立。第一振荡器变抗器具有第一高灵敏度输入，第二振荡器变抗器具有第二低灵敏度输入。振荡器输出频率f(V)为由第一变抗器产生的频率f1(V1)和第二变抗器产生的频率f2(V2)的相加结果。电容性求和通过这两个变抗器进行，不是传统的输入电压求和。
电压控制振荡器因此被第一变抗器的第一高灵敏度输入连接，例如第一锁相环中的400MHz/V的大小的数量级。电压控制振荡器的第一输入可经由第一环形滤波器5接收第一控制电压信号KVCO。此环形滤波器可以为二阶低通滤波器，如低通滤波单元5的三个电容器(例如20pF，200pF，10pF)和两个电阻器(例如100kOhm，16kOhm)的布置所示。第一环形滤波器的截止频率可被选择为100kHz，依赖于基准振荡器2的频率。
电压控制振荡器10能够产生高频信号，其频率可接近5GHz。然而，来自发送器GFSK的调制数据的传输在接近2.45GHz的传输信道载波频率上进行。因此，电压控制振荡器10在第一锁相环中继以2分频器(divider-by-two)8，以便供给包含用于传输的调制数据的高频输出信号Sout。
高频输出信号Sout被由调制器控制的多模式分频器计数器9分频，调制器例如为公知的sigma delta调制器11。Sigma delta调制器可基于基本的三阶1-1-1MASH结构建立。多模式分频器计数器9向第一锁相环的相位比较器3供给通过分数-N因子分频的信号，用于与基准振荡器2的基准信号的比较。
为了实现自校准方法，第一锁相环也包含与第一环形滤波器5并联的单位电压跟随器6，其输入连接在第一电荷泵4的输出和第一环形滤波器5之间。第一多工器7在第一输入上接收来自单位电压跟随器6的电压信号，并在第二输入上接收来自第一环形滤波器5的电压信号。第一多工器的输出直接连接到电压控制振荡器10的第一输入，以便供给第一控制电压信号KVCO。第一控制电压信号KVCO直接来自第一环形滤波器5，或直接来自电压跟随器，依赖于未示出的供到第一多工器的控制信号的状态。
如将在下面阐释的那样，单位电压跟随器用在自校准方法中，特别是当第一电荷泵被关断时。在这种情况下，电压控制振荡器10的变抗器失去某些电流，其被电压跟随器补偿，故第一环形滤波器5的电压保持恒定，供给第一控制电压信号KVCO。然而，一旦校准操作已经结束，单位电压跟随器6必须断开以便进行数据调制。
电压跟随器出于稳定性原因必须断开，因为跟随器的带宽必须至少为第一环形滤波器的截止频率——其为100kHz的数量级——的10倍。另外，单位电压跟随器6产生的噪音被转换为相位噪音，其可能对于连接到第一控制电压信号KVCO的电压控制振荡器10的宽增益成问题。
第一锁相环可包含第一电荷泵4和电压控制振荡器10之间的差分结构(未示出)。此结构可用第一差分电荷泵、第一差分环形滤波器5和单位增益差分电压跟随器6构成。第一多工器7因此可将差分电压跟随器输出或第一环形滤波器输出连接到电压控制振荡器的第一差分输入。在此差分结构中，第一差分环形滤波器的电容值有利地为第一不对称环形滤波器的电容值的一半，这在集成中减小了其表面积。
由于来自第一差分电荷泵4的差分结构，第一低频锁相环因此从可能发生的任何干扰隔离。此干扰因此可被抵消，这可能是重要的，因为电压控制振荡器10的第一输入上的高灵敏度(400MHz/V)。因此，所选传输信道的载波频率经由第一锁相环精确产生。
对于两点频率调制的频率合成器1的高频通道因此包含数字模拟转换器。这种数字模拟转换器20可以用开关电流源和有源(active)多电阻负载OTA实现。电流源例如可在自校准方法的第一阶段中在接收类似0的命令字com的情况下被抵消。如果此字被限定为0，这使得转换器能够不受转换器增益中的变化的影响。这可能是有利于所述转换器的校准操作，其将在下面参照图2a到2f介绍。
数字模拟转换器的输出电压信号在低通滤波器25中滤波，其为能在转换器时钟频率的n倍附近移除调制数据谱中的镜像(image)频率的反混淆现象(anti-aliasing)滤波器。这种时钟频率例如可以与基准信号频率相同。低通滤波器25可由简单的一阶RC结构形成，因为第一滤波操作已经在数字模拟转换器20中执行。
低通滤波器25滤波的信号可被作为第二控制电压信号KCVO_mod被提供给电压控制振荡器10的第二变抗器的第二输入，第二变抗器独立于第一变抗器。电压控制振荡器的第二输出——其独立于第一输入——上的电压灵敏度可以为4MHz/V的数量级，其为上面提到的第一输入的灵敏度的100分之一。这允许数字模拟转换器20以更大的幅值工作，同时，由于转换器时钟注入，具有较小的分路(spur)。
为了产生具有频率偏差特性的平坦电压，电压控制振荡器10的调制变抗器必须在其最大工作增益附近极化。对于4MHz/V裕度(margin)内的灵敏度，以电压控制振荡器10的频率特性，4.9GHz的+500kHz的最大偏差导致电压的足够的线性近似。在这种情况下，对于第二控制电压信号KVCO_mod，产生+500kHz的频率偏差必需的最大正电压偏差在125mV裕度内。
应当注意，使用电压控制振荡器的第二变抗器——其与第一锁相环的第一变抗器相比具有小得多的灵敏度——最大化了将被实现的必需的电压或频率偏移。这因此也使比较器21的偏移影响——其可以为mV的数量级——最小化，并使数字模拟转换器20的噪音最小化。这种偏差可甚至用数字模拟转换器的双校准来移除，以第三阶段中的最大调制频率偏移(Δf)，以及第五校准阶段中的最小调制频率偏移(-Δf)。
为了能够自动校准数字模拟转换器20的增益，高频通道还包含校准装置，其在转换器自校准操作过程中被开通。校准装置通过连接到相位比较器3的第二电荷泵14、第二低通环形滤波器15、用于将第二环形滤波器15的电压与转换器20的输出电压进行比较的电压比较器21、比较器输出上的用于对转换器增益进行适应的控制逻辑22构成。第二电荷泵14的典型极化电流可以在40μA的范围内。
第二环形滤波器15可以由与电阻器(例如400kOhm)和第二电容器(例如20pF)的第一电容器(例如1pF)构成。第二环形滤波器具有与第一环形滤波器的尺寸相比较低的尺寸，假定此第二滤波器为第二锁相环的一部分，以便在电压控制振荡器的第二输入上提供具有比第一输入灵敏度低的灵敏度的控制电压。此第二滤波器的截止频率可以为77kHz的数量级。对于此电压比较器，其偏差应当低，例如低于1mV，以便具有加到对应的频率偏差的小误差。另外，应当具有足够高到不会拖慢数字模拟转换器逻辑的校准阶段的转换速率(slew rate)。应当使用偏差补偿开关电容器拓扑。
第二锁相环也可包含第二电荷泵14与电压控制振荡器10之间的差分结构(未示出)。这种结构可用第二差分电荷泵以及第二差分环形滤波器15构成。当第二环被锁定时，第二多工器17因此可将第二环形滤波器的输出连接到电压控制振荡器的第二差分输入。由于差分结构，因为PMOS晶体管的截止可能比NMOS晶体管的截止慢或快，在传统的第二电荷泵的逐渐断开过程中，这防止了第二环形滤波器中的电压误差。在这种差分结构中，第二差分环形滤波器的电容值有利地为第二不对称环形滤波器的电容值的一半，其在集成过程中减小了其表面积。
采用第二电荷泵和第二环形滤波器的这种差分结构，为了保持不对称结构的数字模拟转换器20、控制逻辑22和比较器21，在第二环形滤波器和比较器21的输入之间布置转换装置可能是有利的。这种转换装置(未示出)将第二滤波器的差分电压转换为绝对电压，以便与数字模拟转换器输出电压相比较。这种转换装置可以以传统的方式经由放大器、被连接到放大器输入和输出的相同值的四个电阻器制造。也可在第二差分环形滤波器和连接到放大器输入的电阻器之间提供两个电压跟随器。
控制逻辑22可供给在5位上定义的增益。这可允许250kHz与750kHz最大偏差之间的所有可能的增益，其可导致8kHz的最大偏差误差，同时，确保第二控制电压信号KVCO_mod是线性的。这种决策算法可基于Newton方法。
对于转换器自校准，第二环形滤波器15经由第二多工器17被连接到电压控制振荡器10的第二输入。在这样的情况下，没有电压信号在连接到第二多工器17的另一输入的低通滤波器25作为第二控制电压信号KVCO_mod被传送到电压控制振荡器10的第二输入。在自校准操作过程中，第二低通锁相环在第二电荷泵14开通、通过两条线连接到相位比较器3、第二环形滤波器15连接到电压控制振荡器的第二输入的情况下实现。这种第二锁相环被制造，以便具有与第一锁相环不同的动态。
第二电荷泵14因此为连接装置的一部分，正如第一电荷泵4一样。电荷泵的任意一个可在另一个被关断时被开通，以便闭合或断开一个锁相环或另一个，如下面参照图2a到2f所阐释。
锁定检测器13也可提供，连接到两个电荷泵4、14的两个输入线，以便检测两个开通锁相环中的一个何时被锁定到编程频率。然而，出于几个理由，使用这种类型的锁定检测器不是非常经常有用，特别是在所述自校准方法中。锁定检测器可能不能使用，因为其具有反应时间，在自校准方法中，在从一个阶段切换到另一个时，反应时间可能是不希望的。其仅仅在大的频率偏移被注意到的传输信道的大的变化过程中有用。一旦第一锁相环已经锁定，相位偏移非常小，其也可能难以检测。另外，这种类型的锁相环的锁定时间通常已知，特别是对于从一个传输信道到另一个闭合信道的转移。因此，将(决定性(determinist))切换时间从一个校准阶段固定到另一个可能是优选的。
通过将第二锁相环锁定到与加到或从希望的最大调制频率偏差或偏移减去的所选载波频率对应的频率，可以在后来的阶段中校准数字模拟转换器。为了做到这一点，在第二锁相环已经被锁定到一个调制输出频率或另一个后，第二环逐渐被断开，以便保持第二环形滤波器15的近似恒定的存储电压。第二滤波器的这一电压于是由电压比较器21与转换器的输出电压进行比较。转换器输出电压依赖于供给转换器输入的命令字com，其表示例如一个或其他的希望的调制输出频率。转换器增益因此能由控制逻辑22进行适应，控制逻辑22跟在比较器后面，以便使得转换器输出电压等于在第二环形滤波器存储的电压。此增益相对于基本转换器输出电压作为命令字的函数地受到适应，命令字表示例如在合成器输出上的希望的载波频率。
对于自校准方法，在将被合成的频率的编程过程中，sigma-delta调制器11作为数字模拟转换器20接收命令字。为了做到这一点，第三多工器37在输入上接收命令字com，或发送器GFSK的接收模式中的频率偏移32。此频率偏移使得可以作为由发送器接收的射频信号的频率的函数地对将被合成的频率进行适应。
因此，在由模式Tx 33控制的调制模式中，这一第三多工器37将命令字com传送到加法器12。加法器进行关于来自频率寄存器34的希望发送信道的频率的字以及命令字com的加法。
对于数字模拟转换器20或sigma-delta调制器11的各个二进制命令字com优选为4位字。各个二进制命令字通过多工器27供给，其被定义为调制多工器。一般地，用于转换器校准操作的二进制命令字的4位被限定为在-8与+7之间，但为了关于0对称，它们仅仅从-7到+7选择。在这种情况下，二进制字0——其表示对于发送信道选择的载波频率——为1000。为了表示将被加到载波频率的最大调制频率偏差，二进制字Max为二进制字1111。最后，为了表示将从载波频率减去的最大调制频率，二进制字Min为二进制字0001。这种配置被限定为N-符号(N-signed)。
当调制多工器27由2位信号控制以便将二进制字0供到数字模拟转换器20时，基本转换器输出电压不受对转换器增益的变化的影响。然而，当命令调制多工器27供给二进制字Max或二进制字Min以用于转换器校准操作，校准转换器增益具有对数字模拟转换器的输出电压水平的直接影响。通过在电压比较器21中的电压比较，这允许转换器输出电压偏差在表示载波频率的输出电压与表示调制输出频率之一的输出电压之间受到调节。通过这种方式，如下面参照图2a到2f所阐释，可以对第一锁相环中以及高频通道中的频率偏差进行均衡，以便避免数据调制过程中状态转换的失真。
当数字模拟转换器增益受到自动校准时，可以将合成器引入数据调制模式。为了做到这一点，调制多工器27受到控制，从而连接到以由来自基准振荡器2的基准信号提供的时钟信号作为时钟的高斯型数字滤波器30。高斯型滤波器对数据信号Tx 31进行整形，以便提供一系列的二进制命令字，其能随着时间以例如直到2MHz的频率作为将被发送的数据的函数改变状态。因此，数字模拟转换器必须快到足够跟随至少1M位/秒的调制位流的最大速率，且其一直可到2M位/秒的最大值。
应当注意，由电压控制振荡器10产生的高频信号频率的值为2分频器8的输出上的高频输出信号Sout的频率的两倍，其包含频率调制数据。因此，必须提供对最大调制频率偏差或偏移Δf以及载波频率f0的加倍，以便在高频输出信号Sout上获得希望的频率。在输出信号Sout中，所选择发送信道的载波频率可具有接近于2.45GHz的值，频率调制的数据以至少1MHz的频率在此载波频率附近。
在校准操作之前，当高频通道的调制频率偏差不同于第一锁相环的调制频率偏差时，这导致频率合成器的输出信号的某些偏差或开关延迟。为了获得合成器调制带宽的整个频率范围上的调制过程中的几乎恒定的频率偏差，数字模拟转换器必须被校准。
为了表示未校准的频率合成器的高频通道和第一锁相环之间的频率偏差偏移，参照调制数据谱的图3a和3b。图3a和3b示出了第一锁相环的第一传递函数H1以及高频通道的第二传递函数H2。例如，这些传递函数可用对于除以输入信号的频率偏差的dB表达。两个传递函数的幅值必须被均衡化，以便校准高频通道和第一锁相环。
如阴影线部分可见，第一传递函数H1覆盖低频调制带宽(BWPLL)，其中，第一环形滤波器具有例如100kHz的数量级的截止频率。但是，第二传递函数H2覆盖可能超过由fm(1MHz)定义的最大调制频率的带宽，频率合成器必须被校准为具有直到至少1MHz的调制带宽(BWmod)。
第一传递函数H1的最大幅值被示为小于第二传递函数H2的最大幅值。幅值偏移ΔH必须被校正，以便获得整个恒定调制带宽BWmod上的最大幅值。电压控制振荡器叠加两个传递函数，并进行两个函数的加法，如图3b所示。
图4a到4c也示出了相对于所选载波频率的随时间的频率变化图，对应于来自校准或未校准的频率合成器的输出信号SOUT中的数据调制。通过电压控制振荡器，数据调制由第一锁相环和高频通道合并。
通过将载波频率f0与最大调制频率偏差或偏移Δf相加，其给出f0+Δf，“1”调制状态在输出信号SOUT中定义。此“1”状态可通过命令字给出，其对应于到数字模拟转换器以及到sigma-delta调制器的字Max。
通过从载波频率f0中减去最大调制频率偏差或偏移Δf，其给出f0-Δf，“0”调制状态在输出信号SOUT中定义。此“0”状态可通过命令字给出，其对应于到数字模拟转换器和到sigma-delta调制器的字Min。
如果第二传递函数的最大幅值大于第一传递函数的最大幅值，如图3a与3b所示，高频转换相对于低频转换得到强调，如图4a所示。因此，在数字模拟转换器中存在太大的增益。最大调制状态改变频率被限定为1/Tc。
相反，如果第一锁相环的最大幅值大于高频通道的最大幅值，状态转换如图4b所示相对较慢。因此，在数据模拟转换器中不存在足够的增益。
一旦数字模拟转换器的增益已经如下面参照图2a到2f所阐释被校准，如图4c所示，在整个调制带宽上的输出信号中看不到失真或切换延迟。
当然，代替图4a到4c的是，还可以显示出眼睛形状的(eye-shaped)图，以便显示第一环和具有数字模拟转换器的高频通道之间的未调制的状态。如果调制被执行，将会显示眼睛的口径(aperture)的最大化，而根据图4a或4b的未调制将显示沿图的一个轴线或其他的平坦眼睛形状。
参照图2a到2f，频率合成器1的自校准方法的所有阶段或步骤被示出，以便均衡由与第一低频锁相环结合的数字模拟转换器20调制的数据的谱幅值水平。应当注意，在这些图的每一个中，静止或关断的合成器的多个部分以虚线示出。因此，易于理解用于自动校准数字模拟转换器的多个阶段，一直到实际数据调制阶段。由于频率合成器1的所有的元素已经参照图1介绍，不再更为具体地阐释它们。
图2a示出了用于频率合成器1的自校准方法的第一阶段或步骤。在这种第一阶段中，第一锁相环已经被锁定到被选择的发送信道的载波频率f0。
调制多工器27受到控制，以便提供表示载波频率f0的二进制命令字0。此二进制字0被供给数字模拟转换器20，以及经由多工器37和加法器12被供给sigma-delta调制器11。Sigma-delta调制器还接收来自频率寄存器34的频率字，以便能够限定将由第一锁相环合成的载波频率f0。
在此第一阶段中，第一电荷泵4被开通，而第二电荷泵14被断开。另外，第一多工器7被控制，使得其将单位电压跟随器6的输出连接到电压控制振荡器的主变抗器的第一输入。通过这种方式，存储在第一环形滤波器5中的电压通过电压跟随器6被发送，以便供给第一控制电压信号KVCO。
第二多工器17被控制，使得其将低通反混淆现象滤波器25的输出连接到电压控制振荡器10的第二调制输入。数字模拟转换器20因此通过低通滤波器和第二多工器17供给等级依赖于命令字com的第二控制电压信号，其在这种情况下为二进制字0。采用此二进制字0，所述转换器的第一基本输出电压的等级不随所述转换器的增益的变化而变化。
作为提醒，假定第一锁相环的低截止频率，例如以1或2M位/秒的数据频率调制不能由第一低频环进行。这也由于基准振荡器的基准频率在16与26MHz之间，且可能有必要具有150MHz的数量级的频率，以便具有足够快的环。但是，以150MHz的基准频率，不可能降低频率合成器的电力消耗，然而，可能需要消耗降低。
如果截止频率在此低频锁相环中被设置为足够低，这主要因为必须被移除的sigma-delta调制器产生的噪音。然而，用100kHz的数量级的截止频率，频率合成器近似为比16MHz的基准频率慢九倍。
如果希望在输出信号Sout上以1MHz的频率调制频率数据，在第一电荷泵之后，带宽必须增大到1MHz。用具有这样的低频的石英振荡器，不能期望低频环的这种迅速性。对于高频转换，高频通道因此也用于电压控制振荡器。对于频率调制的频率差受到第一锁相环的控制，其中，小的电压偏差导致大的频率差。数字模拟转换器必须因此给出精确的增益，以便对在第一环中以及由高频通道调制的数据的谱幅值水平进行均衡，其将在下面特别参照图2b到2e介绍。
由于经由数字模拟转换器的高频通道，所述转换器将能够将高状态转换注入与更为精确的第一低频环结合的频率调制。如果存在从一个状态到另一个状态的调制数据的快速转换，通过数字模拟转换器，如果其如所希望地被校准的话，不存在在输出信号中观测到的失真或延迟。
锁定检测器13的锁定检测可确定第一锁相环被锁定到所选载波频率的瞬间。一旦检测到，其可被转移到图2b所示的自校准方法的第二阶段。然而，如先前介绍的那样，这种类型的锁相环的锁定时间一般是已知的，且其可被设置或编程以便自动从自校准方法的第一阶段转移到第二阶段。
图2b示出了频率合成器1的自校准方法的第二阶段或步骤。在此第二阶段中，第一电荷泵4必须断开，以便断开第一锁相环，而第二电荷泵14必须被开通，以便构成具有第二环形滤波器15的第二锁相环。在此第二阶段中，比较器21和控制逻辑22可被断开。
在该方法的第二阶段中，必须小心不是突然将第一电荷泵4断开，因为轻微恒定的电压误差可能仍保持存储在第一环形滤波器5中，其可能导致数字模拟转换器的后来的校准误差。因此，优选为逐渐关断第一电荷泵，以便避免这样的误差。需要大概60个周期来关断电荷泵。因此，第一锁相环的带宽被渐进且连续地减小到0Hz，处在类似静态的过程中。
在此第二阶段中，表示所选择的载波频率的存储在第一环形滤波器5中的电压经由单位电压跟随器6和第一多工器7作为第一控制电压信号KVCO被传送到电压控制振荡器的第一输入。这一存储的电压表示第一控制电压信号KVCO。如先前所示的，电压跟随器可补偿电压控制振荡器中的电流损失，以便保持第一环形滤波器5的恒定电压。
第二多工器17受到控制，以便将第二环形滤波器15连接到电压控制振荡器的第二输入，从而使第二锁相环闭合。第二锁相环必须在第一合成器输出频率f0+Δf在第二阶段中被锁定，其必须对应于载波频率f0与最大调制频率偏差或偏移Δf的相加。第二环路锁定操作的持续时间可以为40μs的数量级。为了做到这一点，调制多工器27必须被控制，以便将二进制字Max供给在第二阶段中被保持为空闲的数字模拟转换器20，特别是sigma delta调制器11。
存储在第二环形滤波器15中的电压作为第三控制电压信号被供到电压控制振荡器10的第二输入，其处于第二电压水平。第二滤波器15中存储的此电压将会使得数字模拟转换器20在第三阶段中被自动校准。
图2c示出了频率合成器1的自校准方法的第三阶段或步骤。在此第三阶段中，第一电荷泵4保持断开，第二电荷泵14断开，同时，保持存储在第二环形滤波器15中的校准电压。第二环形滤波器中的此校准电压在整个转换器校准步骤中保持基本恒定，即使低的泄漏电流可与电压控制振荡器10的第二输入结合观察到。校准阶段可以在4μs左右，其是第二环的锁定持续时间的十分之一。
在第三阶段中，比较器21、控制逻辑22、数字模拟转换器运行。因此，运行电压比较器21将转换器20的输出电压——其具有接收的二进制字Max——与存储在第二环形滤波器15中的电压进行比较。电压比较器21在控制逻辑22上运行。控制逻辑供给二进制字增益，其对转换器增益进行校准，一直到转换器20的输出电压等于在第二电压等级上存储在第二环形滤波器15中的电压。
在数字模拟转换器校准操作过程中，由于改变所述转换器的增益的二进制字增益的变化，在转换器输出中观察到几个电压跳变。在对于转换器20获得未计数的(discounted)增益之前，可能存在经由比较器21和控制逻辑22进行的例如5个测量。二分匹配(dichotomy matching)算法可用于此。
在数字模拟转换器20的输出上，第一电压水平与第二电压水平之间的电压偏差或偏移表示相对于第一锁相环将要校准的最大调制频率偏差或偏移Δf。
图2d示出了对于频率合成器1的自校准方法的第四阶段或步骤。此第四阶段不是对于校准频率合成器严格必需的。然而，第四阶段允许频率合成器更好地线性化。在这种第四阶段中，比较器21和控制逻辑22也可断开。
在第四阶段中，第一电荷泵4保持断开，保持第一锁相环开路，而第二电荷泵14被重新开通，以便与第二环形滤波器15构成第二锁相环。此第二锁相环此时必须被锁定在第二合成器输出频率f0-Δf，其必须对应于从载波频率f0中减去最大调制频率偏差或偏移Δf。为了做到这一点，调制多工器27必须被控制，以便将二进制字Min供到在此第四阶段中保持为空闲的数字模拟转换器20，特别是到sigma delta调制器11。因此，存储在第二环形滤波器15中的新电压此时在第三电压水平。
图2e显示出频率合成器1的自校准方法的第五阶段。在此第五阶段中，第一电荷泵4保持断开，第二电荷泵14重新断开，同时，将存储在第二环形滤波器15中的新校准电压保持在第三电压水平。在整个转换器校准步骤中，第二环形滤波器中的校准电压保持为近似恒定，即使低的泄漏电流可与电压控制振荡器10的第二输入结合观察到。
在此第五阶段中，比较器21、控制逻辑22和数字模拟转换器运行。因此，电压比较器21将存储在第二环形滤波器15中的电压与其已经接收到二进制字Min的数字模拟转换器20的输出电压进行比较。电压比较器21的输出在控制逻辑22上运行，以便对转换器20的增益进行适应，使得转换器输出电压和存储在第二环形滤波器15中的电压相同。这种新的转换器增益匹配能移除频率合成器中的某些非线性缺陷。
最后，图2f显示出所述频率合成器一旦已经校准时对于频率合成器1的自校准方法末尾的调制阶段。
在此调制阶段中，第二电荷泵14断开，第一电荷泵4重新开通。然而，在此调制阶段中，单位电压跟随器6必须断开。因此，第一多工器7受到控制，以便直接将第一环形滤波器5连接到电压控制振荡器10的第一输入。
在高频通道之后，第二多工器17受到控制，以便将反折叠效应(anti-folding)低通滤波器25直接连接到电压控制振荡器10的第二输入。第二控制电压信号KVCO_mod可由数字模拟转换器20提供。
调制多工器27此时受到控制，以便基于将在高频输出信号SOUT中受到调制的数据Tx 31在输出上供给来自高斯型数字滤波器30的一系列命令字。此一系列的命令字经由多工器37和加法器12被提供给sigma delta调制器11和转换器20二者。由于转换器20的增益被校准，高频通道与第一锁相环的组合使得高频信号在没有任何失真或数字调制切换延迟的情况下被获得。
由已经给出的介绍，在不脱离权利要求限定的本发明的范围的情况下，本领域技术人员可以想到合成器自校准方法和用于实现所述方法的合成器的几种变型。在连接装置中，电荷泵可用开关代替，但电荷泵结构与开关结构相比相对较为简单和迅速。电压控制振荡器的两个输入上的灵敏度可被改变。可能存在将被校准和连接到电压控制振荡器的第二输入的两个或两个以上的数字模拟转换器。基准振荡器频率可被改变或适应。最后，电压控制振荡器可在输出上产生相位相反的两个高频信号。

Claims (18)

1.用于可进行数据传输的两点频率调制的频率合成器(1)的自校准方法，频率合成器包含： 
-第一低频锁相环，其中具有：基准振荡器(2)；连接到基准振荡器的相位比较器(3)；第一低通环形滤波器(5)；电压控制振荡器(10)，其经由第一低频锁相环中具有第一灵敏度的第一变抗器的第一输入连接，用于经由第一低通环形滤波器接收第一控制电压信号KVCO；多模式计数器-分频器(9)，其由调制器(11)控制，以便基于由电压控制振荡器产生的高频信号对高频输出信号SOUT进行分频，从而供给分频信号，用于在相位比较器中与基准振荡器的基准信号进行比较，以及 
-高频通道，其中具有数字模拟转换器(20)，其用于向电压控制振荡器(10)的具有第二灵敏度的第二变抗器的第二输入供给第二控制电压信号KVCO_mod，用于高频数据调制，第二灵敏度在大小上比第一灵敏度小几个数量级，第二变抗器独立于第一变抗器， 
自校准方法的特征在于包含以下步骤： 
a)在第一阶段中，以合成器输出上的确定的载波频率(f0)，将第一低通锁相环锁定在传输信道上，并且，将第一命令字“0，com”供给到高频通道中的转换器，其对应于确定的载波频率，在第一基本电压水平上，产生电压控制振荡器的第二控制电压信号， 
b)在第二阶段中，断开第一低频锁相环，同时，经由第一低通环形滤波器，对于电压控制振荡器的第一输入，保持与确定的载波频率对应的第一控制电压信号，在等于载波频率加最大调制频率偏移的第一输出频率“f0+Δf”上，锁定第二低频锁相环，其包含连接在第一低频锁相环的相位比较器(3)与电压控制振荡器的第二输入之间的高频通道中的第二低通环形滤波器(15)，向数字模拟转换器供给表示第一输出频率“f0+Δf”的第二命令字“Max，com”， 
c)在第三阶段中，断开第二低频锁相环，同时，经由第二低通环形滤 波器，对于电压控制振荡器的第二输入，保持与第一输出频率“f0+Δf”对应的第二控制电压信号，将转换器输出电压与存储在第二低通环形滤波器中的电压进行比较，以便自动校准转换器增益，使得转换器输出电压等于在第二电压水平上存储在第二滤波器中的电压，第二电压水平与第一基本电压水平的偏移限定了最大均衡化调制频率偏移，以及 
d)在调制阶段，闭合第一低频锁相环并将转换器输出连接到电压控制振荡器的第二输入，通过电压控制振荡器，使用在时间上供给到校准的数字模拟转换器和第一低频锁相环的调制器的一系列命令字，用于两点数据调制。 
2.根据权利要求1的自校准方法，其特征在于，在步骤c)与步骤d)之间，其包含以下步骤： 
-在第四阶段中，闭合并将第二低频锁相环锁定在第二输出频率“f0-Δf”上，其为从载波频率中减去最大调制频率偏差的结果，将第三命令字“Min，com”供给到数字模拟转换器(20)，表示第二输出频率，以及 
-在第五阶段中，断开第二低频锁相环，同时，经由第二低通环形滤波器，对于电压控制振荡器的第二输入，保持与第二输出频率“f0-Δf”对应的第二控制电压信号，将转换器输出电压与存储在第二低通环形滤波器中的电压进行比较，以便自动校准转换器增益，使得转换器输出电压等于在第三电压水平上在第二滤波器中存储的电压，第三电压水平与第一基本电压水平的偏移限定了最大均衡化调制频率偏移。 
3.根据权利要求1的自校准方法，其中，第一低频锁相环包含相位比较器(3)与第一低通环形滤波器(5)之间的第一电荷泵(4)，第二低频锁相环包含相位比较器(3)与第二低通环形滤波器(15)之间的第二电荷泵(14)，其特征在于，第一低频锁相环经由第一电荷泵被断开或闭合，第二低频锁相环经由第二电荷泵被断开或闭合，在断开阶段，第一电荷泵和/或第二电荷泵被逐渐断开，特别是在60周期之后，其中，第一和/或第二低频锁相环的带宽逐渐且连续减小到0Hz，以便以良好限定的水平保持第一低通环形滤波器和/或第二低通环形滤波器中的恒定电压。 
4.根据权利要求2的自校准方法，其特征在于，第一到第五阶段中，第一控制电压信号由在输入上连接到第一低通环形滤波器的单位电压跟随器(6)供给，以便补偿电压控制振荡器的第一变抗器中的泄漏电流。 
5.根据权利要求4的自校准方法，其中，第一多工器(7)被布置在电压控制振荡器(10)的第一输入与单位电压跟随器(6)及第一低通环形滤波器(5)的输出之间，其特征在于，在第一到第五阶段中，第一多工器(7)受到控制，以便将电压跟随器连接到电压控制振荡器的第一输入，而在调制阶段，第一多工器受到控制，以便将第一低通环形滤波器连接到电压控制振荡器的第一输入。 
6.根据权利要求2的自校准方法，其中，第二多工器(17)被布置在电压控制振荡器的第二输入与连接到数字模拟转换器(20)的低通反混淆现象滤波器(25)及第二低通环形滤波器(15)的输出之间，其特征在于，在第一阶段和调制阶段中，第二多工器(17)受到控制以将电压控制振荡器的第二输入连接到反混淆现象滤波器(25)，以便直接供给来自数字模拟转换器(20)输出的第二控制电压信号，且在第二到第五阶段中，第二多工器受到控制，以便将电压控制振荡器的第二输入连接到第二低通环形滤波器，从而接收第三控制电压信号。 
7.根据权利要求1的自校准方法，其特征在于，在合成器运行模式中，在各个编程运行时间段结束时，或一旦合成器被开通时，进行数字模拟转换器校准步骤，在输出上连接到比较器(21)的控制逻辑(22)通过二进制字来对转换器增益进行适应。 
8.根据权利要求7的自校准方法，其特征在于所述二进制字是5位字。 
9.用于实现自校准方法的频率合成器(1)，频率合成器能够进行数据传输的两点频率调制，所述频率合成器包含： 
-第一低频锁相环，其中具有：基准振荡器(2)；连接到基准振荡器的相位比较器(3)；经由第一电荷泵(5)连接到相位比较器的第一低通环形滤波器(5)；电压控制振荡器(10)，其经由第一低频锁相环中具有第一灵敏度的第一变抗器的第一输入连接，用于经由第一低通环形滤波器 接收第一控制电压信号KVCO；多模式计数器-分频器(9)，其由调制器(11)控制，以便基于由电压控制振荡器产生的高频信号对高频输出信号SOUT进行分频，从而供给分频信号，用于在相位比较器中与基准振荡器的基准信号进行比较，以及 
-高频通道，其中具有：数字模拟转换器(20)，其用于向电压控制振荡器(10)中具有第二灵敏度的第二变抗器的第二输入供给第二控制电压信号KVCO_mod，用于高频数据调制，第二灵敏度在大小上比第一灵敏度小几个数量级，第二变抗器独立于第一变抗器， 
频率合成器的特征在于包含高频通道中的第二低通环形滤波器(15)，其经由第二电荷泵(14)连接在第一低频锁相环的相位比较器(3)与电压控制振荡器(10)的第二输入之间，以便形成第二低频锁相环，用于数字模拟转换器校准运行，并且，高频通道包含电压比较器(21)，在第二低频锁相环锁定在确定的输出频率上之后，电压比较器(21)用于将直接来自数字模拟转换器(20)的输出电压与存储在第二低通环形滤波器中的电压进行比较，以便自动调节数字模拟转换器增益， 
所述频率合成器的特征还在于其能够执行以下步骤： 
a)在第一阶段中，以合成器输出上的确定的载波频率(f0)，将第一低通锁相环锁定在传输信道上，并且，将第一命令字“0，com”供给到高频通道中的转换器，其对应于确定的载波频率，在第一基本电压水平上，产生电压控制振荡器的第二控制电压信号， 
b)在第二阶段中，断开第一低频锁相环，同时，经由第一低通环形滤波器，对于电压控制振荡器的第一输入，保持与确定的载波频率对应的第一控制电压信号，在等于载波频率加最大调制频率偏移的第一输出频率“f0+Δf”上，锁定第二低频锁相环，其包含连接在第一低频锁相环的相位比较器(3)与电压控制振荡器的第二输入之间的高频通道中的第二低通环形滤波器(15)，向数字模拟转换器供给表示第一输出频率“f0+Δf”的第二命令字“Max，com”， 
c)在第三阶段中，断开第二低频锁相环，同时，经由第二低通环形滤 波器，对于电压控制振荡器的第二输入，保持与第一输出频率“f0+Δf”对应的第二控制电压信号，将转换器输出电压与存储在第二低通环形滤波器中的电压进行比较，以便自动校准转换器增益，使得转换器输出电压等于在第二电压水平上存储在第二滤波器中的电压，第二电压水平与第一基本电压水平的偏移限定了最大均衡化调制频率偏移，以及 
d)在调制阶段，闭合第一低频锁相环并将转换器输出连接到电压控制振荡器的第二输入，通过电压控制振荡器，使用在时间上供给到校准的数字模拟转换器和第一低频锁相环的调制器的一系列命令字，用于两点数据调制。 
10.根据权利要求9的频率合成器(1)，其特征在于包含高频通道中的控制逻辑(22)，用于接收来自电压比较器(21)的输出信号，以便供给用于调节数字模拟转换器(20)增益的二进制字。 
11.根据权利要求10的频率合成器(1)，其特征在于所述二进制字为5位的字。 
12.根据权利要求9的频率合成器(1)，其特征在于包含第一低频锁相环中的单位电压跟随器(6)，其一个输入被连接到第一低通环形滤波器的一个输入，电压跟随器的一个输出被连接到电压控制振荡器的第一输入，所述单位电压跟随器被提供为补偿电压控制振荡器变抗器中的任何电流泄漏。 
13.根据权利要求12的频率合成器(1)，其特征在于包含布置在电压控制振荡器(10)的第一输入与单位电压跟随器(6)以及第一低通环形滤波器(5)的输出之间的第一多工器(7)，第一多工器被控制，以便将电压跟随器或第一低通环形滤波器连接到电压控制振荡器的第一输入。 
14.根据权利要求9的频率合成器(1)，其特征在于包含布置在电压控制振荡器(10)的第二输入与连接到数字模拟转换器(20)的低通反混淆现象滤波器(25)以及第二低通环形滤波器(15)的一个输出之间的第二多工器(17)，第二输入的第二灵敏度是第一输入的第一灵敏度的100分之一的数量级，第二多工器受到控制，以便将反混淆现象滤波器或第二 低通环形滤波器连接到电压控制振荡器的第二输入。 
15.根据权利要求14的频率合成器(1)，其特征在于第二灵敏度为4MHz/V。 
16.根据权利要求9的频率合成器(1)，其特征在于，第一低频锁相环包含由第一差分电荷泵、第一差分环形滤波器和差分电压跟随器构成的差分结构，用于将差分电压跟随器的输出或第一低通环形滤波器的输出连接到电压控制振荡器的第一差分输入。 
17.根据权利要求9的频率合成器(1)，其特征在于，第二低频锁相环包含由第二差分电荷泵和第二差分环形滤波器构成的差分结构，其中，当第二低频锁相环闭合时，第二低通环形滤波器的输出用于到电压控制振荡器的第二差分输入的连接。 
18.根据权利要求9的频率合成器，其特征在于包含将至少一个调制频率命令字供给到数字模拟转换器(20)以及sigma delta调制器的调制多工器(27)，用于控制第一或第二低频锁相环的多模式计数器-分频器，并且，数字模拟转换器(20)由开关电流源和有源多电阻负载OTA形成。 
CN2009101756886A 2008-10-03 2009-09-29 使用两点fsk调制的频率合成器的自校准方法 Active CN101777873B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08165830.4 2008-10-03
EP08165830A EP2173029B1 (fr) 2008-10-03 2008-10-03 Procédé d'auto-calibrage d'un synthétiseur de fréquence à modulation FSK à deux points

Publications (2)

Publication Number Publication Date
CN101777873A CN101777873A (zh) 2010-07-14
CN101777873B true CN101777873B (zh) 2013-12-04

Family

ID=40601444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101756886A Active CN101777873B (zh) 2008-10-03 2009-09-29 使用两点fsk调制的频率合成器的自校准方法

Country Status (8)

Country Link
US (1) US7982510B2 (zh)
EP (1) EP2173029B1 (zh)
JP (1) JP5161184B2 (zh)
KR (1) KR101208846B1 (zh)
CN (1) CN101777873B (zh)
DE (1) DE602008004158D1 (zh)
HK (1) HK1146160A1 (zh)
TW (1) TWI426702B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8599965B2 (en) * 2009-08-06 2013-12-03 Panasonic Corporation Wireless communication apparatus
JP5694696B2 (ja) * 2010-07-15 2015-04-01 ラピスセミコンダクタ株式会社 周波数シンセサイザ装置及び変調周波数変位調整方法
JP5557634B2 (ja) * 2010-07-20 2014-07-23 ルネサスエレクトロニクス株式会社 高周波信号処理装置
US9705514B2 (en) * 2013-11-27 2017-07-11 Silicon Laboratories Inc. Hybrid analog and digital control of oscillator frequency
US9325491B2 (en) * 2014-04-15 2016-04-26 Triquint Semiconductor, Inc. Clock generation circuit with dual phase-locked loops
US8942315B1 (en) 2014-05-29 2015-01-27 Cypress Semiconductor Corporation Systems, methods, and devices for frequency calibration of transmitters
US9479181B1 (en) * 2014-07-24 2016-10-25 Altera Corporation Reference clock architecture for integrated circuit device
CN104218948B (zh) * 2014-09-01 2018-05-04 长沙景嘉微电子股份有限公司 一种实现宽范围调制深度补偿的频率调制系统
CN104242929B (zh) * 2014-09-01 2018-09-25 长沙景嘉微电子股份有限公司 一种带调制深度补偿的频率调制系统
US9495285B2 (en) 2014-09-16 2016-11-15 Integrated Device Technology, Inc. Initiating operation of a timing device using a read only memory (ROM) or a one time programmable non volatile memory (OTP NVM)
CN104300976B (zh) * 2014-09-25 2018-05-04 长沙景嘉微电子股份有限公司 一种应用于多种码率通信、带调制深度补偿的频率调制系统
US9553570B1 (en) 2014-12-10 2017-01-24 Integrated Device Technology, Inc. Crystal-less jitter attenuator
US9369139B1 (en) 2015-02-14 2016-06-14 Integrated Device Technology, Inc. Fractional reference-injection PLL
US9336896B1 (en) 2015-03-23 2016-05-10 Integrated Device Technology, Inc. System and method for voltage regulation of one-time-programmable (OTP) memory programming voltage
US9455045B1 (en) 2015-04-20 2016-09-27 Integrated Device Technology, Inc. Controlling operation of a timing device using an OTP NVM to store timing device configurations in a RAM
US9362928B1 (en) * 2015-07-08 2016-06-07 Integrated Device Technology, Inc. Low-spurious fractional N-frequency divider and method of use
US9954516B1 (en) 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
CN105553441A (zh) * 2015-08-26 2016-05-04 深圳清华大学研究院 两点调制器及其延迟失配校准电路及相位顺序校准模块
US9590637B1 (en) 2015-08-28 2017-03-07 Integrated Device Technology, Inc. High-speed programmable frequency divider with 50% output duty cycle
US9847869B1 (en) 2015-10-23 2017-12-19 Integrated Device Technology, Inc. Frequency synthesizer with microcode control
EP3168983B1 (fr) * 2015-11-13 2018-10-17 The Swatch Group Research and Development Ltd. Procédé de calibration d'un synthétiseur de fréquence à modulation fsk à deux points
US9614508B1 (en) 2015-12-03 2017-04-04 Integrated Device Technology, Inc. System and method for deskewing output clock signals
CN106840216A (zh) * 2015-12-04 2017-06-13 财团法人交大思源基金会 阻抗至数字转换器、阻抗至数字转换装置及方法
JP2017112458A (ja) * 2015-12-15 2017-06-22 株式会社リコー スペクトラム拡散クロック発生回路及びスペクトラム拡散クロック発生方法
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9852039B1 (en) 2016-02-03 2017-12-26 Integrated Device Technology, Inc Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
US9859901B1 (en) 2016-03-08 2018-01-02 Integrated Device Technology, Inc. Buffer with programmable input/output phase relationship
US9692394B1 (en) 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
US9698787B1 (en) 2016-03-28 2017-07-04 Integrated Device Technology, Inc. Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US9954541B1 (en) 2016-03-29 2018-04-24 Integrated Device Technology, Inc. Bulk acoustic wave resonator based fractional frequency synthesizer and method of use
US9581973B1 (en) 2016-03-29 2017-02-28 Integrated Device Technology, Inc. Dual mode clock using a common resonator and associated method of use
US9654121B1 (en) 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit
US10873403B2 (en) * 2016-09-02 2020-12-22 Qualcomm Incorporated Signaling mechanism to enable local operation for multi-antenna wireless communication systems
US9973197B2 (en) * 2016-09-07 2018-05-15 Toshiba Memory Corporation Phase-locked loop circuit
CN107968687B (zh) * 2016-10-20 2021-08-24 国民技术股份有限公司 一种两点调制发射机校准电路及校准方法
CN107005244B (zh) * 2017-02-08 2020-05-05 香港应用科技研究院有限公司 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准
CN111801920B (zh) * 2018-03-01 2023-05-30 瑞典爱立信有限公司 用于信号解调的方法和装置
CN109104186A (zh) * 2018-06-11 2018-12-28 珠海市微半导体有限公司 一种pll电路及芯片
CN109039294B (zh) * 2018-08-08 2022-02-18 义乌工商职业技术学院 计算机信号自动校正电路
JP2022012391A (ja) * 2020-07-01 2022-01-17 株式会社Ｊｖｃケンウッド 位相同期回路
US11095293B1 (en) * 2020-12-31 2021-08-17 Texas Instruments Incorporated Low-power fractional analog PLL without feedback divider
CN113037280A (zh) * 2021-04-08 2021-06-25 上海磐启微电子有限公司 一种基于锁相环的带宽校准方法及电路
CN113556187B (zh) * 2021-06-11 2023-02-17 苏州磐启微电子有限公司 一种两点式调制发射机的频偏校准系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151665A (en) * 1991-02-07 1992-09-29 Uniden America Corporation Phase-lock-loop system with variable bandwidth and charge pump parameters
US6211747B1 (en) * 1998-05-29 2001-04-03 Motorola, Inc. Wideband modulated fractional-N frequency synthesizer
CN1879304A (zh) * 2003-10-03 2006-12-13 模拟设备股份有限公司 锁相环带宽校准电路及其实现方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2281522C (en) * 1999-09-10 2004-12-07 Philsar Electronics Inc. Delta-sigma based two-point angle modulation scheme
US20030043950A1 (en) 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
DE10147963A1 (de) 2001-09-28 2003-04-30 Infineon Technologies Ag Abgleichverfahren für eine nach dem Zwei-Punkt-Prinzip arbeitende PLL-Schaltung und PLL-Schaltung mit einer Abgleichvorrichtung
US6993300B2 (en) * 2002-04-25 2006-01-31 Agere Systems Inc. Accurate gain direct modulation (KMOD) using a dual-loop PLL
JP3852938B2 (ja) * 2003-08-22 2006-12-06 松下電器産業株式会社 広帯域変調ｐｌｌおよびその変調度調整方法
JP3852939B2 (ja) * 2003-08-22 2006-12-06 松下電器産業株式会社 広帯域変調ｐｌｌおよびその変調度調整方法
JP2005304004A (ja) * 2004-03-15 2005-10-27 Matsushita Electric Ind Co Ltd Ｐｌｌ変調回路及びポーラ変調装置
TWI311865B (en) * 2005-07-01 2009-07-01 Via Tech Inc Clock and data recovery circuit and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151665A (en) * 1991-02-07 1992-09-29 Uniden America Corporation Phase-lock-loop system with variable bandwidth and charge pump parameters
US6211747B1 (en) * 1998-05-29 2001-04-03 Motorola, Inc. Wideband modulated fractional-N frequency synthesizer
CN1879304A (zh) * 2003-10-03 2006-12-13 模拟设备股份有限公司 锁相环带宽校准电路及其实现方法

Also Published As

Publication number Publication date
TWI426702B (zh) 2014-02-11
EP2173029A1 (fr) 2010-04-07
TW201021401A (en) 2010-06-01
US7982510B2 (en) 2011-07-19
DE602008004158D1 (de) 2011-02-03
HK1146160A1 (zh) 2011-05-13
EP2173029B1 (fr) 2010-12-22
JP5161184B2 (ja) 2013-03-13
JP2010093808A (ja) 2010-04-22
CN101777873A (zh) 2010-07-14
KR101208846B1 (ko) 2012-12-05
US20100090731A1 (en) 2010-04-15
KR20100038139A (ko) 2010-04-13

Similar Documents

Publication Publication Date Title
CN101777873B (zh) 使用两点fsk调制的频率合成器的自校准方法
US6625424B1 (en) Autocalibration of a transceiver through nulling of a DC-voltage in a receiver and injecting of DC-signals in a transmitter
US6515553B1 (en) Delta-sigma based dual-port modulation scheme and calibration techniques for similar modulation schemes
US6933798B2 (en) Trimming method and trimming device for a PLL circuit for two-point modulation
CN1879304B (zh) 锁相环带宽校准电路及其实现方法
US8487675B2 (en) Phase-locked loop
US7256629B2 (en) Phase-locked loops
JP2010501155A (ja) 多標準多周波数合成器における連続利得補償および高速帯域選択
US20120126866A1 (en) Phase-Locked Loop with Calibration Function and Associated Calibration Method
WO2021212554A1 (en) Advanced multi-gain calibration for direct modulation synthesizer
CA1328126C (en) Signal generator utilizing a combined phase locked and frequency locked loop
KR101307498B1 (ko) 시그마-델타 기반 위상 고정 루프
US7327820B2 (en) Method and apparatus for reducing quantization noise in fractional-N frequency synthesizers
Vlachogiannakis et al. A self-calibrated fractional-N PLL for WiFi 6/802.11 ax in 28nm FDSOI CMOS
CN107612546B (zh) 一种基于神经网络的锁相环电路
CN102217399B (zh) 用于生成载频信号的方法和设备
US8638141B1 (en) Phase-locked loop
US8723607B2 (en) Phase locked loop
US10536153B1 (en) Signal generator
CN112425077A (zh) 直接调制合成器的高级多增益校准
KR101483855B1 (ko) Pll 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법
CN109889193A (zh) 抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路
Zhang et al. A wideband fractional-N synthesizer with low effort adaptive phase noise cancellation for low-power short-range standards
KR102321030B1 (ko) Pll의 2점 변조 방식에 따른 주파수 변위 차이를 자동 보상하는 신호 합성기, 신호 합성 방법 및 통신 장치
KR20020066925A (ko) 고속 주파수 락 제어회로를 구비하는 위상동기 루프 회로및 이의 주파수 락 시간 감소방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1146160

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1146160

Country of ref document: HK