CN1879304A - 锁相环带宽校准电路及其实现方法 - Google Patents

锁相环带宽校准电路及其实现方法 Download PDF

Info

Publication number
CN1879304A
CN1879304A CNA2004800333729A CN200480033372A CN1879304A CN 1879304 A CN1879304 A CN 1879304A CN A2004800333729 A CNA2004800333729 A CN A2004800333729A CN 200480033372 A CN200480033372 A CN 200480033372A CN 1879304 A CN1879304 A CN 1879304A
Authority
CN
China
Prior art keywords
phase
locked loop
charge pump
circuit
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800333729A
Other languages
English (en)
Other versions
CN1879304B (zh
Inventor
E·J·巴尔博尼
W·T·帕尔玛
J·R·斯特兰奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1879304A publication Critical patent/CN1879304A/zh
Application granted granted Critical
Publication of CN1879304B publication Critical patent/CN1879304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0079—Switching between loops
    • H04L2027/0081—Switching between loops between loops of different bandwidths

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种锁相环频率合成器包含电荷泵、锁相环滤波器、压控振荡器和带宽校准电路。该带宽校准电路测量压控振荡器的增益，并利用所测得的压控振荡器增益来调整电荷泵电平。调整该电荷泵电平，使得压控振荡器增益和所检测的电荷泵电平的乘积能达到恒定的锁相环带宽。

Description

锁相环带宽校准电路及其实现方法
发明领域
本发明涉及一种包含锁相环和压控振荡器的频率合成器，尤其涉及一种包含锁相环带宽校准电路的频率合成器，它能够基于外部基准频率来快速确定锁相环带宽。
发明背景
锁相环在诸如时钟恢复、频率或相位调制及频率合成器等各种应用中使用。压控振荡器是锁相环的中心设计要素，因为压控振荡器产生与其输入电压成比例的输出频率。
压控振荡器的典型缺点是：由于集成电路加工工艺的变化，其输出频率对于施加的输入电压的不确定性。这导致需要具有大增益的压控振荡器来提供所需的频率。大的压控振荡器增益还有响应于所施加的输入电压中的任何噪声而在输出频率中产生大变化，也称为相位噪声的效应。压控振荡器输出中的这种相位噪声是不合需要的，因为这限制了输出信号的纯度。
如上所述，压控振荡器的一种常见应用是在无线通信系统中。无线通信系统在接收路径电路和发射路径电路中一般都需要频率合成器。例如，美国和欧洲的蜂窝电话标准定义了这样一种蜂窝电话系统，其信道中心位于约900MHz和1800MHz的两个频带中。
双频带蜂窝电话既可以在900MHz频带内工作，也可以在1800MHz频带内工作。在各频带内，蜂窝标准定义了其中基站单元与移动单元通过多个信道，如30kHz(IS-54)或200kHz(GSM)的宽信道通信的系统。例如，对于IS-54标准，约800条信道用于从基站向移动单元发射信息，另外约800条信道用于从移动单元向基站发射信息。869MHz至894MHz的频带和824MHz至849MHz的频带分别为这些信道而保留。
由于移动单元必须能够在其工作的标准的任何信道中发射和接收，因此必须提供频率合成器以按照特定信道宽度的增量，如900MHz区域中的30kHz的增量，来创建准确的频率信号。
包含压控振荡器的锁相环电路经常用于移动单元应用来产生期望的输出频率。图1和图2中示出了移动应用中的一个锁相环电路的例子。
图1是现有技术的无线通信设备，如蜂窝电话系统中的移动单元的接收路径电路150的框图示例。输入信号由天线108接收、由带通滤波器110滤波、并由低噪声放大器112放大。这种接收信号一般是射频信号，如900MHz或1800MHz的信号。这种射频信号在下混频至基带前先下混频至一所需的中频。利用来自晶体振荡器105的基准频率(fREF)106，频率合成器100提供一RF混频信号(RFOUT)102给混频器114。混频器114将该RFOUT信号102与经滤波和放大的输入信号113结合，以生成含有两个频率分量的信号115。此信号再由带通滤波器116滤波，以提供IF信号117。此IF信号117然后在由混频器122和124下混频至基带之前由可变增益放大器118放大。
移动电话中的信号处理一般使用同相信号(I)和正交信号(Q)在基带中进行。Q信号与I信号有90度相移的偏移量。为提供这两个信号，可利用IF混频信号104和双重二分频、正交相移(dual divide-by-two and quadrature shift)块120。例如，在约500MHz，频率合成器100产生IFOUT信号104，该信号由块120除以2以提供混频信号119和121。相对于信号119进入混频器124，块120将信号121推迟90度送到混频器122。
块120可用对信号104相反的沿进行操作的两个触发器电路来实现，使得触发器的输出频率是信号104频率的一半，并且彼此偏移90度。所得的输出信号123和125有两个频率分量。
假设基带频率中心为DC，则信号使用低通滤波器126和128来滤波。所得的基带信号123是Q信号，而所得的基带信号125是I信号。这些信号123和125由处理块130在基带进一步处理，并作为I信号131和Q信号132提供给移动电话电路的其余部分。
图2是现有技术的用于合成频率合成器100所需的频率之一的锁相环电路200的框图。可实现第二锁相环电路来提供第二频率。
基准频率106由除R计数器204接收，而输出频率102由除N计数器214接收。所得的经分频的信号216和218由相位检测器206接收。相位检测器206确定经分频的信号216的相位和经分频的信号218的相位之间的相位差。相位检测器206利用该相位差来驱动电荷泵208。电荷泵208提供由环路滤波器210滤波来提供电压控制信号220的电压输出。电压控制信号220控制压控振荡器212的输出频率102。
对于典型的移动电话应用，频率104保持恒定，而频率102取决于输入信号的信道而变化。因此，第一锁相环可用于提供频率104，其N和R值可被编程一次，随后不干涉这两个值。第二锁相环用于提供频率102，且其N和R值可被选择性地编程以提供所需的信号102。如有需要，第二锁相环的R值可被编程一次，然后不干涉该值，而N值可用于选择所需的信号102。
诸如蜂窝电话系统中的移动单元等无线通信设备的典型发射路径电路(未示出)可包括将输出信号从基带移至RF发射频率的电路。蜂窝电话系统的发射频带一般包括与接收频带内包括的一样多数量的信道。但是，发射信道从接收信道偏移一固定的频率量。
如上所述，锁相环电路通常利用相位检测器来监视经分频的基准频率和经分频的输出频率之间的相位差来驱动电荷泵。电荷泵将与相位差成比例的电荷包传递到环路滤波器
环路滤波器输出连接到压控振荡器以控制其输出频率的电压。该反馈环的动作试图使相位差归零以提供稳定且可编程的输出频率。基准频率和除法器电路的值可根据移动单元工作的标准来选择。
然而，通信系统的性能严重依赖于合成的高频输出信号的纯度。对于信号接收，不纯的频率源导致不合需要的信道被混入所需的信道信号中。对于信号发射，不纯的频率源会对邻信道产生干扰，并限制接收器恢复发射信号的能力。
因此，频率合成器通常必须满足非常严格的频谱纯度要求。蜂窝电话应用中所要求的频谱纯度等级使得锁相环频率合成器解决方案的设计要求变得相当苛刻。
在用户频率合成的锁相环实现中使用的压控振荡器电路中通常会出现三种类型的频谱搀杂：与输出频率相关联的谐波失真项、输出频率附近的寄生音调、以及以输出频率为中心的相位噪声。
一般而言，谐波失真项并不麻烦，因为谐波失真项通常出现在远离所需的基频之处，而且谐波失真项的效应可以在频率合成器外部的蜂窝电话电路中消除。
然而，寄生音调接近于基频。蜂窝电话应用可能要求寄生音调(包括基准音调)低于-70dBc，而可能仅要求谐波失真低于-20dBc。注意，“c”表示所测得的与“载波”频率(是输出频率)的功率有关的量。
相位噪声是一种连续分布在输出频率附近的不合需要的能量。相位噪声可以是上述三种频谱搀杂中对输出频率的频谱纯度的破坏性最大的。
锁相环的带宽对锁相环噪声和锁相环稳定时间都有很大的影响。一般而言，较宽的带宽会导致更快的稳定时间，但导致较高的噪声。通常，由于集成电路元件的容限，锁相环带宽可变化+/-80％或以上。反过来，锁相环带宽的变化导致对锁相环稳定时间和锁相环噪声较少的控制。
因此，希望将锁相环与提供锁相环带宽中减少的变化的压控振荡器集成。此外，希望提供一种集成的锁相环和压控振荡器，它允许锁相环带宽的快速设定时间。最后，希望提供一种集成的锁相环和压控振荡器，它能够只用一个外部基准频率来快速设定锁相环带宽。
发明内容
本发明的第一方面是一种锁相环带宽校准电路。该锁相环带宽校准电路包括：可编程电荷泵；操作上连接到可编程电荷泵的锁相环滤波器；操作上连接到锁相环滤波器的振荡器，用于根据从锁相环滤波器接收到的信号来生成频率信号；操作上连接到锁相环滤波器和可编程电荷泵的控制环路。该控制环路控制可编程电荷泵根据振荡器的测得增益来调整其输出电流电平。
本发明的第二方面是一种锁相环电路。该锁相环电路包括：可编程电荷泵；操作上连接到可编程电荷泵的锁相环滤波器；以及操作上连接到锁相环滤波器的振荡器，用于根据从锁相环滤波器接收到的输出信号来生成频率信号。该可编程电荷泵具有一电阻值；该锁相环滤波器具有一电阻值；且可编程电荷泵的电阻值和锁相环滤波器的电阻值是相匹配的。
本发明的第三方面是一种校准锁相环带宽的方法。该方法在一将锁相环设置在一本地振荡器偏移量处；允许锁相环稳定；测量位于锁相环中的压控振荡器的第一输入电压；将锁相环设为信道中心频率；允许锁相环稳定；测量压控振荡器的第二输入电压；确定第一电压与第二电压测量之间的差值；以及控制位于锁相环中的可编程电荷泵电路根据所确定的增益差来调整其输出电流电平。
本发明的第四方面是一种用于处理所接收的射频信号的系统。该系统包括：接收射频信号的接收器；将接收的射频信号下混频至基带的混频单元；生成由混频单元将所接收的射频信号下混频至基带时所用的信号的频率合成器；对基带射频信号进行低通滤波的滤波单元；以及确定滤波单元的R和C值，以校准滤波单元的零/极点频率。该频率合成器包含一种锁相环电路，该锁相环电路具有：可编程电荷泵；操作上连接到可编程电荷泵的锁相环滤波器；以及操作上连接到锁相环滤波器的振荡器，用于根据从锁相环滤波器接收到的信号生成频率信号。RC校准单元利用所确定的R和C值来校准锁相环滤波器的零/极点频率。
附图简述
本发明可具体化为各种部件和部件的排列，以及各种步骤和步骤的排列。附图只是用于说明一个较佳实施例，因此不应被解释为限制本发明，附图中：
图1示出了用于无线通信设备的现有技术接收路径；
图2示出了用于合成频率合成器所需的频率之一的现有技术锁相环；
图3示出了调制器的一个实施例的框图；
图4示出了用于调制器的可编程增益放大器的一个实施例；
图5示出了根据本发明的概念的调制增益校准测量电路的一个实施例；
图6示出了根据本发明的概念的锁相环带宽校准电路的一个实施例；
图7示出了根据本发明的概念的带有锁相环带宽校准电路的调制器的一个
实施例；
图8示出了根据本发明的概念的双重路径环路滤波器的一个实施例；以及
图9示出了根据本发明的概念结合利用同一RC校准电路的接收器使用的锁相环。
本发明的详细描述
如上所述，本发明构想了一种通过实现带有压控振荡器的锁相环频率合成器来合成高频信号的方法和装置。
对于这种通过实现带有压控振荡器的锁相环频率合成器来合成射频信号的方法和装置的更详细描述在于2002年8月29日提交的，序列号为10/230,763，名为“Method Of Modulation Gain Calibration And System Thereof(调制增益校准的方法及其系统)”的共同待批专利申请中有陈述。
图3示出一种通过实现含有压控振荡器的锁相环频率合成器来合成高频信号的装置的一个示例。
如图3所示，总和-增量调制器和数-模转换器电路300接收高斯频移键控信号。该总和-增量调制器和数-模转换器电路300调制该信号，并将该信号转换为模拟信号。在离开总和-增量调制器和数-模转换器电路300后，该模拟信号由低通滤波器302滤波。经滤波的信号可由可编程增益放大器304按比例缩放，然后在送入加法电路312前由调制衰减电路306衰减。
将参考图4对可编程增益放大器304进行更详细的讨论。加法电路312可以是任何通用加法电路。
图3进一步示出了锁相环。该锁相环包含相位频率检测器和电荷泵电路334、相位频率检测器330、以及电荷泵332。相位频率检测器330产生与频率源326和来自整数-N除法器318的信号之间的相差成正比的输出。基于来自相位频率检测器330的输出，控制电荷泵332输出预定电流到环路滤波器310。在一个较佳实施例中，电荷泵332可被编程为5个级别中的一个。
来自环路滤波器310的信号送入加法电路312和调制增益校准电路308。将参考图5对调制增益校准电路308进行更详细的讨论。来自加法电路312的信号送入压控振荡器314，压控振荡器314根据所接收的电压产生输出频率。
输出频率通过预缩放器316经由锁相环反馈。经缩放的信号送入整数-N除法器318。整数-N除法器318的除法设置受来自总和-增量调制电路320的信号的控制。总和-增量调制电路连接到将信道信号与来自调制缩放电路324的信号相加的加法电路322。调制缩放电路324对高斯频移键控信号进行比例缩放以产生所需的调制频率偏移量。
在图3的设备的操作中，在发射期间，通过将适当的信号加到压控振荡器314的控制电压输入和总和-增量调制器输入，用高斯频移键控数据来调制压控振荡器314。锁相环在锁相环的带宽内响应并试图抵消调制。采用图3所示的两点调制可缓和这种效应。
使用总和-增量调制器/数-模转换器(300)、低通滤波器(302)、可编程增益放大器(304)、调制衰减网络(306)和加法器312路径，向压控振荡器314施加调制。如上所述，总和-增量调制器/数-模转换器300的输出经低通滤波、被缩放以补偿压控振荡器Kv中的改变、经衰减、然后施加到压控振荡器314。输入数字信号也在通过包括调制缩放电路324、加法电路322和总和-增量调制电路320的路径进行适当的缩放后，加到锁相环总和-增量调制器中。
图8示出锁相环滤波器的一个实施例。如图8所示，锁相环滤波器3100具有从电荷泵332引入的双重路径。第一路径是积分器路径3105和超前-滞后路径3110。积分器路径3105包含具有电阻器r3和r4以及电容器c1、c2和c3的RC电路。超前-滞后路径3110包括具有电阻器rp2、rp3和rp4以及电容器cp1、cp3和cp4的RC电路。通过将环路滤波器积分器与超前-滞后网络分开，图8的环路滤波器允许使用具有较小值的电容器和电阻器，因此降低了加性相位噪声。
图4示出可编程增益放大器304的一个实施例。可编程增益放大器304包括放大器340，放大器340具有在低通滤波器302与参考校准信号之间转换的开关，以及连接到一个输入的可编程反馈电阻器组342以及连接到另一输入的参考信号。。放大器340的输出连接到另一个开关，该开关在放大器340的输出和施加于调制衰减电路306和可编程反馈电阻器组342的参考信号之间转换。
放大器340的输出还连接到比较器344，比较器344将放大器340的输出与来自调制增益校准电路308的信号进行比较。来自比较器344的结果送入计数器346的上/下控制输入。计数器346响应于此产生一计数值，该计数值用于控制可编程反馈电阻器组342。为了校准，将可编程增益放大器304的输入转换到0.5Vbg，其中Vbg等于带隙电压，这导致可编程增益放大器304的输出电压为Vbg+0.5Vbg*GPGA，其中GPGA是可编程增益放大器304的增益。将输出电压与Vbg加上可编程增益放大器304的输出处所需的电压进行比较，以产生压控振荡器中的频移。比较器344的输出连接到上/下计数器346。可编程增益放大器304的增益被调整，以使对可编程增益放大器304的满标输入导致压控振荡器通过压控振荡器调制网络后的频移。
图6示出根据本发明的概念，合成高频信号的含有压控振荡器的锁相环频率合成器的一个实施例。
如图6所示，锁相环包括相位频率检测器330和电荷泵电路332。相位频率检测器330产生与频率源326和来自整数-N除法器318的信号之间的相位差成比例的输出。基于来自相位频率检测器330的输出和从Kv控制器电路460接收到的控制数据，控制电荷泵332输出预定电流电平到环路滤波器310。
来自环路滤波器310的信号被送入压控振荡器314，后者基于所接收的电压产生输出频率。输出频率通过缓冲器316经由锁相环反馈。经缩放的信号被送入整数N除法器318。
如图6进一步示出的，包括了带宽校准路径。带宽校准路径包括连接到环路滤波器310的输出的Kv测量电路304，它用于测量校准电压。Kv测量电路304将会参考图5更详细解释。
Kv测量电路304的输出被送入模-数转换器450，后者利用Vbg作为其参考电压来生成对应于所测量的Kv的数字值。来自模-数转换器450的数字值被送入Kv控制器460，Kv控制器460响应于接收到的数字值和接收到的N值，产生由可编程电荷泵332用于控制送入锁相环滤波器310的信号的电平的控制数据。这些元件以及整体路径的详细操作将在下文中更详细讨论。
注意，Kv控制器460可以是一种查找表，该查找表具有根据所接收的数字值和所编程的N值送入可编程电荷泵332的预存控制数据。注意，Kv控制器460也可以是一种硬件电路或固件，它根据所测量的数字值和所编程的N值实时生成控制数据。
此外，如图6所示，该锁相环包含RC校准电路430。RC校准电路430校准锁相环滤波器310内的零/极点频率，从而基于外部基准频率并利用其频率由R*C乘积确定的振荡器、频差检测器以及类似于以下详细讨论的压控振荡器中心频率校准的逐次逼近寄存器算法精确地设定了零/极点频率。
在本发明的一个较佳实施例中，用于锁相环的RC校准过程支配(slave off)接收机的低通滤波器中的时间常数的校准过程。因为接收机的低通滤波器使用与锁相环滤波器相似的R和C来形成R*C乘积，因此本发明的该较佳实施例利用该校准过程来校准锁相环时间常数。
利用该校准过程，由于电容失配而导致的锁相环带宽上的R和C的变化消失，并且电阻值随后由可编程电荷泵332中的电阻器抵消。
该校准过程将参考图9来进一步详细讨论。
图5示出本发明的一个优选实施例中，用于测量振荡器的增益或校准电压Kv的电路。如图5所示，缓冲放大器350接收来自锁相环滤波器310的输出。然后，利用多个的联动开关(P1、P2和P3)和电容器(21C、11C、C和C0)来捕捉校准电压。使用另一缓冲放大器352以及加法器354，以产生要送入图6的模-数转换器450的输出信号。
在一个较佳的校准操作中，图5的电路最初将锁相环设置在预定的频率偏移量，并允许锁相环稳定。通过关闭联动开关P1，测量电容器21C上的压控振荡器电压。然后将锁相环重新编程为信道中心频率，并再次允许其稳定。通过关闭联动开关P2，对电容器11C上的压控振荡器电压进行采样。然后将这两个电压相减，并对于PCS/DCS频带按22的比例增大，而对于GSM/GSM850频带按44的比例增大。
图7根据本发明的概念示出本发明的一个实施例，它包括图6的锁相环频率合成器，它与调制器结合来合成高频信号。
如图7所示，锁相环包括相位频率检测器330和电荷泵332。相位频率检测器产生与频率源326和来自整数-N除法器318的信号之间的相位差成比例的输出。基于来自相位频率检测器330的输出和从Kv控制器电路460接收到的控制数据，控制电荷泵332输出预定电流到环路滤波器310。
来自环路滤波器310的信号被送入压控振荡器314，后者基于所接收的电压产生输出频率。
输出频率通过预缩放器316经由锁相环反馈。经缩放的信号被送入整数-N除法器318。整数-N除法器318将VCO输出频率除以由总和-增量调制电路320设置的值。总和-增量调制电路连接到对来自高斯频移键控调制器410的信号进行调节的预加重电路400。。
如图7进一步示出的，包括了带宽校准路径。带宽校准路径包括连接到环路滤波器310的输出的Kv测量电路304，用于测量校准电压。
Kv测量电炉304的输出被送入模-数转换器450，后者利用Vbg作为其参考电压，以生成对应于所测得的Kv的数字值。来自模-数转换器450的数字值被送入Kv控制器460，Kv控制器460相应于所接收到的数字值和所接收到的N值产生控制数据，控制数据由可编程电荷泵332用于控制送入环路滤波器310的信号。此外，如图7所示，锁相环包括RC校准电炉430。
注意：Kv控制器460可以是一种查找表，该查找表基于所接收的数字值和从整数-N除法器接收的N值具有被送入可编程电荷泵332的预存控制数据。注意，Kv控制器460也可以是硬件电路或固件，它基于接收到的数字值和接收到的N值实时地生成控制数据。
图9是根据本发明的概念，结合利用相同RC校准电路使用的接收机和锁相环的框图示例。由天线接收到的输入信号由接收机单元1500滤波和放大。该输入信号一般是射频信号，例如900MHz或1800MHz的信号。
该射频信号通常在由混频器122和124下混频至基带之前，由接收机单元1500下混频至期望的中频。
移动电话中的信号处理一般是利用同相(I)信号和正交(Q)信号在基带进行的。Q信号与I信号有90度相移的偏移量。为提供这两个信号，利用双重二分正交相移块120。由锁相环表示的频率合成器生成例如500MHz的信号，该信号在块120中被除2然后进行相移，以向混频器122和124提供混合信号。
锁相环包括相位频率检测器330和电荷泵332。相位频率检测器330产生与频率源326和来自整数-N除法器318的信号之间的相位差成比例的输出。基于来自相位频率检测器330的输出和从Kv控制器电路460接收的控制数据，控制电荷泵332输出预定电流电平到环路滤波器310。
来自环路滤波器310的信号被送入压控振荡器314，后者基于接收到的电压产生输出频率。该输出频率通过预缩放器316经由锁相环反馈。经缩放的信号被送入整数-N除法器318。
如图6所示，该锁相环的一个较佳实施例包括带宽校准路径。带宽校准路径包括连接到环路滤波器310的Kv测量电路，用于检测校准电压。
Kv测量电炉的输出被送入模-数转换器，后者使用Vbg作为其参考电压，以生成对应于所测得的Kv的数字值。来自模-数转换器的数字值被送入Kv控制器，Kv控制器相应于所接收的数字值和所接收的N值产生控制数据，该控制数据由可编程电荷泵332用于控制送入锁相环滤波器310的信号的电平。此外，如图9所示，包括了RC校准电路430。
如上所述，RC校准电路430校准锁相环滤波器310内的零/极点频率，从而基于外部基准频率，并利用了其频率由R*C的乘积确定的振荡器、频差检测器、以及与下面更详细讨论的压控振荡器中心频率校准相似的逐次逼近寄存算法，精确地设置了零/极点频率。
在本发明的一个较佳实施例中，用于锁相环的RC校准过程支配接收机的低通滤波器中的时间常数校准过程。因为接收机的低通滤波器使用与锁相环滤波器相似的R和C来形成R*C乘积，因此本发明的该交加实施例利用该校准过程来校准锁相环的时间常数。
利用这一校准过程，由于电容失配引起的锁相环带宽的R和C变化消失，且电阻值随后由可编程电荷泵332中的的电阻器抵消。
假设基带频率以DC为中心，使用低通滤波器1260和1280来对信号滤波。所得的基带信号为IOUT和QOUT。这些信号可在基带进一步处理并提供给移动电话电路的剩余部分。
现在将详细解释本发明的一个交加实施例的操作，以提供对其概念的更好理解。
如上所述，锁相环电路在许多应用中都有使用，如频率合成、时钟数据再生、频率跟踪、时钟相位差去除以及许多其它应用。在这些应用中，锁相环带宽在设置电路性能时是一个关键参数。在无线电应用中，锁相环一般用于生成本机振荡器。锁相环带宽设置诸如寄生电平、残留噪声以及稳定时间等性能度量。一般而言，较低的带宽在降低噪声和寄生时是较佳的，而较宽的带宽在减少稳定时间时是较佳的。因此，希望提供一种锁相环带宽的准确且快速的校准，而不需要昂贵的修正或手动干预。
为提供这种校准，本发明测量环路电压差，同时在锁相环中施加一个频率阶跃(step)。该电压然后用于调整电荷泵电流，使得开环增益是相对恒定的，从而获得了恒定的锁相环带宽。由于压控振荡器增益随中心频率而变化，因此每次将锁相环编程到新频率时都会进行这一校准。
另外，也校准了环路滤波器的时间常数(零/极点位置)。
振荡器是使用代表性R-C值来构造的，其中振荡频率由R-C乘积来设置。振荡器频率与外部基准频率进行比较，并数字地调整电容值，直到找到接近的匹配。这个数字值然后被保持在寄存器中，并用于调整图9的低通滤波器1260和1280中相似的电容器。由于低通滤波器的零/极点位置也是由适当缩放后的R-C确定的，因此也校准了低通滤波器的零/极点位置。一旦校准了图9的低通滤波器1260和1280的零/极点，可从该校准中导出(slave from)锁相环滤波器的零/极点位置，并适当地设置该位置。
在一个较佳实施例中，锁相环带宽校准采用一种4阶段校准技术。在第一阶段中，如上所述地测量并设置R-C时间常数。注意，这一步并不是绝对必要的。其次，当锁相环的中心频率偏移一固定且已知的量时，测量锁相环的调谐电压。
接着，将锁相环频率编程到正确的信道，并再一次测量环路滤波器电压。然后从先前测得的电压中减去该电压、放大、并利用模-数转换器转换成数字值。最后，通过使用存储在查找表中的值，基于模-数转换器的输出修改电荷泵电流，调整锁相环的带宽。
在一个完全集成的GSM无线电解决方案中利用本发明的这一较佳实施例，本发明能够满足GSM-5.05中200μs的稳定时间要求。在该应用中，在通电之后测量环路滤波器的时间常数，并保持直到该无线电关闭。环路滤波器电压测量(Kv)和其它相关联的数字化(digitation)在96μs内进行。在200μs内可以完成整个过程并使锁相环稳定。这包括校准压控振荡器中心频率所需的32μs。
为了提供对校准锁相环带宽的需求的更好的理解，下面将提出一个简短的数学论述。
设锁相环开环增益为GOL(s)，锁相环闭环带宽近似等于GOL(s)＝1时的频率。无论精确的闭环响应是什么，它都是完全由GOL(s)确定的。所以，对GOL(s)的控制将控制锁相环的闭环响应。
作为环路分量的函数，锁相环的开环增益为：
Gol ( s ) = Kvco * Kφ * Z ( s ) N * s
参数Kvco、K、Z(s)和N分别为压控振荡器增益、相位频率检测器增益、环路滤波器输入阻抗、以及锁相环除法器值。
对于标准的二阶锁相环，Z(s)由下式给出：
Z ( s ) = ( 1 + sT 2 ) s * ( C 1 + C 2 ) * ( 1 + sT 1 )
其中，T1＝R2*C1*C2/(C1+C2)，且T2＝R2*C2。
锁相环的闭环响应由GOL(s)＝1的点附近的开环响应来控制。一个设计优良的锁相环具有好的相位余量以使噪声峰值最小化，并使稳定性最大化。在这些条件下，T2一般远小于锁相环带宽，而T1一般大得多(在两种情况下为3倍或更大)。采用这种假设，在交叉点(增益从大于1下降到小于1之处)附近的开环增益由下式给出：
Gol ( s ≈ 1 ) = Kvco * Kφ * R 2 * kc N * s
其中，kc＝C2/(C1+C2)
所以，上面给出的锁相环GOL是电容比kc和R2的值的函数。电荷泵增益常数一般使用参考电压和电阻来设置：
Kφ = Vref * ni 2 πRset
在上面的表达式中，ni是可编程(二进制)值，而Rset可以与R2相似。如果比值R2/Rset＝kr，则Gol减少至：
Gol ( s ≈ 1 ) = Kvco * Vref * ni * kr * kc 2 π * N * s
上面的表达式揭示了锁相环带宽的一个及其重要的方面。在适当设计的锁相环中，带宽与环路滤波器中的R和C的值无关，而仅取决于压控振荡器的增益Kvco、参考电压Vref以及良好控制的或确定性的参数ni、kr和kc。
除上面所述的内容之外，下面将示出通过本发明的校准过程，也可使锁相环的带宽与Vref和Kvco无关。
注意，锁相环的开环增益有以下分量变化：
1：Kvco的变化。这预期是+/-50％的最大误差源。然而，该误差源可被校准，且只有测量误差和补偿电路是重要的。
2：零/极点位置的变化；即R-C时间常数。这预期在闭环响应中仅有很小的作用，因为电荷泵中跟踪R的任何变化，并使用校准电路来校准R-C时间常数。另外，锁相环的带宽对零/极点位置并不是特别敏感的。
3：电荷泵变化，可分为：
i：带隙参考电压变化(Vref)
ii：电荷泵和锁相环滤波器之间的电阻失配。
iii：电流源失配和电荷泵失配。
还要注意，在本发明的一个较佳实施例中，通过使用带隙电压作为对Kv测量过程中使用的模-数转换器的参考电压，可以抵消带隙电压误差。残留误差预期被校准到+/-1％。电阻失配也预期为～+/-0.5％。，电荷泵电流源的柔量为～+/-1.5％。下表总结了Gol的校准后误差预算：
  参数  GOL误差％   注释
  Kv测量电路  +/-2   最差情况
  Kv ADC  +/-0.5   8位模-数转换器
  LUT误差和CP量化  +/-1.5   也补偿了1/N
  电阻失配  +/-0.5   电荷泵和锁相环滤波器之间
  环路滤波器峰零/极点误差  +/-1   自动校准电路误差+/-3％
  电荷泵柔量  +/-1.5   上/下失配、电压柔量和电荷泵匹配
  带隙   +/-1   残留
  总和   +/-8   最差情况
回到本发明的该较佳实施例的校准过程，该校准过程首先测量Kv或Kvco，然后调整电荷泵电流以产生恒定的Kvco*K/Navg乘积。
利用图5所示的电路来测量校准电压。首先，将锁相环设置在13MHz/96＝135.416kHz的本机振荡器偏移量，并允许其稳定。测量压控振荡器电压。然后将锁相环重新编程到信道中心并再次允许其稳定。再次对压控振荡器电压进行采样。然后将这两个电压相减，并按22或44的比例放大以补偿高频段与低频带增益的效应。
因此，作为频带和kv的函数的Kv或Kvco检测电路的输出电压为：
频带      Kv-最小/最大    □F      □Vloop-最小/最大   增益       □Vout-最小/最大
PCS/DCS   20/80MHz/V      2/Ts     3.48mv/13.5mv       44         149mv/596mv
GSM       20/80MHz/V      4/Ts     6.8mv/27.0mv        22         149mv/596mv
模-数转换器使□Vout数字化，以对□Vout＝149mv产生全0，而对□Vout＝596mv产生全1。
在数学上，作为kv的函数的Kv测量电路的输出电压为：
ΔVout = ( 13 M / 96 ) * 88 Kv
ADC的输出码是：
ADCout = ( ΔVout - 0.15 ) 0.447 * kref * 255 ,
0.15 = ( 13 M / 96 ) * 88 2 * K v nom ,
0.447 = 1.5 * ( 13 M / 96 ) * 88 K v nom
其中kref＝Vref/Vref_nom
LUT的输出为：
LUTout = 127 * N Nnom * ( 0.5 + ADCout * 1.5 255 )
电荷泵电流则为：
Ipump = Inom * LUTout 127 = Inom * K V nom Kv * N Nnom * Vref _ nom Vref
通过将上述公式代入先前导出的Gol表达式中，锁相环带宽为：
Figure A20048003337200221
上述公式示出该过程完全补偿了锁相环中的Kv、Vref和N变化，从而得到与这些参数变化无关的固定带宽。由于集成电阻器和电容器的内在匹配，可很好地在片上控制电阻比kr和电容比kc。
还应注意，并不是绝对必须校正环路滤波器时间常数以使上述过程能够起作用。只要零点远低于带宽，而极点较高，则本发明同样可以起作用。环路滤波器校准的主要好处是它允许零点与极点接近锁相环带宽而没有很大的效应。
注意，根据本发明的概念，在其中不通过锁相环引入调制的发射机与接收机(对于本机振荡器)中使用带宽校准电路技术。换言之，本发明的概念可在含有锁相环的所有类型的系统中使用，而不仅仅是将锁相环用作调制器的那些系统。
总之，本发明提供了一种仅利用外部基准频率来快速设置锁相环带宽的手段。这种技术可在能得到足够准确的外部基准频率的任何应用中广泛使用。它通过消除在锁相环带宽上有余量的需求，允许更好的电路性能。本发明可用于GSM无线电、锁相环合成器、以及无线基础架构产品和WLAN应用。
在利用本发明的概念时，通常变化+/-80％的锁相环带宽可被减少到+/-3％的变化。变化减少可以导致对锁相环稳定时间和锁相环噪声的更好的控制。
尽管已经示出和描述了本发明的各种示例和实施例，但本领域的技术人员可以理解，本发明的精神和范围并不局限于此处的具体描述和附图，而是沿及所附权利要求书中所阐明的各种修改和改变。

Claims (39)

1.一种锁相环带宽校准电路，包括：
可编程电荷泵；
操作上连接到所述可编程电荷泵的锁相环滤波器；
操作上连接到所述锁相环滤波器的振荡器，用于基于从所述锁相环滤波器接收到的信号生成频率信号；
操作上连接到所述锁相环滤波器和所述可编程电荷泵的的控制环路；
所述控制环路控制所述可编程电荷泵基于所述振荡器的测得的增益来调整输出电流电平。
2.如权利要求1所述的锁相环带宽校准电路，其特征在于，所述控制环路包括：操作上连接到所述锁相环滤波器的电压测量电路，用于测量从所述锁相环滤波器输出的电压；操作上连接到所述电压测量电路的模-数转换器，用于将所测量的电压转换为数字信号；以及控制器，用于使所述可编程电荷泵基于从所述模-数转换器接收的数字信号来调整其输出电流电平。
3.如权利要求1所述的锁相环带宽校准电路，其特征在于，所述控制环路控制所述可编程电荷泵调整其输出电流电平，使得所测得的增益和电荷泵电流电平的乘积保持恒定。
4.如权利要求2所述的锁相环带宽校准电路，其特征在于，还包括：
操作上连接到所述可编程电荷泵和所述模-数转换器的参考电压电路，用于基于带隙电压的变化，生成一相同的参考电压，并将其施加于所述可编程电荷泵和所述模-数转换器。
5.如权利要求1所述的锁相环带宽校准电路，其特征在于，还包括：
操作上连接到所述振荡器的输出的整数-N除法器；以及
操作上连接在所述整数-N除法器和所述可编程电荷泵之间的相位频率检测器。
6.如权利要求5所述的锁相环带宽校准电路，其特征在于，所述控制环路控制所述可编程电荷泵调整其输出电流电平，使得所测量的增益和电荷泵电流电平的乘积除以一平均N值保持恒定，所述N值是由所述整数-N除法器提供的。
7.如权利要求1所述的锁相环带宽校准电路，其特征在于，还包括：
操作上连接到所述振荡器的输出的整数-N除法器；
操作上连接到所述整数-N除法器的总和增量调制器；
操作上连接在所述整数-N除法器和所述可编程电荷泵之间的相位频率检测器。
8.如权利要求7所述的锁相环带宽校准电路，其特征在于，所述控制环路控制所述可编程电荷泵调整其输出电流电平，使得所测量的增益和电荷泵电流电平的乘积除以一平均N值保持恒定，所述N值是由所述整数-N除法器提供的。
9.如权利要求1所述的锁相环带宽校准电路，其特征在于，还包括：
可编程增益放大器，用于接收来自校准信号的信号；
比较器，用于将来自所述可编程增益放大器的输出电压与在所述振荡器中产生预定的频率偏移所需的电压进行比较，以生成增益信号；以及
增益控制器，用于相应于由所述比较器产生的所述增益信号，控制所述可编程增益放大器的增益。
10.如权利要求9所述的锁相环带宽校准电路，其特征在于，所述增益控制器包含一计数器和多个电阻器，所述多个电阻器可被切换到连接在所述可编程增益放大器的输出与所述可编程增益放大器的输入之间的电路中，或从该电路中切换出来。
11.如权利要求9所述的锁相环带宽校准电路，其特征在于，所述增益控制器控制所述可编程增益放大器的增益，使得对所述可编程增益放大器的满标输入在所述振荡器中产生所述预定的频率偏移。
12.如权利要求1所述的锁相环带宽校准电路，其特征在于，所述锁相环滤波器包含电容器；充电电路，用于将所述电容器预充电到所述锁相环滤波器的电压；以及开关，用于将所述电容器切换到锁相环滤波器电路中以实现锁相环带宽。
13.如权利要求1所述的锁相环带宽校准电路，其特征在于，所述锁相环滤波器包括具有积分器路径和超前-滞后路径的双重路径。
14.如权利要求13所述的锁相环带宽校准电路，其特征在于，所述可编程电荷泵向所述积分器路径提供第一电流输出电平，并向所述超前-滞后路径提供第二电流输出电平。
15.一种锁相环电路，包含：
可编程电荷泵；
操作上连接到所述可编程电荷泵相连的锁相环滤波器；
操作上连接到所述锁相环滤波器的振荡器，用于基于从索书号锁相环滤波器接收到的信号生成频率信号；
所述可编程电荷泵具有一电阻值；
所述锁相环滤波器具有一电阻值；
所述可编程电荷泵的所述电阻值与所述锁相环滤波器的所述电阻值匹配。
16.如权利要求15所述的锁相环电路，其特征在于，还包括：
操作上连接到所述锁相环滤波器和所述可编程电荷泵的控制环路；
所述控制环路控制所述可编程电荷泵基于所述振荡器的测得的增益调整其输出电流电平。
17.如权利要求16所述的锁相环电路，其特征在于，所述控制环路包括：操作上连接到所述锁相环滤波器的电压测量电路，用于测量从所述锁相环滤波器输出的电压；操作上连接到所述电压测量电路的模-数转换器，用于将所测量饿电压转换为数字信号；以及控制器，用于使所述可编程电荷泵基于从所述模-数转换器接收到的数字信号调整其输出电流电平。
18.如权利要求16所述的锁相环电路，其特征在于，所述控制环路控制所述可编程电荷泵调整其输出电流电平，使得所测量的增益和电荷泵电流电平的乘积保持恒定。
19.如权利要求17所述的锁相环电路，其特征在于，还包括：
操作上连接到所述可编程电荷泵和所述模-数转换器的参考电压电路，用于基于带隙电压的变化，生成一相同的参考电压并将其施加于所述可编程电荷泵和所述模-数转换器。
20.如权利要求16所述的锁相环电路，其特征在于，还包括：
操作上连接到所述振荡器的输出的整数-N除法器；
操作上连接在所述整数-N除法器和所述可编程电荷泵之间的相位频率检测器。
21.如权利要求20所述的锁相环电路，其特征在于，所述控制环路控制所述可编程电荷泵调整其输出电流电平，使得所测量的增益和电荷泵电流电平的乘积除以一平均N值保持恒定，所述N值是由所述整数-N除法器提供的。
22.如权利要求16所述的锁相环电路，其特征在于，还包括：
可编程增益放大器，用于接收来自校准信号的信号；
比较器，用于对来自所述可编程增益放大器的输出电压和在所述振荡器中产生一预定的频率偏移所需的电压进行比较，以生成增益信号；以及
增益控制器，用于相应于由所述比较器产生的所述增益信号，控制所述可编程增益放大器的增益。
23.如权利要求22所述的锁相环电路，其特征在于，所述增益控制器包含一计数器和多个电阻器，所述多个电阻器可切换到连接在所述可编程增益放大器的输出与所述可编程增益放大器的输入之间的电路中，或从该电路中切换出来。
24.如权利要求22所述的锁相环带宽校准电路，其特征在于，所述增益控制器控制所述可编程增益放大器的增益，使得对所述可编程增益放大器的满标输入在所述振荡器中产生所述预定的频率偏移。
25.如权利要求16所述的锁相环电路，其特征在于，所述锁相环滤波器包含：电容器；充电电路，用于将所述电容器预充电到所述锁相环滤波器的电压；以及开关，用于将所述电容器切换到锁相环滤波器电路中以实现锁相环带宽。
26.如权利要求16所述的锁相环电路，其特征在于，所述锁相环滤波器包括具有积分器路径和超前-滞后路径的双重路径。
27.一种校准锁相环带宽的方法，包括：
(a)将锁相环设置在本机振荡器偏移；
(b)允许锁相环稳定；
(c)测量位于锁相环中的压控振荡器的第一增益；
(d)将锁相环设置为信道中心频率；
(e)允许锁相环稳定；
(f)测量压控振荡器的第二增益；
(g)确定第一与第二增益之间的差；
(h)控制位于锁相环中的可编程电荷泵，以基于所确定的增益差调整其输出电流电平。
28.如权利要求27所述的方法，其特征在于，所述可编程电荷泵调整其输出电流电平，使得所测量的增益和电荷泵电流电平的乘积保持恒定。
29.一种用于处理所接收的射频信号的系统，包括：
接收机，用于接收射频信号；
混频单元，用于将所接收的射频信号下混频至基带；
频率合成器，用于生成由所述混频单元在将所接收的射频信号下混频至基带时所需的信号；
滤波单元，用于对基带射频信号进行低通滤；
RC校准单元，用于确定所述滤波单元的R和C值，以校准所述滤波单元的零/极点频率；
所述频率合成器包括锁相环电路，所述锁相环电路具有：可编程电荷泵、操作上连接到所述可编程电荷泵的锁相环滤波器、以及操作上连接到所述锁相环滤波器的振荡器，用于基于从所述锁相环滤波器所接收的信号生成频率信号；
所述RC校准单元利用所述确定的R和C值来校准所述锁相环滤波器的零/极点频率。
30.如权利要求29所述的系统，其特征在于，还包括：
操作上连接到所述锁相环滤波器和所述可编程电荷泵的控制环路；
所述控制环控制所述可编程电荷泵基于所述振荡器的测得的增益调整其输出电流电平。
31.如权利要求30所述的系统，其特征在于，所述控制环路包括：操作上连接到所述锁相环滤波器的电压测量电路，用于测量从所述锁相环滤波器输出的电压；操作上连接到所述电压测量电路的模-数转换器，用于将所测量的电压转换为数字信号；以及控制器，用于使所述可编程电荷泵基于从所述模-数转换器接收的数字信号调整其输出电流电平。
32.如权利要求30所述的系统，其特征在于，所述控制环路控制所述可编程电荷泵调整其输出电流电平，使得所测量的增益和电荷泵电流电平的乘积保持恒定。
33.如权利要求30所述的系统，其特征在于，还包括：
操作上连接到所述可编程电荷泵和所述模-数转换器的参考电压电路，用于基于带隙电压的改变，生成一相同的参考电压并将其施加于所述可编程电荷泵和所述模-数转换器。
34.如权利要求30所述的系统，其特征在于，还包括：
操作上连接到所述振荡器的输出的整数-N除法器；
操作上连接在所述整数-N除法器和所述可编程电荷泵之间的相位频率检测器。
35.如权利要求30所述的系统，其特征在于，还包括：
可编程增益放大器，用于接收来自校准信号的信号；
比较器，用于将从所述可编程增益放大器输出的电压与在所述振荡器中产生预定的频率偏移所需的电压进行比较，以生成增益信号；以及
增益控制器，用于相应于由所述比较器产生的所述增益信号，来控制所述可编程增益放大器的增益。
36.如权利要求30所述的系统，其特征在于，所述锁相环滤波器包含：电容器；充电电路，用于将所述电容器预充电到所述锁相环滤波器的电压；以及开关，用于将所述电容器切换到锁相环滤波器电路中，以实现锁相环带宽。
37.如权利要求30所述的系统，其特征在于，所述锁相环滤波器包括具有积分器路径和超前-滞后路径的双重路径。
38.如权利要求29所述的系统，其特征在于，所述可编程电荷泵具有一电阻值；所述锁相环滤波器具有一电阻值；所述可编程电荷泵的所述电阻值与所述锁相环滤波器的所述电阻值相匹配。
39.如权利要求30所述的系统，其特征在于，所述可编程电荷泵具有一电阻值；所述锁相环滤波器具有一电阻值；所述可编程电荷泵的所述电阻值与所述锁相环滤波器的所述电阻值相匹配。
CN2004800333729A 2003-10-03 2004-10-01 锁相环带宽校准电路及其实现方法 Active CN1879304B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/679,023 2003-10-03
US10/679,023 US7352249B2 (en) 2003-10-03 2003-10-03 Phase-locked loop bandwidth calibration circuit and method thereof
PCT/US2004/032350 WO2005034356A2 (en) 2003-10-03 2004-10-01 Phase-locked loop bandwidth calibration circuit and method thereof

Publications (2)

Publication Number Publication Date
CN1879304A true CN1879304A (zh) 2006-12-13
CN1879304B CN1879304B (zh) 2013-06-05

Family

ID=34394076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800333729A Active CN1879304B (zh) 2003-10-03 2004-10-01 锁相环带宽校准电路及其实现方法

Country Status (5)

Country Link
US (1) US7352249B2 (zh)
EP (1) EP1671422B1 (zh)
JP (1) JP4691035B2 (zh)
CN (1) CN1879304B (zh)
WO (1) WO2005034356A2 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777873A (zh) * 2008-10-03 2010-07-14 斯沃奇集团研究和开发有限公司 使用两点fsk调制的频率合成器的自校准方法
CN101640537B (zh) * 2008-07-31 2012-04-18 索尼株式会社 锁相环电路、读写装置及电子装置
CN102611495A (zh) * 2011-12-22 2012-07-25 中国航天科工集团第二研究院二〇三所 一种用于宽带通信信号分析仪光带宽校准装置
CN102751964A (zh) * 2012-07-30 2012-10-24 无锡中科微电子工业技术研究院有限责任公司 一种可变阶数全集成环路滤波器
CN102055467B (zh) * 2009-11-05 2013-02-06 晨星软件研发(深圳)有限公司 锁相回路与其相关方法
CN103718464A (zh) * 2011-07-26 2014-04-09 德克萨斯仪器股份有限公司 锁相环
CN104135278A (zh) * 2014-05-27 2014-11-05 英属开曼群岛威睿电通股份有限公司 电压控制震荡器增益测量系统与方法
CN106788404A (zh) * 2016-11-15 2017-05-31 中国电子科技集团公司第四十研究所 一种锁相环路频率合成器自动校准电路及方法
CN107113002A (zh) * 2014-12-16 2017-08-29 北欧半导体公司 振荡器校准
CN107979369A (zh) * 2017-11-27 2018-05-01 深圳市芯华国创半导体股份有限公司 保持锁相环电路环路带宽的方法及锁相环电路调试方法
CN110190846A (zh) * 2019-04-15 2019-08-30 上海酷芯微电子有限公司 锁相环防频率过冲电路
CN110445491A (zh) * 2019-09-02 2019-11-12 北京理工大学 一种基于预设频率及动态环路带宽的锁相环
CN111917422A (zh) * 2020-08-14 2020-11-10 浙江三维通信科技有限公司 射频压控振荡器的控制方法以及电路
CN113037280A (zh) * 2021-04-08 2021-06-25 上海磐启微电子有限公司 一种基于锁相环的带宽校准方法及电路

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10393732B4 (de) * 2002-11-26 2011-02-24 Infineon Technologies Ag Phasenregelkreis mit Pulsgenerator und Verfahren zum Betrieb des Phasenregelkreises
US20050118980A1 (en) * 2003-12-01 2005-06-02 Hung-Chuan Pai Variable rate RC calibration circuit with filter cut-off frequency programmability
TWI226150B (en) * 2004-03-17 2005-01-01 Mediatek Inc Phase-locked loop with VCO tuning sensitivity compensation
US20090128242A1 (en) * 2005-05-26 2009-05-21 Freescale Semiconductor, Inc. Frequency generation in a wireless communication unit
US7580495B2 (en) * 2005-06-30 2009-08-25 Slt Logic Llc Mixer-based phase control
TWI307221B (en) * 2005-12-12 2009-03-01 Novatek Microelectronics Corp Apparatus and method for generating spread spectrum clock signal with constant spread ratio
KR100719693B1 (ko) * 2006-02-15 2007-05-17 주식회사 하이닉스반도체 Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법
US8090335B1 (en) * 2006-07-11 2012-01-03 Xilinx, Inc. Method and apparatus for an adaptive step frequency calibration
US7519750B2 (en) * 2006-07-18 2009-04-14 Cortina Systems, Inc. Linear burst mode synchronizer for passive optical networks
US7375595B2 (en) * 2006-09-29 2008-05-20 Broadcom Corporation Method and apparatus for calibrating a phase locked loop in open-loop
US7869541B2 (en) * 2006-11-17 2011-01-11 Broadcom Corporation Method and system for direct and polar modulation using a two input PLL
US8483985B2 (en) * 2007-01-05 2013-07-09 Qualcomm, Incorporated PLL loop bandwidth calibration
KR101065818B1 (ko) 2007-01-09 2011-09-20 후지쯔 가부시끼가이샤 변동 보정 방법, ｐｌｌ 회로 및 반도체 집적 회로
US7737739B1 (en) * 2007-12-12 2010-06-15 Integrated Device Technology, Inc. Phase step clock generator
US20090189699A1 (en) * 2008-01-29 2009-07-30 Broadcom Corporation Fixed bandwidth lo-gen
GB0804342D0 (en) * 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge transfer in a phase-locked loop
GB0804340D0 (en) * 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge pump for a phase-locked loop
JP4636106B2 (ja) * 2008-03-31 2011-02-23 ソニー株式会社 Ｐｌｌ回路およびそのｉｃ
US8049540B2 (en) * 2008-09-19 2011-11-01 Analog Devices, Inc. Calibration system and method for phase-locked loops
WO2011001497A1 (ja) * 2009-06-29 2011-01-06 富士通株式会社 発振回路および電流補正方法
US7884676B1 (en) 2009-08-03 2011-02-08 Panasonic Corporation PLL/FLL circuit with gain control
TWI419474B (zh) * 2009-10-30 2013-12-11 Mstar Semiconductor Inc 鎖相迴路與其相關方法
US8503597B2 (en) * 2010-12-30 2013-08-06 Advanced Micro Devices, Inc. Method to decrease locktime in a phase locked loop
FR2978000B1 (fr) * 2011-07-13 2013-08-02 St Microelectronics Grenoble 2 Modulateur deux points a etalonnage de gain precis et rapide
US8432204B1 (en) 2012-01-06 2013-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Current-controlled oscillator (CCO) based PLL
US9099960B2 (en) * 2012-02-21 2015-08-04 Hughes Network Systems, Llc Apparatus and method for phase locked loop bandwidth expansion
US8698567B2 (en) * 2012-04-02 2014-04-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Phase-locked loop calibration system and method
FR2992073B1 (fr) 2012-06-19 2014-07-11 Commissariat Energie Atomique Dispositif d'alimentation d'un circuit electronique
US9083356B1 (en) 2013-03-14 2015-07-14 Gsi Technology, Inc. Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features
TWI533614B (zh) 2013-12-04 2016-05-11 瑞昱半導體股份有限公司 具有迴路頻寬校正功能的鎖相迴路裝置及其方法
FI125611B (en) * 2014-02-12 2015-12-15 Murata Manufacturing Co Drive circuit for starting a MEMS resonator
FI126019B (en) 2014-02-12 2016-05-31 Murata Manufacturing Co Drive circuit for a MEMS resonator
CN104158541A (zh) * 2014-08-08 2014-11-19 上海凌阳科技有限公司 一种可调整环路带宽的数字锁相环及其调整方法
US9356609B1 (en) * 2014-12-19 2016-05-31 Telefonaktiebolaget L M Ericsson (Publ) Phase switching PLL and calibration method
CN104852776B (zh) * 2015-04-23 2017-09-22 中国电子科技集团公司第四十一研究所 一种基于虚拟通道的射频信号校准方法
CN105577180A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种锁相环快速锁定和带宽校准的系统和方法
US9991896B2 (en) * 2016-08-09 2018-06-05 Synopsys, Inc. Phase locked loop circuit with charge pump up-down current mismatch adjustment and static phase error reduction
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10249362B2 (en) 2016-12-06 2019-04-02 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10860318B2 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
CN107846218B (zh) * 2017-12-08 2023-07-11 广东电网有限责任公司电力科学研究院 一种基于梳状滤波器的锁相环
US10833631B2 (en) * 2018-01-26 2020-11-10 Mediatek Inc. Amplifier bandwidth calibration of continuous time circuit
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells
CN112448718A (zh) * 2019-08-27 2021-03-05 华东师范大学 一种基于芯片adf4110的通用锁相环调频电路及调频方法
US11133920B2 (en) 2019-09-03 2021-09-28 Samsung Electronics Co., Ltd. Clock and data recovery circuit and a display apparatus having the same
CN116349133A (zh) * 2020-10-09 2023-06-27 瑞典爱立信有限公司 具有精确带宽的数字增强的模拟锁相环
US11418204B2 (en) * 2020-12-22 2022-08-16 Stmicroelectronics International N.V. Phase lock loop (PLL) with operating parameter calibration circuit and method
CN112953515B (zh) * 2021-01-26 2024-05-10 北京金迈捷科技有限公司 一种分数锁相环

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4931822B1 (zh) * 1969-03-12 1974-08-24
JPH0236215U (zh) * 1988-09-02 1990-03-08
US5132556A (en) * 1989-11-17 1992-07-21 Samsung Semiconductor, Inc. Bandgap voltage reference using bipolar parasitic transistors and mosfet's in the current source
JPH06315040A (ja) * 1993-04-28 1994-11-08 Toshiba Corp デジタル伝送受信装置
JPH10154934A (ja) * 1996-11-21 1998-06-09 Fujitsu Ltd 高安定化されたｐｌｌ周波数シンセサイザ回路
US5983077A (en) * 1997-07-31 1999-11-09 Ericsson Inc. Systems and methods for automatic deviation setting and control in radio transmitters
US6047029A (en) * 1997-09-16 2000-04-04 Telefonaktiebolaget Lm Ericsson Post-filtered delta sigma for controlling a phase locked loop modulator
US5986512A (en) * 1997-12-12 1999-11-16 Telefonaktiebolaget L M Ericsson (Publ) Σ-Δ modulator-controlled phase-locked-loop circuit
JPH11251902A (ja) * 1998-02-27 1999-09-17 Nec Yamagata Ltd Ｐｌｌ回路
JPH11308101A (ja) * 1998-04-23 1999-11-05 Sharp Corp チューナ装置
US6476681B1 (en) * 1998-08-11 2002-11-05 Denso International America, Inc. Adjustable bandwidth phase locked loop with fast settling time
US6163184A (en) 1998-12-09 2000-12-19 Lucent Technologies, Inc. Phase locked loop (PLL) circuit
GB2354649A (en) * 1999-09-22 2001-03-28 Cadence Design Systems Inc Method and apparatus for generating a modulated radio frequency output signal
JP2001111418A (ja) * 1999-10-12 2001-04-20 Sony Corp Ｐｌｌ回路およびこれを用いた無線通信装置
JP3360667B2 (ja) * 1999-12-01 2002-12-24 日本電気株式会社 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置
US6680653B2 (en) 2000-09-29 2004-01-20 Skyworks Solutions, Inc. VCO tuning curve compensated charge pump current synthesizer
US6538519B2 (en) * 2000-10-12 2003-03-25 The Hong Kong University Of Science And Technology Phase-locked loop circuit
JP3461799B2 (ja) * 2000-11-16 2003-10-27 松下電器産業株式会社 デルタ・シグマ変調型分数分周ｐｌｌ周波数シンセサイザ
US6441660B1 (en) * 2001-02-02 2002-08-27 Broadcom Corporation High speed, wide bandwidth phase locked loop
DE10132799A1 (de) 2001-07-06 2002-10-02 Infineon Technologies Ag Phasenregelschleife
JP3433194B2 (ja) * 2001-09-19 2003-08-04 沖電気工業株式会社 変調度偏移補正機能を有する変調装置
JP2003198365A (ja) * 2001-12-28 2003-07-11 Mitsumi Electric Co Ltd 発振回路、ｐｌｌ回路及びこれらを用いた受信機
DE10242364A1 (de) 2002-09-12 2004-03-25 Infineon Technologies Ag Phasenregelkreis

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640537B (zh) * 2008-07-31 2012-04-18 索尼株式会社 锁相环电路、读写装置及电子装置
CN101777873A (zh) * 2008-10-03 2010-07-14 斯沃奇集团研究和开发有限公司 使用两点fsk调制的频率合成器的自校准方法
CN101777873B (zh) * 2008-10-03 2013-12-04 斯沃奇集团研究和开发有限公司 使用两点fsk调制的频率合成器的自校准方法
CN102055467B (zh) * 2009-11-05 2013-02-06 晨星软件研发(深圳)有限公司 锁相回路与其相关方法
CN103718464A (zh) * 2011-07-26 2014-04-09 德克萨斯仪器股份有限公司 锁相环
CN102611495B (zh) * 2011-12-22 2014-11-05 中国航天科工集团第二研究院二〇三所 一种用于宽带通信信号分析仪光带宽校准装置
CN102611495A (zh) * 2011-12-22 2012-07-25 中国航天科工集团第二研究院二〇三所 一种用于宽带通信信号分析仪光带宽校准装置
CN102751964A (zh) * 2012-07-30 2012-10-24 无锡中科微电子工业技术研究院有限责任公司 一种可变阶数全集成环路滤波器
CN102751964B (zh) * 2012-07-30 2015-02-11 无锡中科微电子工业技术研究院有限责任公司 一种可变阶数全集成环路滤波器
CN104135278A (zh) * 2014-05-27 2014-11-05 英属开曼群岛威睿电通股份有限公司 电压控制震荡器增益测量系统与方法
US9784770B2 (en) 2014-05-27 2017-10-10 Intel Corporation Devices and methods of measuring gain of a voltage-controlled oscillator
CN104135278B (zh) * 2014-05-27 2017-12-15 英特尔公司 电压控制振荡器增益测量系统与方法
CN107113002B (zh) * 2014-12-16 2020-10-27 北欧半导体公司 振荡器校准
CN107113002A (zh) * 2014-12-16 2017-08-29 北欧半导体公司 振荡器校准
CN106788404A (zh) * 2016-11-15 2017-05-31 中国电子科技集团公司第四十研究所 一种锁相环路频率合成器自动校准电路及方法
CN107979369A (zh) * 2017-11-27 2018-05-01 深圳市芯华国创半导体股份有限公司 保持锁相环电路环路带宽的方法及锁相环电路调试方法
CN110190846A (zh) * 2019-04-15 2019-08-30 上海酷芯微电子有限公司 锁相环防频率过冲电路
CN110445491A (zh) * 2019-09-02 2019-11-12 北京理工大学 一种基于预设频率及动态环路带宽的锁相环
CN111917422A (zh) * 2020-08-14 2020-11-10 浙江三维通信科技有限公司 射频压控振荡器的控制方法以及电路
CN113037280A (zh) * 2021-04-08 2021-06-25 上海磐启微电子有限公司 一种基于锁相环的带宽校准方法及电路
CN113037280B (zh) * 2021-04-08 2024-05-31 上海磐启微电子有限公司 一种基于锁相环的带宽校准方法及电路

Also Published As

Publication number Publication date
EP1671422B1 (en) 2017-04-12
US7352249B2 (en) 2008-04-01
WO2005034356A3 (en) 2005-06-02
US20050073369A1 (en) 2005-04-07
EP1671422A2 (en) 2006-06-21
WO2005034356A2 (en) 2005-04-14
JP2007507985A (ja) 2007-03-29
JP4691035B2 (ja) 2011-06-01
CN1879304B (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
CN1879304A (zh) 锁相环带宽校准电路及其实现方法
US8655296B2 (en) Frequency synthesizer and related method for generating wideband signals
CN1225088C (zh) 用于通过噪声前馈减少振荡器噪声的方法和装置
CN1833356A (zh) 调制增益校准的方法及其系统
US8085108B2 (en) Digital polar radio frequency transmitting device with a radiofrequency reference oscillator and an integrated circuit comprising such device
US7289782B2 (en) Linearized fractional-N synthesizer having a gated offset
US7570187B2 (en) Technique for improving modulation performance of translational loop RF transmitters
US7593695B2 (en) RF transceiver incorporating dual-use PLL frequency synthesizer
US7746178B1 (en) Digital offset phase-locked loop
US6941116B2 (en) Linearization technique for phase locked loops employing differential charge pump circuitry
CN1286824A (zh) 移动电话中简化的参考频率分配
CN1702973A (zh) 数字△∑调制器及其应用
US20030231729A1 (en) Linearized fractional-N synthesizer with fixed charge pump offset
US7313379B2 (en) Generation of a self-correcting local oscillation
US20090128242A1 (en) Frequency generation in a wireless communication unit
CN100550873C (zh) 使用偏移锁相环的通信发射机
EP1560336B1 (en) Dual port modulator comprising a frequency synthesiser
US20080136468A1 (en) Method and system for doubling phase-frequency detector comparison frequency for a fractional-n pll
CN1677821A (zh) 具有整流子的电荷泵电路
CN1333607A (zh) 多频带发送和接收信号发生装置和方法及发送和接收装置
US20050070234A1 (en) Translational loop RF transmitter architecture for GSM radio

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MEDIATEK INC.

Free format text: FORMER OWNER: ANALOG DEVICES, INC.

Effective date: 20080404

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080404

Address after: Hsinchu Science Industrial Park, Taiwan

Applicant after: MEDIATEK Inc.

Address before: Massachusetts, USA

Applicant before: ANALOG DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant