JP2007507985A - フェーズロックループ帯域幅校正回路及びその方法 - Google Patents

フェーズロックループ帯域幅校正回路及びその方法 Download PDF

Info

Publication number
JP2007507985A
JP2007507985A JP2006534140A JP2006534140A JP2007507985A JP 2007507985 A JP2007507985 A JP 2007507985A JP 2006534140 A JP2006534140 A JP 2006534140A JP 2006534140 A JP2006534140 A JP 2006534140A JP 2007507985 A JP2007507985 A JP 2007507985A
Authority
JP
Japan
Prior art keywords
phase
locked loop
charge pump
circuit
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006534140A
Other languages
English (en)
Other versions
JP4691035B2 (ja
Inventor
エドムンド ジェイ バルボニ
ワイン ティー パルマー
ジョナサン アール ストレンジ
Original Assignee
アナログ デバイスズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ デバイスズ インコーポレイテッド filed Critical アナログ デバイスズ インコーポレイテッド
Publication of JP2007507985A publication Critical patent/JP2007507985A/ja
Application granted granted Critical
Publication of JP4691035B2 publication Critical patent/JP4691035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0079—Switching between loops
    • H04L2027/0081—Switching between loops between loops of different bandwidths

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

フェーズロックループ周波数シンセサイザが、チャージポンプ（３３２）、フェーズロックループフィルタ（３１０）、電圧制御発振器（３１４）、及び帯域幅校正回路（３０４、４５０、４６０）を有する。帯域幅校正回路は、電圧制御発振器（３１４）のゲインを測定し、測定された電圧制御発振器のゲインを使用してチャージポンプ電流レベルを調節する。チャージポンプ電流レベルは、測定された電圧制御発振器のゲインとチャージポンプ電流レベルとの積が一定のフェーズロックループ帯域幅をもたらすように調節される。本発明はまた、プログラマブルチャージポンプに接続されたフェーズロックループフィルタの抵抗値にマッチした抵抗値を有するプログラマブルチャージポンプを有するフェーズロックループも開示している。フェーズロックループ帯域幅を電圧制御発振器のゲインの測定に基づいて校正する方法、及び受信されたＲＦ信号を処理するシステムもまた、開示される。

Description

本発明は、フェーズロックループ及び電圧制御発振器を有する周波数シンセサイザに関している。より具体的には、本発明は、外部周波数リファレンスに基づいてフェーズロックループ帯域幅を迅速に確立するフェーズロックループ帯域幅校正回路を有する周波数シンセサイザに関している。
フェーズロックループは、クロック回復、周波数及び位相変調、ならびに周波数シンセサイザのような様々なアプリケーションで使用されている。電圧制御発振器はフェーズロックロープの中心設計素子であり、それによって、電圧制御発振器はその入力電圧に比例した出力周波数を生成する。電圧制御発振器の典型的な欠点は、集積回路プロセスの変動による印加入力電圧に対する出力周波数の不確かさである。これは、所望の周波数を提供するために、大きなゲインを有する電圧制御発振器に対する必要性をもたらす。大きな電圧制御発振器のゲインはまた、印加入力電圧における任意のノイズに対して、位相ノイズとしても知られる出力周波数における大きな変動を生成する効果も有する。電圧制御発振器出力におけるこの位相ノイズは、出力信号の純度を制限するので望ましくない。上述のように、電圧制御発振器の通常のアプリケーションは、ワイヤレス通信システムの範囲内にある。ワイヤレス通信システムは、典型的には受信パス回路及び送信パス回路の両方における周波数合成を必要とする。例えば、米国及び欧州における携帯電話の標準は、約９００ＭＨｚ及び１８００ＭＨｚの２つの周波数帯域に中心を有する通信を行う携帯電話システムを規定している。
デュアルバンド携帯電話は、９００ＭＨｚ周波数帯域及び１８００ＭＨｚ周波数帯域の両方で動作することができる。それらの周波数帯域の内部では、携帯の標準は、基地局ユニットとモバイルユニットとが３０ｋＨｚ（IS-54）又は２００ｋＨｚ（ＧＳＭ）幅のチャンネルのような複数のチャンネルを通じて通信するシステムを規定する。例えば、IS-54標準では、約８００のチャンネルが基地局からモバイルユニットに情報を送信するために使用され、他の約８００のチャンネルがモバイルユニットから基地局に情報を送信するために使用される。８６９ＭＨｚから８９４ＭＨｚの周波数帯域及び８２４ＭＨｚから８４９ＭＨｚの周波数帯域は、それぞれこれらのチャンネルのためにリザーブされている。
モバイルユニットは、それが動作している標準に対するチャンネルのいずれにおいても送受信できなければならないので、９００ＭＨｚ領域で例えば３０ｋＨｚ刻みのような特定のチャンネル幅の刻みで正確な周波数信号を生成するために、周波数シンセサイザが設けられなければならない。
電圧制御発振器を含むフェーズロックループ回路は、所望の出力周波数を生成するためにモバイルユニットアプリケーションでしばしば使用される。モバイルアプリケーションにおけるフェーズロックループ回路の一例は、図１及び図２に描かれている。
図１は、携帯電話システムのモバイルユニットのような、従来技術のワイヤレス通信装置に対する受信パス回路１５０のブロック図の例である。到来信号はアンテナ１０８によって受信され、バンドパスフィルタ１１０によってフィルタリングされ、低ノイズ増幅器１１２によって増幅される。この受信された信号は、典型的には無線周波数信号、例えば９００ＭＨｚ又は１８００ＭＨｚ信号である。この無線周波数信号は、通常は、ベースバンドにミックスダウンされる前に、所望の中間周波数にミックスダウンされる。水晶発振器１０５からのリファレンス周波数（ｆＲＥＦ）１０６を使用して、周波数シンセサイザ１００はＲＦ混合信号（ＲＦＯＵＴ）１０２をミキサ１１４に提供する。ミキサ１１４はこのＲＦＯＵＴ信号１０２を、フィルタリングされ且つ増幅された入力信号１１３と合成し、２つの周波数成分を有する信号１１５を生成する。この信号は、バンドパスフィルタ１１６によってフィルタリングされて、ＩＦ信号１１７を提供する。このＩＦ信号１１７はそれから、ミキサ１２２及び１２４によってベースバンドにミックスダウンされる前に、可変ゲイン増幅器１１８によって増幅される。
モバイル電話における信号処理は、典型的には同相（Ｉ）及び直交（Ｑ）信号を使用してベースバンドで実行される。Ｑ信号は、Ｉ信号から９０度の位相シフトだけオフセットされている。これらの２つの信号を提供するために、ＩＦ混合信号１０４と二重１／２及び直交シフトブロック１２０が利用され得る。周波数シンセサイザ１００はＩＦＯＵＴ信号１０４を例えば約５００ＭＨｚで生成し、これがブロック１２０において２で除算されて、混合信号１１９及び１２１を提供する。ブロック１２０は、ミキサ１２２への信号１２１をミキサ１２４への信号１１９に対して９０度だけ遅らせる。ブロック１２０は、信号１０４の両端で動作する２つのフリップフロップ回路を用いて、フリップフロップの出力が信号１０４の周波数の半分であり且つお互いに９０度オフセットしているように、実現され得る。結果として得られる出力信号１２３及び１２５は、２つの周波数成分を有している。
ベースバンド周波数がＤＣに中心を有していると仮定すると、信号はローパスフィルタ１２６及び１２８を使用してフィルタリングされる。結果として得られるベースバンド信号１２３はＱ信号であり、結果として得られるベースバンド信号１２５はI信号である。これらの信号１２３及び１２５は、処理ブロック１３０によってベースバンドでさらに処理され得て、Ｉ及びＱ信号１３１及び１３２としてモバイル電話回路の残り部分に提供され得る。
図２は、周波数シンセサイザ１００によって必要とされる周波数の一つを合成する従来技術のフェーズロックループ回路２００のブロック図である。第２のフェーズロックループ回路は、第２の周波数を提供するために実現され得る。リファレンス周波数１０６はＲ除算カウンタ２０４によって取得され、出力周波数１０２はＮ除算カウンタ２１４によって取得される。結果として得られる除算された信号２１６及び２１８は、位相検出器２０６によって取得される。位相検出器２０６は、除算された信号２１６の位相と除算された信号２１８の位相との間の位相差を決定する。位相検出器２０６は、この位相差を使用してチャージポンプ２０８を駆動する。チャージポンプ２０８は電圧出力を提供し、これがループフィルタ２１０によってフィルタリングされて電圧制御信号２２０を提供する。電圧制御信号２２０は、電圧制御発振器２１２の出力周波数１０２を制御する。
典型的なモバイル電話アプリケーションに対して、周波数１０４は一定に保たれる一方で、周波数１０２は到来信号のチャンネルに依存して変化する。これより、第１のフェーズロックループは周波数１０４を提供するために使用され得て、そのＮ及びＲ値は、一度プログラミングされ且つそれからそのまま放置され得る。第２のフェーズロックループは周波数１０２を提供するために使用され得て、そのＮ及びＲ値は、所望の信号１０２を提供するために選択的にプログラミングされ得る。望まれるならば、この第２のフェーズロックループに対するＲ値が一度プログラミングされ且つそれからそのまま放置され得る一方で、Ｎ値が所望の信号１０２を選択するために使用され得る。
携帯電話システムにおけるモバイルユニットのようなワイヤレス通信装置のための典型的な送信パス回路（図示されず）は、送信信号をベースバンドからＲＦ送信周波数まで動かす回路を含み得る。携帯電話システムに対する送信周波数帯域は、典型的には受信周波数帯域内に含まれるものと同一の数のチャンネルを含む。しかし、送信チャンネルは、受信チャンネルから固定周波数量だけシフトされる。
上述のように、フェーズロックループ回路は、典型的には位相検出器を使用して、除算されたリファレンス周波数と除算された出力周波数との間の位相差をモニタして、チャージポンプを駆動する。チャージポンプは、位相差に比例する電荷のパケットをループフィルタに渡す。
電圧制御発振器に接続されたループフィルタは、電圧を出力し、電圧制御発振器の出力周波数を制御する。このフィードバックループの動作は、位相差を零に駆動して安定且つプログラム可能な出力周波数を提供しようと試みる。リファレンス周波数及び除算器回路に対する値は、モバイルユニットが動作している標準に依存して選ばれ得る。
しかし、通信システムの性能は、合成された高周波出力信号の純度に、強く（critically）依存する。信号の受信に対して、不純な周波数源は、望まれないチャンネルを所望のチャンネルに混合する結果となる。信号の送信に対して、不純な周波数源は隣接するチャンネルに干渉をもたらし、送信されたデータを回復する受信機の能力を制限する。
したがって、周波数シンセサイザは、典型的にはスペクトル純度に対して非常に厳格な要求を満たさなければならない。携帯電話アプリケーションにおいて要求されるスペクトル純度のレベルは、フェーズロックループ周波数シンセサイザソリューションの設計を、非常に要求が高いものにする。
３つのタイプのスペクトル不純性が、周波数合成のためのフェーズロックループの実現にて使用される電圧制御発振器にて典型的に生じる。それらは、出力周波数に関連した高調波歪み成分、出力周波数の近傍のスプリアストーン、及び出力周波数に中心を有する位相ノイズである。
一般に、高調波歪み成分はそれほど問題ではない。なぜなら、高調波歪み成分は所望の基本波から離れて生じ、高調波歪み成分の効果は周波数シンセサイザの外部の携帯電話回路にて除去され得るからである。
しかし、スプリアストーンは、しばしば基本波に近付く。リファレンストーンを含むスプリアストーンは、携帯電話アプリケーションによって約−７０ｄＢｃより小さいことが要求され得る一方で、高調波歪み成分は約−２０ｄＢｃより小さいことが要求され得るのみである。「ｃ」が、出力周波数である「搬送波」周波数のパワーに対して測定された量であることを示す点に留意されたい。
位相ノイズは、出力周波数の近傍に連続的に広がった望ましくないエネルギーである。位相ノイズは、出力周波数のスペクトル純度に対して、３つのうちで最も多くの損害を与え得る。
フェーズロックループ帯域幅は、フェーズロックループノイズ及びフェーズロックループ定在時間の両方に強いインパクトを有する。一般に、より広い帯域幅は、より速い定在時間をもたらすが、より高いノイズをもたらす。典型的には、フェーズロックループ帯域幅は、集積回路要素のトレランスのために＋／−８０％又はそれ以上も変化することができる。代わりに、フェーズロックループ帯域幅の変化は、フェーズロックループ定在時間及びフェーズロックループノイズの制御を少なくさせる。
したがって、フェーズロックループを、フェーズロックループ帯域幅における変動の低減を提供する電圧制御発振器と一体化することが望ましい。さらに、一体化されたフェーズロックループと電圧制御発振器とを提供して、フェーズロックループ帯域幅の迅速な設定時間を可能にすることが望ましい。最後に、外部周波数リファレンスのみを使用してフェーズロックループ帯域幅を迅速に設定することができる、一体化されたフェーズロックループと電圧制御発振器とを提供することが望ましい。
本発明の第１の局面は、フェーズロックループ帯域幅校正回路である。このフェーズロックループ帯域幅校正回路は、プログラマブルチャージポンプと、プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、フェーズロックループフィルタに動作的に接続されてフェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、フェーズロックループフィルタ及びプログラマブルチャージポンプに動作的に接続された制御ループと、を含んでいる。制御ループは、プログラマブルチャージポンプを制御して、発振器の測定されたゲインに基づいてその出力電流レベルを調節する。
本発明の第２の局面は、フェーズロックループ回路である。このフェーズロックループ回路は、プログラマブルチャージポンプと、プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、フェーズロックループフィルタに動作的に接続されてフェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、を含んでいる。プログラマブルチャージポンプは抵抗値を有し、フェーズロックループフィルタは抵抗値を有し、プログラマブルチャージポンプの抵抗値はフェーズロックループフィルタの抵抗値に合致されている。
本発明の第３の局面は、フェーズロックループ帯域幅を校正する方法である。この方法は、フェーズロックループを局部発振器オフセットに設定し、フェーズロックループを定在させ、フェーズロックループに位置する電圧制御発振器の第１の入力電圧を測定し、フェーズロックループをチャンネル中心周波数に設定し、フェーズロックループを定在させ、電圧制御発振器の第２の入力電圧を測定し、第１及び第２の電圧測定値の間の差を決定し、フェーズロックループに位置するプログラマブルチャージポンプ回路を制御して、決定されたゲイン差に基づいてその出力電流レベルを調節する。
本発明の第４の局面は、受信された無線周波数信号を処理するシステムである。このシステムは、無線周波数信号を受信する受信機と、受信された無線周波数信号をベースバンドにミックスダウンする混合ユニットと、受信された無線周波数信号をベースバンドにミックスダウンする際に混合ユニットによって使用される信号を生成する周波数シンセサイザと、ベースバンド無線周波数信号をローパスフィルタリングするフィルタリングユニットと、フィルタリングユニットのＲ及びＣ値を決定してフィルタリングユニットの極及び零点周波数を校正するＲＣ校正ユニットと、を含んでいる。周波数シンセサイザは、プログラマブルチャージポンプと、プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、フェーズロックループフィルタに動作的に接続されてフェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、を有するフェーズロックループ回路を含んでいる。ＲＣ校正ユニットは、決定されたＲ及びＣ値を使用してフェーズロックループフィルタの極及び零点周波数を校正する。
本発明は、様々な構成要素及び構成要素の配置、ならびに様々なステップ及びステップの配置の形態を取り得る。図面は、好適な実施形態を描写することのみを目的としており、本発明を制限することは企図されていない。
上述のように、本発明は、電圧制御発振器を有するフェーズロックループ周波数シンセサイザを実現することによって高周波信号を合成する方法及び装置を企図している。
電圧制御発振器を有するフェーズロックループ周波数シンセサイザを実現することによって高周波信号を合成するそのような方法及び装置のより詳細な記載は、2002年8月29日付けで出願された「変調ゲイン校正方法及びそのシステム」という名称の同時係属中の米国特許出願第10/230,763号に示されている。2002年8月29日付けで出願された同時係属中の米国特許出願第10/230,763号の全内容が、参照によってここに援用される。図３は、電圧制御発振器を有するフェーズロックループ周波数シンセサイザを実現することによって高周波信号を合成する装置の一例を描いている。
図３に示されているように、シグマ・デルタ変調器及びデジタル・アナログ変換器回路３００は、ガウシアン周波数シフトされたキー信号を取得する。シグマ・デルタ変調器及びデジタル・アナログ変換器回路３００は、信号をアナログ信号に変調且つ変換する。シグマ・デルタ変調器及びデジタル・アナログ変換器回路３００を出るときに、アナログ信号はローパスフィルタ３０２によってフィルタリングされる。フィルタリングされた信号はプログラマブルゲイン増幅器３０４によってスケーリングされ、それから、合計回路３１２に供給される前に変調減衰回路３０６によって減衰される。
プログラマブルゲイン増幅器３０４は、図４に関してより詳細に議論される。合計回路３１２は、任意の一般的な合計回路であり得る。
図３は、フェーズロックループをさらに描いている。このフェーズロックループは、位相周波数検出器及びチャージポンプ回路３３４、位相及び周波数検出器３３０、並びにチャージポンプ３３２を含む。位相及び周波数検出器３３０は、周波数源３２６と整数Ｎ除算器３１８からの信号との間の位相差に比例した出力を生成する。位相及び周波数検出器３３０からの出力に基づいて、チャージポンプ３３２は、所定の電流をループフィルタ３１０に出力するように制御される。好適な実施形態では、チャージポンプ３３２は５つのレベルのうちの一つにプログラム可能である。
ループフィルタ３１０からの信号は、合計回路３１２及び変調ゲイン校正回路３０８に供給される。変調ゲイン校正回路３０８は、図5に関してより詳細に議論される。合計回路３１２からの合計された信号は電圧制御発振器３１４に供給され、これは取得した電圧に基づいて出力周波数を生成する。
出力周波数は、プリスケーラ３１６を通るフェーズロックループを通ってフィードバックされる。スケーリングされた信号は、整数Ｎ除算器３１８に供給される。整数Ｎ除算器３１８の除算設定は、シグマ・デルタ変調回路３２０からの信号によって制御される。シグマ・デルタ変調回路は合計器回路３２２に接続され、これはチャンネル信号を変調スケーリング回路３２４からの信号と合計する。変調スケーリング回路３２４は、ガウシアン周波数シフトされたキー信号をスケーリングして、所望の変調周波数オフセットを生成する。
動作にあたって、図３の装置は、送信中に、電圧制御発振器３１４は、適当な信号を電圧制御発振器３１４の制御電圧入力及びシグマ・デルタ変調器入力に合計することによって、ガウシアン周波数シフトされたキーデータによって変調される。フェーズロックループは、フェーズロックループの帯域幅内での変調に応答し、変調をキャンセルしようと試みる。図３に描かれた２点変調を使用することが、この効果を低減する。
変調は、シグマ・デルタ変調器／デジタル・アナログ変換器（３００）、ローパスフィルタ（３０２）、プログラマブルゲイン増幅器（３０４）、変調減衰ネットワーク（３０６）、及び合計器（３１２）パスを使用して、電圧制御発振器３１４に印加される。上述のように、シグマ・デルタ変調器／デジタル・アナログ変換器３００の出力は、ローパスフィルタリングされ、電圧制御発振器における変化Kvを補償するようにスケーリングされ、減衰され、それから電圧制御発振器３１４に印加される。入力デジタル信号はまた、変調スケーリング回路３２４、合計器回路３２２、及びシグマ・デルタ変調回路３２０を備えるパスを通る適切なスケーリングの後に、フェーズロックループシグマ・デルタ変調器に合計される。
図８は、フェーズロックループフィルタの実施形態を描く。図８に描かれているように、フェーズロックループフィルタ３１００は、チャージポンプ３３２から導かれる二重パスを有する。第1のパスは、積分器パス３１０５及びリードラグパス３１１０である。積分器パス３１０５は、抵抗器ｒ３及びｒ４とキャパシタｃ１、ｃ３及びｃ４とを有するＲＣ回路を含む。リードラグパス３１１０は、抵抗器ｒｐ２、ｒｐ３及びｒｐ４とキャパシタｃｐ１、ｃｐ３及びｃｐ４とを有するＲＣ回路を含む。ループフィルタ積分器をループフィルタリードラグネットワークから分離することによって、図８のループフィルタは小さな値を有するキャパシタ及び抵抗器の使用を可能にし、これによって付加的な位相ノイズを低減する。
図４は、プログラマブルゲイン増幅器３０４の実施形態を描く。プログラマブルゲイン増幅器３０４は増幅器３４０を含み、これは、ローパスフィルタ３０２とリファレンス校正信号との間でスイッチングするスイッチと、一つの入力に接続されたプログラマブルフィードバック抵抗器バンク３４２と、他方の入力に接続されたリファレンス信号とを有する。増幅器３４０の出力は他のスイッチに接続されており、これは、増幅器３４０の出力又は変調減衰回路３０６に印加されているリファレンス信号とプログラマブルフィードバック抵抗器バンク３４２との間でスイッチングする。
増幅器３４０の出力はまた比較器３４４にも接続されており、これは、増幅器３４０の出力を変調ゲイン校正回路３０８からの信号と比較する。比較器３４４からの比較の結果は、カウンタ３４６のアップ／ダウン制御入力に供給される。カウンタ３４６は、それに応じてカウント値を生成し、このカウント値は、プログラマブルフィードバック抵抗器バンク３４２を制御するために使用される。校正のために、プログラマブルゲイン増幅器３０４の入力は0.5Ｖbgにスイッチされ、Ｖbgはバンドギャップ電圧に等しく、結果としてプログラマブルゲイン増幅器３０４の出力電圧をＶbg＋0.5Ｖbg＊ＧＰＧＡに等しくする。ＧＰＧＡは、プログラマブルゲイン増幅器３０４のゲインである。出力電圧は、Ｖbgにプログラマブルゲイン増幅器３０４の出力で必要とされる電圧を加えたものと比較され、電圧制御発振器で周波数シフトを実現する。比較器３４４の出力は、アップ／ダウンカウンタ３４６に接続している。プログラマブルゲイン増幅器３０４のゲインは、プログラマブルゲイン増幅器３０４へのフルスケール入力が、電圧制御発振器変調ネットワークを通して電圧制御発振器の周波数変動を引き起こすように調節される。
図６は、本発明の概念にしたがって高周波信号を合成する電圧制御発振器を有するフェーズロックループ周波数シンセサイザの実施形態を描いている。
図６に示されているように、フェーズロックループは位相周波数検出器３３０とチャージポンプ回路３３２とを含む。位相及び周波数検出器３３０は、周波数源３２６と整数Ｎ除算器３１８からの信号との間の位相差に比例した出力を生成する。位相及び周波数検出器３３０からの出力とKvコントローラ回路４６０から取得された制御データとに基づいて、チャージポンプ３３２はループフィルタ３１０に所定の電流レベルを出力するように制御される。
ループフィルタ３１０からの信号は電圧制御発振器３１４に供給され、電圧制御発振器３１４は取得された電圧に基づいて出力周波数を生成する。この出力周波数は、バッファ３１６を通るフェーズロックループを通してフィードバックされる。スケーリングされた信号は、整数Ｎ除算器３１８に供給される。
図６にさらに描かれているように、帯域幅校正パスが含まれる。帯域幅校正パスはループフィルタ３１０の出力に接続されたKv測定回路３０４を含み、これは校正電圧を測定するために使用される。Kv測定回路３０４は、図５に関して以下でさらに詳細に説明される。Kv測定回路３０４の出力はアナログ・デジタル変換器４５０に供給され、これはＶbgをそのリファレンス電圧として使用して、測定されたKvに対応するデジタル値を生成する。アナログ・デジタル変換器４５０からのデジタル値はKvコントローラ４６０に供給され、これは、取得されたデジタル値と取得されたＮ値とに応答して、フェーズロックループフィルタ３１０に供給されている信号のレベルを制御するためにプログラマブルチャージポンプ３３２によって使用される制御データを生成する。これらの構成要素および全体的なパスの詳細な動作は、以下により詳細に議論される。
Kvコントローラ４６０があらかじめ記憶された制御データを有するルックアップテーブルであってもよく、このデータは、取得されたデジタル値とプログラムされたＮ値とに基づいてプログラマブルチャージポンプ３３２に供給されることに留意されたい。Kvコントローラ４６０はまた、測定されたデジタル値とプログラムされたＮ値とに基づいて制御データをリアルタイムで生成するハードワイヤ回路又はファームウエアであってもよいことに留意されたい。
さらに、図６に描かれているように、フェーズロックループはＲＣ校正回路４３０を含む。ＲＣ校正回路４３０は、フェーズロックループフィルタ３１０の内部で極及び零点周波数を校正し、外部周波数リファレンスに基づいて、且つその周波数がＲ＊Ｃ積によって決定される発振器と周波数差検出器と以下により詳細に議論される電圧制御発振器中心周波数校正に類似した連続近似レジスタアルゴリズムとを使用して、極及び零点周波数を正確に設定する。
本発明の好適な実施形態では、フェーズロックループに対するＲＣ校正プロセスは、受信機ローパスフィルタにおける時定数の校正プロセスを従属させる。受信機ローパスフィルタは、フェーズロックループフィルタと同様のＲ及びＣを使用してＲ＊Ｃ積を形成するので、本発明の好適な実施形態は、その校正プロセスを使用してフェーズロックループ時定数を校正する。この校正プロセスを使用すると、フェーズロックループ帯域幅におけるＲ及びＣの変動がキャパシタのミスマッチのためにドロップアウトし、抵抗器の値がプログラマブルチャージポンプ３３２の抵抗器によって引き続いてキャンセルされる。
この校正プロセスは、図９に関して以下により詳細に議論される。図５は、本発明の好適な実施形態において、発振器のゲイン又は校正電圧Kvを測定するために使用される回路を描いている。図５に描かれるように、バッファ増幅器３５０はフェーズロックループフィルタ３１０から出力を取得する。したがって、複数の一体化（ganged）スイッチ（Ｐ１、Ｐ２及びＰ３）とキャパシタ（２１Ｃ、１１Ｃ、Ｃ及びＣ０）とが、校正電圧を獲得するために使用される。他のバッファ増幅器３５２が合計器３５４と共に使用されて、図６のアナログ・デジタル変換器４５０に供給される出力信号を生成する。
好適な校正動作では、図５の回路は、最初にフェーズロックループを所定の周波数オフセットに設定し、フェーズロックループを定在させる。電圧制御発振器の電圧は、一体化スイッチＰ１を閉じることによってキャパシタ２１Ｃ上で測定される。フェーズロックループは、それからチャンネル中央に再プログラミングされて、再び定在される。電圧制御発振器の電圧は、一体化スイッチＰ２を閉じることによってキャパシタ１１Ｃにてサンプリングされる。２つの電圧はそれから減算されて、ＰＣＳ／ＤＣＳ帯域に対しては２２だけ、又はＧＳＭ／ＧＳＭ８５０帯域に対しては４４だけ、スケールアップされる。
図７は本発明の実施形態を描いており、変調器とともに図６のフェーズロックループ周波数シンセサイザを含み、本発明の概念にしたがって高周波信号を合成する。図７に示されるように、フェーズロックループは、位相周波数検出器３３０とポンプチャージ回路３３２とを含んでいる。位相及び周波数検出器３３０は、周波数源３２６と整数Ｎ減算器３１８からの信号との間の位相差に比例した出力を生成する。位相及び周波数検出器３３０からの出力とKvコントローラ回路４６０から取得された制御データとに基づいて、チャージポンプ３３２はループフィルタ３１０に所定の電流を出力するように制御される。
ループフィルタ３１０からの信号は電圧制御発振器３１４に供給され、これは取得された電圧に基づいて出力周波数を生成する。
この出力周波数は、プリスケーラ３１６を通るフェーズロックループを通してフィードバックされる。スケーリングされた信号は、整数Ｎ除算器３１８に供給される。整数Ｎ除算器３１８は、ＶＣＯ出力周波数をシグマ・デルタ変調回路３２０によって設定された値で除算する。シグマ・デルタ変調回路はプリエンファシス回路４００に接続され、これはガウシアン周波数シフトされたキー変調器４１０からの信号をコンディショニングする。
図７にさらに描かれているように、帯域幅校正パスが含まれる。帯域幅校正パスはループフィルタ３１０の出力に接続されたKv測定回路３０４を含み、これは校正電圧を測定するために使用される。
Kv測定回路３０４の出力はアナログ・デジタル変換器４５０に供給され、これはＶbgをそのリファレンス電圧として使用して、測定されたKvに対応するデジタル値を生成する。アナログ・デジタル変換器４５０からのデジタル値はKvコントローラ４６０に供給され、これは、取得されたデジタル値と取得されたN値とに応答して、ループフィルタ３１０に供給されている信号を制御するためにプログラマブルチャージポンプ３３２によって使用される制御データを生成する。さらに、図７に描かれているように、フェーズロックループはＲＣ校正回路４３０を含む。
Kvコントローラ４６０があらかじめ記憶された制御データを有するルックアップテーブルであってもよく、このデータは、取得されたデジタル値と整数Ｎ除算器３１８からの取得されたＮ値とに基づいてプログラマブルチャージポンプ３３２に供給されることに留意されたい。Kvコントローラ４６０はまた、取得されたデジタル値と取得されたＮ値とに基づいて制御データをリアルタイムで生成するハードワイヤ回路又はファームウエアであってもよいことにも留意されたい。
図９は、本発明の概念に従って同じＲＣ校正回路を利用する受信機に関して使用されるフェーズロックループのブロック図の例である。到来信号はアンテナによって受信され、受信機ユニット１５００によってフィルタリングされ且つ増幅される。この到来信号は、典型的には無線周波数信号、例えば９００ＭＨｚ又は１８００ＭＨｚの信号である。
この無線周波数信号は、通常は、ミキサ１２２及び１２４によってベースバンドにミックスダウンされる前に、受信機ユニット１５００によって所望の中間周波数にミックスダウンされる。モバイル電話における信号処理は、典型的には同相（Ｉ）及び直交（Ｑ）信号を使用してベースバンドで実行される。Ｑ信号は、Ｉ信号から９０度の位相シフトだけオフセットされている。これらの２つの信号を提供するために、二重１／２及び直交シフトブロック１２０が利用され得る。周波数シンセサイザは、フェーズロックループによって表されるように、信号を例えば約５００ＭＨｚで生成し、これがブロック１２０において２で除算されて位相シフトされ、ミキサ１２２及び１２４に対する混合信号を提供する。
フェーズロックループは、位相周波数検出器３３０とポンプチャージ回路３３２とを含む。位相及び周波数検出器３３０は、周波数源３２６と整数Ｎ除算器３１８からの信号との間の位相差に比例した出力を生成する。位相及び周波数検出器３３０からの出力とKvコントローラ回路４６０から取得された制御データとに基づいて、チャージポンプ３３２はループフィルタ３１０に所定の電流レベルを出力するように制御される。
ループフィルタ３１０からの信号は電圧制御発振器３１４に供給され、これは取得された電圧に基づいて出力周波数を生成する。この出力周波数は、プリスケーラ３１６を通るフェーズロックループを通してフィードバックされる。スケーリングされた信号は、整数Ｎ除算器３１８に供給される。
このフェーズロックループの好適な実施形態は、図６に描かれているように、帯域幅校正パスを含む。帯域幅校正パスは、ループフィルタ３１０の出力に接続されたKv測定回路を含み、これは校正電圧を測定するために使用される。
Kv測定回路の出力はアナログ・デジタル変換器に供給され、これはＶbgをそのリファレンス電圧として使用して、測定されたKvに対応するデジタル値を生成する。アナログ・デジタル変換器からのデジタル値はKvコントローラに供給され、これは、取得されたデジタル値と取得されたＮ値とに応答して、フェーズロックループフィルタ３１０に供給されている信号のレベルを制御するためにプログラマブルチャージポンプ３３２によって使用される制御データを生成する。さらに、図９に描かれているように、ＲＣ校正回路４３０が含まれる。
上述のように、ＲＣ校正回路４３０は、フェーズロックループフィルタ３１０の内部で極及び零点周波数を校正し、外部周波数リファレンスに基づいて、且つその周波数がＲ＊Ｃ積によって決定される発振器と周波数差検出器と以下により詳細に議論される電圧制御発振器中心周波数校正に類似した連続近似レジスタアルゴリズムとを使用して、極及び零点周波数を正確に設定する。
本発明の好適な実施形態では、フェーズロックループに対するＲＣ校正プロセスは、受信機ローパスフィルタにおける時定数の校正プロセスを従属させる。受信機ローパスフィルタは、フェーズロックループフィルタと同様のＲ及びＣを使用してＲ＊Ｃ積を形成するので、本発明の好適な実施形態は、その校正プロセスを使用してフェーズロックループ時定数を校正する。この校正プロセスを使用すると、フェーズロックループ帯域幅におけるＲ及びＣの変動がキャパシタのミスマッチのためにドロップアウトし、抵抗器の値がプログラマブルチャージポンプ３３２における抵抗器によって引き続いてキャンセルされる。
ベースバンド周波数がＤＣに中心を有していると仮定すると、信号はローパスフィルタ１２６０及び１２８０を使用してフィルタリングされる。結果として得られるベースバンド信号はＩＯＵＴ及びＱＯＵＴである。これらの信号は、ベースバンドにてさらに処理され得て、モバイル電話回路の残り部分に提供され得る。
本発明の好適な実施形態の動作は、その概念のよりよい理解を提供するために、ここでより詳細に説明される。
上述のように、フェーズロックループ回路は多くのアプリケーションで、例えば周波数合成、データクロック再生、周波数トラッキング、クロックスキュー除去、及び多くのその他のもので使用される。これらのアプリケーションでは、フェーズロックループ帯域幅が回路性能の設定におけるキーパラメータである。無線アプリケーションでは、フェーズロックループは、典型的には局部発振器を生成するために使用される。フェーズロックループ帯域幅は、スプリアスレベル、残余ノイズ、及び定在時間性能のような性能評価基準を設定する。一般に、より低い帯域幅はノイズ及び突起を低減するために好適であり、一方、より広い帯域幅は定在時間を低減するために好適である。これより、高価なトリミング又は手作業の関与を必要とせずにフェーズロックループ帯域幅の正確且つ迅速な校正を提供することが望ましい。
この校正を提供するために、本発明はループ電圧における差を測定し、（ロックされている間に）フェーズロックループに周波数のステップを適用する。この電圧はそれから、オープンループゲインが比較的一定であるようにチャージポンプ電流を調節するために使用され、これより、結果として一定のフェーズロックループ帯域幅が得られる。電圧制御発振器のゲインは中心周波数とともに変動するので、この校正は、フェーズロックループが新しい周波数にプログラムされる毎に実行される。
加えて、ループフィルタ時定数（極及び零点位置）もまた校正される。発振器が代表的なＲ−Ｃ値を使用して構成され、発振周波数はＲＣ積によって設定される。発振周波数は外部リファレンスと比較され、キャパシタ値は密接なマッチングが見出されるまでデジタル的に調節される。このデジタル値はそれからレジスタに保持され、図９のローパスフィルタ１２６０及び１２８０における同様のキャパシタを調節するために使用される。ローパスフィルタの極／零点位置も適切にスケーリングされたＲ−Ｃによって決定されるので、ローパスフィルタの極／零点位置が校正される。ひとたび図９のローパスフィルタ１２６０及び１２８０の極／零点が校正されると、フェーズロックループフィルタの極／零点はこの校正から隷属されて、適切に設定されることができる。
フェーズロックループ帯域幅の校正は、好適な実施形態では、４フェーズ校正技法を使用する。第１のフェーズでは、ＲＣ時定数は上述のように測定され且つ設定される。このステップが必ずしも必要ではないことに留意されたい。第２に、フェーズロックループチューニング電圧は、フェーズロックループ中心周波数が固定の既知量だけオフセットされるときに測定される。
次に、フェーズロックループ周波数は正しいチャンネルにプログラムされ、ループフィルタ電圧が再び測定される。この電圧はそれから、以前に測定された電圧から減算され、増幅され、アナログ・デジタル変換器を使用してデジタル値に変換される。最後に、フェーズロックループ帯域幅は、ルックアップテーブルに記憶された値を使用して、アナログ・デジタル変換器の出力に基づいてチャージポンプ電流を改変することによって調節される。
完全に一体化されたＧＳＭ無線ソルーションにおいて本発明の好適な実施形態を利用することによって、本発明は、ＧＳＭ−5.05における２００μｓという定在時間の要件を満たすことができる。本アプリケーションでは、ループフィルタ時定数はパワーアップ後に測定されて、無線がパワーオフされるまで保持される。ループフィルタ電圧測定（Kv）及び関連するデジタル化は、９６μｓで行われる。割り当てられた２００μｓ以内に、全手順が達成され且つフェーズロックループが定在されることができる。これは、電圧制御発振器中心周波数を校正するために必要とされる３２μｓを含む。
フェーズロックループ帯域幅を校正する必要性のよりよい理解を提供するために、数学の簡潔な議論が以下に提示される。
ＧＯＬ（ｓ）というフェーズロックループ開ループゲインが与えられると、フェーズロックループ閉ループ帯域幅はＧＯＬ（ｓ）＝１となる周波数にほぼ等しくなる。それは、正確な閉ループ応答には無関係にＧＯＬ（ｓ）によって完全に決定される。したがって、ＧＯＬ（ｓ）の制御はフェーズロックループ閉ループ応答を制御する。
ループ構成要素の関数としてのフェーズロックループ開ループゲインは、
である。パラメータKvco、Ｋφ、Ｚ(s)、及びNは、それぞれ電圧制御発振器ゲイン、位相周波数検出器ゲイン、ループフィルタ入力インピーダンス、及びフェーズロックループ除算器の値である。
標準的な２次のフェーズロックループに対して、Ｚ(s)は、
によって与えられる。ここで、T1＝R2＊C1＊C2／(C1＋C2)及びT2＝R2＊C2である。
フェーズロックループ閉ループ応答は、ＧＯＬ（ｓ）＝１となる点の近傍での開ループ応答によって支配される。良好に設計されたフェーズロックループは良好な位相マージンを示して、ノイズピークを最小化し且つ安定性を最大化する。これらの条件下で、Ｔ２は一般的にフェーズロックループ帯域幅よりもはるかに小さく、Ｔ１は一般にはるかに大きい（両方の場合において係数は３又はそれ以上）。この推定により、交差点（ゲインが１より大きい領域から１より小さい領域に下がるところ）の近傍における開ループゲインは、
によって与えられる。ここで、kc＝C2／(C1＋C2)である。したがって、上記で与えられたフェーズロックループＧＯＬは、キャパシタ比kcとR2の値との関数である。チャージポンプゲイン定数は、一般に電圧リファレンス及び抵抗器を使用して設定される。
上記の式で、niはプログラム可能な（バイナリ）値であり、RsetはR2と同様になれることができる。比R2／Rset＝krであると、Golは、
まで減少する。上記の式は、フェーズロックループ帯域幅の極端に重要な局面を明らかにしている。適切に設計されたフェーズロックループでは、帯域幅はループフィルタのＲ及びＣの値からは独立しており、電圧制御発振器のゲインKvco、電圧リファレンスＶref、及びよく制御された又は決定的なパラメータni、kr、及びkcのみに依存する。
上記に加えて、本発明の校正プロセスを通じて、フェーズロックループ帯域幅がＶref及びKvcoからも独立されることができることを以下に示す。
フェーズロックループ開ループゲインが以下の構成要素の変動を有することに留意されたい。
１：Kvcoにおける変動。これは、＋／−５０％で最大の誤差源であると期待される。しかし、この誤差源は校正され、測定誤差及び補償回路のみが重要である。
２：極及び零点位置；すなわちＲＣ時定数における変動。これは、閉ループ応答におけるマイナー極のみを振舞うことが期待される。なぜなら、Ｒにおけるあらゆる変化がチャージポンプでトラックアウトされ、ＲＣ時定数は校正回路を使用して校正されるからである。加えて、フェーズロックループ帯域幅は、極及び零点位置には特に敏感ではない。
３：以下に分解できるチャージポンプ変動：
ｉ：バンドギャップリファレンス電圧変動（Ｖref）
ｉｉ：チャージポンプとフェーズロックループフィルタとの間の抵抗器のミスマッチ
ｉｉｉ：電流源のミスマッチ及びチャージポンプミスマッチ。
本発明の好適な実施形態では、バンドギャップ電圧誤差は、Kv測定の間に使用されるアナログ・デジタル変換器に対するリファレンスとしてバンドギャップ電圧を使用することによってキャンセルされることも、さらに留意されたい。残余誤差は、＋／−１％に校正されることが期待される。抵抗器のミスマッチもまた〜＋／−0.5％であることが期待され、チャージポンプ電流源コンプライアンスは〜＋／−1.5％である。以下の表は、Ｇolに対する校正後誤差バジェットを要約する。
本発明の好適な実施形態の校正プロセスに戻ると、この校正プロセスは、最初にKv又はKvcoを測定し、それからチャージポンプ電流を調整して一定のKvco＊Ｋφ／Ｎavg積を生成する。
校正電圧は、図５に示される回路を使用して測定される。最初に、フェーズロックループは１３ＭＨz／９６＝135.416ｋＨｚの局部発振器オフセットに設定され、定在される。電圧制御発振器電圧が測定される。フェーズロックループは、それからチャンネル中心に再プログラムされ、再び定在される。電圧制御発振器電圧は、再びサンプリングされる。２つの電圧はそれから減算され、高帯域対低帯域ゲインの効果を補償するために２２又は４４だけスケールアップされる。帯域及びKvの関数としてのKv又はKvco測定回路出力電圧は、そのときには、
である。
アナログ・デジタル変換器は、□Ｖoutをデジタル化して、□Ｖout＝149ｍｖに対する全ての零点及び□Ｖout＝596ｍｖに対する全ての零点を生成する。
数学的には、Kvの関数としてのKv測定回路出力電圧は、
である。
ＡＤＣ出力コードは、
ここで、ｋref＝Vref／Vref_nomである。
ＬＵＴ出力は、
である。
チャージポンプ電流は、そのときには、
である。
上記を先に導出したＧolの式に代入すると、フェーズロックループ帯域幅は、
となる。
上記の式は、この手順がフェーズロックループにおけるKv、Vref、及びＮの変動を完全に補償し、結果として、これらのパラメータにおける変動から独立した一定の帯域幅をもたらすことを示している。抵抗器比kr及びキャパシタ比kcは、集積化された抵抗器及びキャパシタからの固有のマッチングのために、よく制御されたオンチップであることができる。
ループフィルタ時定数は、上記の手順が作用するためには絶対的に校正される必要はないことにも留意されたい。零点が帯域幅よりもはるかに低く且つ極がはるかに高い限りは、本発明は依然として作用する。ループフィルタ校正の主要な恩恵は、これが大きな影響無しに零点及び極がフェーズロックループ帯域幅に近付くことを可能にする点である。
本発明の概念にしたがって、帯域幅校正回路及び技法が、変調がフェーズロックループを通して誘導されない（局部発振器のための）送信機及び受信機にて使用されることができることに留意されたい。言い換えると、本発明の概念は、フェーズロックループを変調器として使用するシステムだけではなく、フェーズロックループを有する全てのタイプのシステムで使用されることができる。
要約すると、本発明は、外部周波数リファレンスのみを使用してフェーズロックループ帯域幅を迅速に設定する手段を提供する。この技法は、十分に正確な外部周波数リファレンスが利用できる任意のアプリケーションにて、広く適用されることができる。フェーズロックループ帯域幅におけるマージンを有する必要を除去することによって、よりよい回路性能を許容する。本発明は、ＧＳＭ無線、フェーズロックループシンセサイザ、及びワイヤレスインフラストラクチャー製品、並びにＷＬＡＮアプリケーションにおいて使用されることができる。
本発明の概念を使用するにあたって、典型的には＋／−８０％だけ変動するフェーズロックループ帯域幅が＋／−３％の変動まで低減されることができる。変動における低減は、フェーズロックループ定在時間のよりよい制御と同相ロックループノイズとをもたらす。
本発明の様々な例及び実施形態が示され且つ記述されてきたが、本発明の精神及び範囲がここの特定の記述及び図面に限定されず、以下の請求項に示される全ての様々な改変及び変化に発展することが、当業者によって認識されるであろう。
ワイヤレス通信装置のための従来技術の受信パスを描く図である。 周波数シンセサイザによって要求される周波数の一つを合成するための従来技術のフェーズロックループを描く図である。 変調器の一つの実施形態のブロック図である。 変調器のプログラマブルゲイン増幅器の実施形態を描く図である。 本発明の概念に従った変調ゲイン校正測定回路の実施形態を描く図である。 本発明の概念に従ったフェーズロックループ帯域幅校正回路の実施形態を描く図である。 本発明の概念に従ったフェーズロックループ帯域幅校正回路を有する変調器の実施形態を描く図である。 本発明の概念に従った二重パスループフィルタの実施形態を描く図である。 本発明の概念に従った同じＲＣ校正回路を利用した受信機に関して使用されるフェーズロックループを描く図である。

Claims (39)

  1. プログラマブルチャージポンプと、
    前記プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、
    前記フェーズロックループフィルタに動作的に接続されて、前記フェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、
    前記フェーズロックループフィルタ及び前記プログラマブルチャージポンプに動作的に接続された制御ループと、
    を備え、
    前記制御ループは、前記プログラマブルチャージポンプを制御して、前記発振器の測定されたゲインに基づいてその出力電流レベルを調節する、フェーズロックループ帯域幅校正回路。
  2. 前記制御ループが、
    前記フェーズロックループフィルタに動作的に接続されて前記フェーズロックループフィルタから出力された電圧を測定する電圧測定回路と、
    前記電圧測定回路に動作的に接続されて、前記測定された電圧をデジタル信号に変換するアナログ・デジタル変換器と、
    前記プログラマブルチャージポンプに、前記アナログ・デジタル変換器から取得されたデジタル信号に基づいてその出力電流レベルを調節させるコントローラと、
    を含む、請求項１に記載のフェーズロックループ帯域幅校正回路。
  3. 前記制御ループが、前記プログラマブルチャージポンプを制御して、その出力電流レベルを、前記測定されたゲインとチャージポンプ電流レベルとの積が一定に保たれるように調節する、請求項１に記載のフェーズロックループ帯域幅校正回路。
  4. 前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに動作可能に接続されて、バンドギャップ電圧における変化に基づいて、前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに同じリファレンス電圧を生成して且つ印加する電圧リファレンス回路をさらに備える、請求項２に記載のフェーズロックループ帯域幅校正回路。
  5. 前記発振器の出力に動作的に接続された整数Ｎ除算器と、
    前記整数Ｎ除算器と前記プログラマブルチャージポンプとの間に動作的に接続された位相及び周波数検出器と、
    をさらに備える、請求項１に記載のフェーズロックループ帯域幅校正回路。
  6. 前記制御ループが前記プログラマブルチャージ回路を制御して、その出力電流レベルを、前記測定されたゲインと平均Ｎ値によって除算されたチャージポンプ電流レベルとの積が一定に保たれるように調節し、前記Ｎ値が前記整数Ｎ除算器によって提供される、請求項５に記載のフェーズロックループ帯域幅校正回路。
  7. 前記発振器の出力に動作的に接続された整数Ｎ除算器と、
    前記整数Ｎ除算器に動作的に接続されたシグマ・デルタ変調器と、
    前記整数Ｎ除算器と前記プログラマブルチャージポンプとの間に動作的に接続された位相及び周波数検出器と、
    をさらに備える、請求項１に記載のフェーズロックループ帯域幅校正回路。
  8. 前記制御ループが前記プログラマブルチャージポンプを制御して、その出力電流を、前記測定されたゲインと平均Ｎ値によって除算されたチャージポンプ電流レベルとの積が一定に保たれるように調節し、前記Ｎ値が前記整数Ｎ除算器によって提供される、請求項７に記載のフェーズロックループ帯域幅校正回路。
  9. 校正信号から信号を取得するプログラマブルゲイン増幅器と、
    前記プログラマブルゲイン増幅器からの出力の電圧を、前記発振器における所定の周波数シフトを生成するために必要とされる電圧と比較して、ゲイン信号を生成する比較器と、
    前記比較器によって生成された前記ゲイン信号に応答して、前記プログラマブルゲイン増幅器のゲインを制御するゲインコントローラと、
    をさらに備える、請求項１に記載のフェーズロックループ帯域幅校正回路。
  10. 前記ゲインコントローラがカウンタと複数の抵抗器とを含み、前記複数の抵抗器が、前記プログラマブルゲイン増幅器の出力と前記プログラマブルゲイン増幅器の入力との間に接続された回路内に又は回路外にスイッチ可能である、請求項９に記載のフェーズロックループ帯域幅校正回路。
  11. 前記ゲインコントローラが、前記プログラマブルゲイン増幅器のゲインを、前記プログラマブルゲイン増幅器へのフルスケール入力が前記発振器における前記所定の周波数シフトを生成するように制御する、請求項９に記載のフェーズロックループ帯域幅校正回路。
  12. 前記フェーズロックループフィルタが、キャパシタと、前記キャパシタを前記フェーズロックループフィルタの電圧までプリチャージする充電回路と、前記キャパシタを前記フェーズロックループフィルタ回路内にスイッチしてフェーズロックループ帯域幅を有効にするスイッチと、を含む、請求項１に記載のフェーズロックループ帯域幅校正回路。
  13. 前記フェーズロックループフィルタが積分器パスとリードラグパスとを有する二重パスを含む、請求項１に記載のフェーズロックループ帯域幅校正回路。
  14. 前記プログラマブルチャージポンプが、前記積分器パスに第１の電流出力レベルを且つ前記リードラグパスに第２の電流出力レベルを提供する、請求項１３に記載のフェーズロックループ帯域幅校正回路。
  15. プログラマブルチャージポンプと、
    前記プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、
    前記フェーズロックループフィルタに動作的に接続されて、前記フェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、
    を備えており、
    前記プログラマブルチャージポンプは抵抗値を有し、
    前記フェーズロックループフィルタは抵抗値を有し、
    前記プログラマブルチャージポンプの前記抵抗値は前記フェーズロックループフィルタの前記抵抗値に合致されている、フェーズロックループ回路。
  16. 前記フェーズロックループフィルタ及び前記プログラマブルチャージポンプに動作的に接続された制御ループをさらに備え、
    前記制御ループは、前記プログラマブルチャージポンプを制御して、前記発振器の測定されたゲインに基づいてその出力電流レベルを調節する、請求項１５に記載のフェーズロックループ回路。
  17. 前記制御ループが、
    前記フェーズロックループフィルタに動作的に接続されて前記フェーズロックループフィルタから出力された電圧を測定する電圧測定回路と、
    前記電圧測定回路に動作的に接続されて、前記測定された電圧をデジタル信号に変換するアナログ・デジタル変換器と、
    前記プログラマブルチャージポンプに、前記アナログ・デジタル変換器から取得されたデジタル信号に基づいてその出力電流レベルを調節させるコントローラと、
    を含む、請求項１６に記載のフェーズロックループ回路。
  18. 前記制御ループが、前記プログラマブルチャージポンプを制御して、その出力電流レベルを、前記測定されたゲインとチャージポンプ電流レベルとの積が一定に保たれるように調節する、請求項１６に記載のフェーズロックループ回路。
  19. 前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに動作可能に接続されて、バンドギャップ電圧における変化に基づいて、前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに同じリファレンス電圧を生成して且つ印加する電圧リファレンス回路をさらに備える、請求項１７に記載のフェーズロックループ回路。
  20. 前記発振器の出力に動作的に接続された整数Ｎ除算器と、
    前記整数Ｎ除算器と前記プログラマブルチャージポンプとの間に動作的に接続された位相及び周波数検出器と、
    をさらに備える、請求項１６に記載のフェーズロックループ回路。
  21. 前記制御ループが前記プログラマブルチャージ回路を制御して、その出力電流レベルを、測定されたゲインと平均Ｎ値によって除算されたチャージポンプ電流レベルとの積が一定に保たれるように調節し、前記Ｎ値が前記整数Ｎ除算器によって提供される、請求項２０に記載のフェーズロックループ回路。
  22. 校正信号から信号を取得するプログラマブルゲイン増幅器と、
    前記プログラマブルゲイン増幅器からの出力の電圧を、前記発振器における所定の周波数シフトを生成するために必要とされる電圧と比較して、ゲイン信号を生成する比較器と、
    前記比較器によって生成された前記ゲイン信号に応答して、前記プログラマブルゲイン増幅器のゲインを制御するゲインコントローラと、
    をさらに備える、請求項１６に記載のフェーズロックループ回路。
  23. 前記ゲインコントローラがカウンタと複数の抵抗器とを含み、前記複数の抵抗器が、前記プログラマブルゲイン増幅器の出力と前記プログラマブルゲイン増幅器の入力との間に接続された回路内に又は回路外にスイッチ可能である、請求項２２に記載のフェーズロックループ回路。
  24. 前記ゲインコントローラが、前記プログラマブルゲイン増幅器のゲインを、前記プログラマブルゲイン増幅器へのフルスケール入力が前記発振器における前記所定の周波数シフトを生成するように制御する、請求項２２に記載のフェーズロックループ回路。
  25. 前記フェーズロックループフィルタが、キャパシタと、前記キャパシタを前記フェーズロックループフィルタの電圧までプリチャージする充電回路と、前記キャパシタを前記フェーズロックループフィルタ回路内にスイッチしてフェーズロックループ帯域幅を有効にするスイッチと、を含む、請求項１６に記載のフェーズロックループ回路。
  26. 前記フェーズロックループフィルタが積分器パスとリードラグパスとを有する二重パスを含む、請求項１６に記載のフェーズロックループ回路。
  27. （ａ）フェーズロックループを局部発振器オフセットに設定するステップと、
    （ｂ）前記フェーズロックループを定在させるステップと、
    （ｃ）前記フェーズロックループに位置する電圧制御発振器の第１のゲインを測定するステップと、
    （ｄ）前記フェーズロックループをチャンネル中心周波数に設定するステップと、
    （ｅ）前記フェーズロックループを定在させるステップと、
    （ｆ）前記電圧制御発振器の第２のゲインを測定するステップと、
    （ｇ）前記第１及び第２のゲイン測定値の間の差を決定するステップと、
    （ｈ）前記フェーズロックループに位置するプログラマブルチャージ回路を制御し、前記決定されたゲイン差に基づいてその出力電流レベルを調節するステップと、
    を包含する、フェーズロックループ帯域幅を校正する方法。
  28. 前記プログラマブルチャージ回路が、その出力電流レベルを、測定されたゲインとチャージポンプ電流レベルとの積が一定に保たれるように調節する、請求項２７に記載の方法。
  29. 受信された無線周波数信号を処理するシステムであって、
    前記無線周波数信号を受信する受信機と、
    前記受信された無線周波数信号をベースバンドにミックスダウンする混合ユニットと、
    前記受信された無線周波数信号をベースバンドにミックスダウンする際に前記混合ユニットによって使用される信号を生成する周波数シンセサイザと、
    前記ベースバンド無線周波数信号をローパスフィルタリングするフィルタリングユニットと、
    前記フィルタリングユニットのＲ及びＣ値を決定して前記フィルタリングユニットの極及び零点周波数を校正するＲＣ校正ユニットと、
    を備え、
    前記周波数シンセサイザは、プログラマブルチャージポンプと、前記プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、前記フェーズロックループフィルタに動作的に接続されて前記フェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、を含むフェーズロックループ回路を含み、
    前記ＲＣ校正ユニットは、前記決定されたＲ及びＣ値を使用して前記フェーズロックループフィルタの極及び零点周波数を校正する、システム。
  30. 前記フェーズロックループフィルタ及び前記プログラマブルチャージポンプに動作的に接続された制御ループをさらに備え、前記制御ループは、前記プログラマブルチャージポンプを制御して、その出力電流レベルを前記発振器の測定されたゲインに基づいて調節する、請求項２９に記載のシステム。
  31. 前記制御ループが、
    前記フェーズロックループフィルタに動作的に接続されて前記フェーズロックループフィルタから出力された電圧を測定する電圧測定回路と、
    前記電圧測定回路に動作的に接続されて、前記測定された電圧をデジタル信号に変換するアナログ・デジタル変換器と、
    前記プログラマブルチャージポンプに、前記アナログ・デジタル変換器から取得されたデジタル信号に基づいてその出力電流レベルを調節させるコントローラと、
    を含む、請求項３０に記載のシステム。
  32. 前記制御ループが、前記プログラマブルチャージポンプを制御して、その出力電流レベルを、前記測定されたゲインとチャージポンプ電流レベルとの積が一定に保たれるように調節する、請求項３０に記載のシステム。
  33. 前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに動作可能に接続されて、バンドギャップ電圧における変化に基づいて、前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに同じリファレンス電圧を生成して且つ印加する電圧リファレンス回路をさらに備える、請求項３１に記載のシステム。
  34. 前記発振器の出力に動作的に接続された整数Ｎ除算器と、
    前記整数Ｎ除算器と前記プログラマブルチャージポンプとの間に動作的に接続された位相及び周波数検出器と、
    をさらに備える、請求項３０に記載のシステム。
  35. 校正信号から信号を取得するプログラマブルゲイン増幅器と、
    前記プログラマブルゲイン増幅器からの出力の電圧を、前記発振器における所定の周波数シフトを生成するために必要とされる電圧と比較して、ゲイン信号を生成する比較器と、
    前記比較器によって生成された前記ゲイン信号に応答して、前記プログラマブルゲイン増幅器のゲインを制御するゲインコントローラと、
    をさらに備える、請求項３０に記載のシステム。
  36. 前記フェーズロックループフィルタが、キャパシタと、前記キャパシタを前記フェーズロックループフィルタの電圧までプリチャージする充電回路と、前記キャパシタを前記フェーズロックループフィルタ回路内にスイッチしてフェーズロックループ帯域幅を有効にするスイッチと、を含む、請求項３０に記載のシステム。
  37. 前記フェーズロックループフィルタが積分器パスとリードラグパスとを有する二重パスを含む、請求項３０に記載のシステム。
  38. 前記プログラマブルチャージポンプは抵抗値を有し、前記フェーズロックループフィルタは抵抗値を有し、前記プログラマブルチャージポンプの前記抵抗値は前記フェーズロックループフィルタの前記抵抗値に合致されている、請求項２９に記載のシステム。
  39. 前記プログラマブルチャージポンプは抵抗値を有し、前記フェーズロックループフィルタは抵抗値を有し、前記プログラマブルチャージポンプの前記抵抗値は前記フェーズロックループフィルタの前記抵抗値に合致されている、請求項３０に記載のシステム。
JP2006534140A 2003-10-03 2004-10-01 フェーズロックループ帯域幅校正回路及びその方法 Active JP4691035B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/679,023 2003-10-03
US10/679,023 US7352249B2 (en) 2003-10-03 2003-10-03 Phase-locked loop bandwidth calibration circuit and method thereof
PCT/US2004/032350 WO2005034356A2 (en) 2003-10-03 2004-10-01 Phase-locked loop bandwidth calibration circuit and method thereof

Publications (2)

Publication Number Publication Date
JP2007507985A true JP2007507985A (ja) 2007-03-29
JP4691035B2 JP4691035B2 (ja) 2011-06-01

Family

ID=34394076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006534140A Active JP4691035B2 (ja) 2003-10-03 2004-10-01 フェーズロックループ帯域幅校正回路及びその方法

Country Status (5)

Country Link
US (1) US7352249B2 (ja)
EP (1) EP1671422B1 (ja)
JP (1) JP4691035B2 (ja)
CN (1) CN1879304B (ja)
WO (1) WO2005034356A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246605A (ja) * 2008-03-31 2009-10-22 Sony Corp Ｐｌｌ回路およびそのｉｃ
US7884676B1 (en) 2009-08-03 2011-02-08 Panasonic Corporation PLL/FLL circuit with gain control

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10393732B4 (de) * 2002-11-26 2011-02-24 Infineon Technologies Ag Phasenregelkreis mit Pulsgenerator und Verfahren zum Betrieb des Phasenregelkreises
US20050118980A1 (en) * 2003-12-01 2005-06-02 Hung-Chuan Pai Variable rate RC calibration circuit with filter cut-off frequency programmability
TWI226150B (en) * 2004-03-17 2005-01-01 Mediatek Inc Phase-locked loop with VCO tuning sensitivity compensation
EP1889368A1 (en) 2005-05-26 2008-02-20 Freescale Semiconductor Inc. Frequency generation in a wireless communication unit
US7580495B2 (en) * 2005-06-30 2009-08-25 Slt Logic Llc Mixer-based phase control
TWI307221B (en) * 2005-12-12 2009-03-01 Novatek Microelectronics Corp Apparatus and method for generating spread spectrum clock signal with constant spread ratio
KR100719693B1 (ko) * 2006-02-15 2007-05-17 주식회사 하이닉스반도체 Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법
US8090335B1 (en) * 2006-07-11 2012-01-03 Xilinx, Inc. Method and apparatus for an adaptive step frequency calibration
US7519750B2 (en) * 2006-07-18 2009-04-14 Cortina Systems, Inc. Linear burst mode synchronizer for passive optical networks
US7375595B2 (en) * 2006-09-29 2008-05-20 Broadcom Corporation Method and apparatus for calibrating a phase locked loop in open-loop
US7869541B2 (en) * 2006-11-17 2011-01-11 Broadcom Corporation Method and system for direct and polar modulation using a two input PLL
US8483985B2 (en) * 2007-01-05 2013-07-09 Qualcomm, Incorporated PLL loop bandwidth calibration
JP4593669B2 (ja) * 2007-01-09 2010-12-08 富士通株式会社 バラツキ補正方法、ｐｌｌ回路及び半導体集積回路
US7737739B1 (en) * 2007-12-12 2010-06-15 Integrated Device Technology, Inc. Phase step clock generator
US20090189699A1 (en) * 2008-01-29 2009-07-30 Broadcom Corporation Fixed bandwidth lo-gen
GB0804342D0 (en) * 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge transfer in a phase-locked loop
GB0804340D0 (en) * 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge pump for a phase-locked loop
JP2010035098A (ja) * 2008-07-31 2010-02-12 Sony Corp 位相同期回路並びに記録再生装置および電子機器
US8049540B2 (en) * 2008-09-19 2011-11-01 Analog Devices, Inc. Calibration system and method for phase-locked loops
EP2173029B1 (fr) * 2008-10-03 2010-12-22 The Swatch Group Research and Development Ltd. Procédé d'auto-calibrage d'un synthétiseur de fréquence à modulation FSK à deux points
KR101244802B1 (ko) * 2009-06-29 2013-03-19 후지쯔 가부시끼가이샤 발진 회로 및 전류 보정 방법
TWI419474B (zh) * 2009-10-30 2013-12-11 Mstar Semiconductor Inc 鎖相迴路與其相關方法
CN102055467B (zh) * 2009-11-05 2013-02-06 晨星软件研发(深圳)有限公司 锁相回路与其相关方法
US8503597B2 (en) * 2010-12-30 2013-08-06 Advanced Micro Devices, Inc. Method to decrease locktime in a phase locked loop
FR2978000B1 (fr) * 2011-07-13 2013-08-02 St Microelectronics Grenoble 2 Modulateur deux points a etalonnage de gain precis et rapide
US8536912B2 (en) * 2011-07-26 2013-09-17 Texas Instruments Incorporated Phase locked loop
CN102611495B (zh) * 2011-12-22 2014-11-05 中国航天科工集团第二研究院二〇三所 一种用于宽带通信信号分析仪光带宽校准装置
US8432204B1 (en) 2012-01-06 2013-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Current-controlled oscillator (CCO) based PLL
US9099960B2 (en) * 2012-02-21 2015-08-04 Hughes Network Systems, Llc Apparatus and method for phase locked loop bandwidth expansion
US8698567B2 (en) * 2012-04-02 2014-04-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Phase-locked loop calibration system and method
FR2992073B1 (fr) 2012-06-19 2014-07-11 Commissariat Energie Atomique Dispositif d'alimentation d'un circuit electronique
CN102751964B (zh) * 2012-07-30 2015-02-11 无锡中科微电子工业技术研究院有限责任公司 一种可变阶数全集成环路滤波器
US9083356B1 (en) 2013-03-14 2015-07-14 Gsi Technology, Inc. Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features
TWI533614B (zh) 2013-12-04 2016-05-11 瑞昱半導體股份有限公司 具有迴路頻寬校正功能的鎖相迴路裝置及其方法
FI125611B (en) * 2014-02-12 2015-12-15 Murata Manufacturing Co Drive circuit for starting a MEMS resonator
FI126019B (en) * 2014-02-12 2016-05-31 Murata Manufacturing Co Drive circuit for a MEMS resonator
US9784770B2 (en) 2014-05-27 2017-10-10 Intel Corporation Devices and methods of measuring gain of a voltage-controlled oscillator
CN104158541A (zh) * 2014-08-08 2014-11-19 上海凌阳科技有限公司 一种可调整环路带宽的数字锁相环及其调整方法
GB2533556A (en) * 2014-12-16 2016-06-29 Nordic Semiconductor Asa Oscillator calibration
US9356609B1 (en) 2014-12-19 2016-05-31 Telefonaktiebolaget L M Ericsson (Publ) Phase switching PLL and calibration method
CN104852776B (zh) * 2015-04-23 2017-09-22 中国电子科技集团公司第四十一研究所 一种基于虚拟通道的射频信号校准方法
CN105577180A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种锁相环快速锁定和带宽校准的系统和方法
US9991896B2 (en) * 2016-08-09 2018-06-05 Synopsys, Inc. Phase locked loop circuit with charge pump up-down current mismatch adjustment and static phase error reduction
CN106788404B (zh) * 2016-11-15 2020-04-28 中国电子科技集团公司第四十一研究所 一种锁相环路频率合成器自动校准电路及方法
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10249362B2 (en) 2016-12-06 2019-04-02 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10521229B2 (en) 2016-12-06 2019-12-31 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
CN107979369A (zh) * 2017-11-27 2018-05-01 深圳市芯华国创半导体股份有限公司 保持锁相环电路环路带宽的方法及锁相环电路调试方法
CN107846218B (zh) * 2017-12-08 2023-07-11 广东电网有限责任公司电力科学研究院 一种基于梳状滤波器的锁相环
US10833631B2 (en) * 2018-01-26 2020-11-10 Mediatek Inc. Amplifier bandwidth calibration of continuous time circuit
CN110190846B (zh) * 2019-04-15 2023-05-23 合肥酷芯微电子有限公司 锁相环防频率过冲电路
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
CN112448718A (zh) * 2019-08-27 2021-03-05 华东师范大学 一种基于芯片adf4110的通用锁相环调频电路及调频方法
CN110445491B (zh) * 2019-09-02 2020-12-08 北京理工大学 一种基于预设频率及动态环路带宽的锁相环
US11133920B2 (en) 2019-09-03 2021-09-28 Samsung Electronics Co., Ltd. Clock and data recovery circuit and a display apparatus having the same
CN111917422B (zh) * 2020-08-14 2022-04-12 浙江三维通信科技有限公司 射频压控振荡器的控制方法以及电路
US20230318607A1 (en) * 2020-10-09 2023-10-05 Telefonaktiebolaget Lm Ericsson (Publ) Digitally Augmented Analog Phase Locked Loop with Accurate Bandwidth
US11418204B2 (en) * 2020-12-22 2022-08-16 Stmicroelectronics International N.V. Phase lock loop (PLL) with operating parameter calibration circuit and method
CN112953515B (zh) * 2021-01-26 2024-05-10 北京金迈捷科技有限公司 一种分数锁相环

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4931822B1 (ja) * 1969-03-12 1974-08-24
JPH0236215U (ja) * 1988-09-02 1990-03-08
JPH03186910A (ja) * 1989-11-17 1991-08-14 Samsung Semiconductor Inc Ｃｍｏｓバンドギャップ電圧基準回路
JPH06315040A (ja) * 1993-04-28 1994-11-08 Toshiba Corp デジタル伝送受信装置
JPH10154934A (ja) * 1996-11-21 1998-06-09 Fujitsu Ltd 高安定化されたｐｌｌ周波数シンセサイザ回路
JPH11251902A (ja) * 1998-02-27 1999-09-17 Nec Yamagata Ltd Ｐｌｌ回路
JPH11308101A (ja) * 1998-04-23 1999-11-05 Sharp Corp チューナ装置
JP2001111418A (ja) * 1999-10-12 2001-04-20 Sony Corp Ｐｌｌ回路およびこれを用いた無線通信装置
JP2001160752A (ja) * 1999-12-01 2001-06-12 Nec Corp 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置
JP2001512912A (ja) * 1997-07-31 2001-08-28 エリクソン インコーポレイテッド 周波数変調無線送信機および偏移制御方法
JP2001517013A (ja) * 1997-09-16 2001-10-02 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 位相ロックループ変調器制御用のポストフィルタδς
JP2002152044A (ja) * 2000-11-16 2002-05-24 Matsushita Electric Ind Co Ltd デルタ・シグマ変調回路
JP2003092513A (ja) * 2001-09-19 2003-03-28 Oki Electric Ind Co Ltd 変調度偏移補正機能を有する変調装置
JP2003198365A (ja) * 2001-12-28 2003-07-11 Mitsumi Electric Co Ltd 発振回路、ｐｌｌ回路及びこれらを用いた受信機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986512A (en) * 1997-12-12 1999-11-16 Telefonaktiebolaget L M Ericsson (Publ) Σ-Δ modulator-controlled phase-locked-loop circuit
US6476681B1 (en) * 1998-08-11 2002-11-05 Denso International America, Inc. Adjustable bandwidth phase locked loop with fast settling time
US6163184A (en) 1998-12-09 2000-12-19 Lucent Technologies, Inc. Phase locked loop (PLL) circuit
GB2354649A (en) * 1999-09-22 2001-03-28 Cadence Design Systems Inc Method and apparatus for generating a modulated radio frequency output signal
US6680653B2 (en) 2000-09-29 2004-01-20 Skyworks Solutions, Inc. VCO tuning curve compensated charge pump current synthesizer
US6538519B2 (en) * 2000-10-12 2003-03-25 The Hong Kong University Of Science And Technology Phase-locked loop circuit
US6441660B1 (en) * 2001-02-02 2002-08-27 Broadcom Corporation High speed, wide bandwidth phase locked loop
DE10132799A1 (de) 2001-07-06 2002-10-02 Infineon Technologies Ag Phasenregelschleife
DE10242364A1 (de) 2002-09-12 2004-03-25 Infineon Technologies Ag Phasenregelkreis

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4931822B1 (ja) * 1969-03-12 1974-08-24
JPH0236215U (ja) * 1988-09-02 1990-03-08
JPH03186910A (ja) * 1989-11-17 1991-08-14 Samsung Semiconductor Inc Ｃｍｏｓバンドギャップ電圧基準回路
JPH06315040A (ja) * 1993-04-28 1994-11-08 Toshiba Corp デジタル伝送受信装置
JPH10154934A (ja) * 1996-11-21 1998-06-09 Fujitsu Ltd 高安定化されたｐｌｌ周波数シンセサイザ回路
JP2001512912A (ja) * 1997-07-31 2001-08-28 エリクソン インコーポレイテッド 周波数変調無線送信機および偏移制御方法
JP2001517013A (ja) * 1997-09-16 2001-10-02 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 位相ロックループ変調器制御用のポストフィルタδς
JPH11251902A (ja) * 1998-02-27 1999-09-17 Nec Yamagata Ltd Ｐｌｌ回路
JPH11308101A (ja) * 1998-04-23 1999-11-05 Sharp Corp チューナ装置
JP2001111418A (ja) * 1999-10-12 2001-04-20 Sony Corp Ｐｌｌ回路およびこれを用いた無線通信装置
JP2001160752A (ja) * 1999-12-01 2001-06-12 Nec Corp 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置
JP2002152044A (ja) * 2000-11-16 2002-05-24 Matsushita Electric Ind Co Ltd デルタ・シグマ変調回路
JP2003092513A (ja) * 2001-09-19 2003-03-28 Oki Electric Ind Co Ltd 変調度偏移補正機能を有する変調装置
JP2003198365A (ja) * 2001-12-28 2003-07-11 Mitsumi Electric Co Ltd 発振回路、ｐｌｌ回路及びこれらを用いた受信機

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246605A (ja) * 2008-03-31 2009-10-22 Sony Corp Ｐｌｌ回路およびそのｉｃ
JP4636106B2 (ja) * 2008-03-31 2011-02-23 ソニー株式会社 Ｐｌｌ回路およびそのｉｃ
US7965144B2 (en) 2008-03-31 2011-06-21 Sony Corporation Phase locked loop circuit and integrated circuit for the same
US7884676B1 (en) 2009-08-03 2011-02-08 Panasonic Corporation PLL/FLL circuit with gain control

Also Published As

Publication number Publication date
CN1879304B (zh) 2013-06-05
EP1671422B1 (en) 2017-04-12
EP1671422A2 (en) 2006-06-21
US7352249B2 (en) 2008-04-01
CN1879304A (zh) 2006-12-13
JP4691035B2 (ja) 2011-06-01
US20050073369A1 (en) 2005-04-07
WO2005034356A3 (en) 2005-06-02
WO2005034356A2 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
JP4691035B2 (ja) フェーズロックループ帯域幅校正回路及びその方法
EP2905902B1 (en) Arbitrary Phase Trajectory Frequency Synthesizer
US6670861B1 (en) Method of modulation gain calibration and system thereof
US6844763B1 (en) Wideband modulation summing network and method thereof
US6834183B2 (en) VCO gain tracking for modulation gain setting calibration
JP4808882B2 (ja) Ｐｌｌとデルタシグマ変調器とを有する無線送信器機構
US7538623B2 (en) Phase locked loop modulator calibration techniques
US7324789B2 (en) PLL frequency synthesizer architecture for low phase noise and reference spurs
US8674771B2 (en) Fixed bandwidth LO-GEN
US8836434B2 (en) Method and system for calibrating a frequency synthesizer
US7002417B2 (en) RC and SC filter compensation in a radio transceiver
US7375595B2 (en) Method and apparatus for calibrating a phase locked loop in open-loop
US7289782B2 (en) Linearized fractional-N synthesizer having a gated offset
US7313379B2 (en) Generation of a self-correcting local oscillation
US7171183B2 (en) Linearized fractional-N synthesizer having a current offset charge pump
US7095992B2 (en) Phase locked loop calibration
US20090189699A1 (en) Fixed bandwidth lo-gen

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090521

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100622

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100723

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100730

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110218

R150 Certificate of patent or registration of utility model

Ref document number: 4691035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250