JP2001111418A - Ｐｌｌ回路およびこれを用いた無線通信装置 - Google Patents

Abstract

(57)【要約】 【課題】 チャージポンプに単一の参照電流源から参照
電流を供給するようにした場合、同一の参照電流源で低
ノイズと安定した特性とを両立することは困難であり、
両者のトレードオフがＰＬＬ回路のノイズと特性を律則
する。 【解決手段】 周波数シンセサイザーＰＬＬ回路におい
て、チャージポンプ１３に対して参照電流を供給する参
照電流源として、安定化電流源と低ノイズ電流源の２つ
の参照電流源２１，２２を用意する一方、ＰＬＬが周波
数と位相の引き込み過程にあるか、引き込みが終了して
位相同期保持の状態にあるかを制御回路１８で判定し、
周波数位相引き込み過程では安定化参照電流源２１を、
位相同期保持の状態では低ノイズ参照電流源２２をそれ
ぞれ選択するようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＬＬ(phase loc
ked loop) 回路およびこれを用いた無線通信装置に関
し、特に周波数シンセサイザーＰＬＬ回路およびこれを
局部発振回路として用いた無線通信装置に関する。

【０００２】

【従来の技術】周波数シンセサイザーＰＬＬ回路の従来
例を図７に示す。同図において、周波数位相比較器１０
１は、参照信号を分周器１０２で１／Ｒに分周して得ら
れる信号と、ＶＣＯ（電圧制御発振器）１０５の出力信
号を分周器１０６で１／Ｎに分周して得られる信号とを
比較し、ＶＣＯ１０５の出力信号の位相を進めるべきか
遅らせるべきかに応じてＵＰ信号またはＤＯＷＮ信号と
して位相差パルスを出力する。

【０００３】チャージポンプ１０３は、周波数位相比較
器１０１から与えられるＵＰまたはＤＯＷＮの信号に応
じて電流の極性を切り替えて、ＵＰ／ＤＯＷＮパルスと
同じ幅の電流パルスをループフィルタ１０４へ出力す
る。ループフィルタ１０４は、チャージポンプ１０３か
ら出力される電流パルスの高周波成分を除去して電荷を
積分して得られる電圧信号をＶＣＯ１０５に与え、ＶＣ
Ｏ出力の周波数および位相を制御する。

【０００４】上記構成の周波数シンセサイザーＰＬＬ回
路では、ＶＣＯ１０５の出力信号周波数ｆｏの１／Ｎ
と、参照信号周波数ｆｒの１／Ｒが等しい値ｆｃになっ
ていることから、ＶＣＯ出力の周波数ｆｏは次式で表さ
れる。 ｆｏ＝ｆｒ・（Ｎ／Ｒ）

【０００５】この式から明らかなように、周波数シンセ
サイザーＰＬＬ回路においては、分周器１０２，１０６
の分周値Ｒ，Ｎが随時変更されることによって任意の周
波数ｆｏの生成が行われる。この周波数シンセサイザー
ＰＬＬ回路は無線通信装置などに多用されている。そし
て、この種のＰＬＬ回路には、ノイズの少ない出力と急
峻な出力周波数の遷移が要求される。

【０００６】

【発明が解決しようとする課題】この周波数シンセサイ
ザーＰＬＬ回路の出力（ＶＣＯ出力）のノイズを低減す
るには、チャージポンプ１０３の出力電流が低ノイズ電
流である必要がある。チャージポンプ１０３は、図８に
その回路構成の一例を示すように、参照電流Ｉｒｅｆの
定数倍の電流をパルス状に出力するように制御されてい
るので、その参照電流Ｉｒｅｆを作る参照電流源１０７
が低ノイズでなければならない。

【０００７】図８において、このチャージポンプ１０３
は、正電源ＶＤＤに接続されたＵＰ信号側のカレントミ
ラー回路（ＰｃｈＭＯＳトランジスタＭＰ１〜ＭＰ３）
２０１と、負電源ＶＳＳに接続されたＤＯＷＮ信号側の
カレントミラー回路（ＮｃｈＭＯＳトランジスタＭＮ１
〜ＭＮ３）２０２と、参照電流源１０７の参照電流Ｉｒ
ｅｆの定数倍の電流をカレントミラー回路（ＰｃｈＭＯ
ＳトランジスタＭＰ４〜ＭＰ６，ＮｃｈＭＯＳトランジ
スタＭＮ４，ＭＮ５）２０１，２０２に流すカレントミ
ラー回路２０３，２０４とから構成されている。

【０００８】また、急峻な出力周波数の遷移を可能とす
るためには、ＰＬＬ回路の特性を回路の製造条件、動作
条件に対して安定化して最適化する必要がある。チャー
ジポンプ１０３の出力電流は、ＰＬＬ回路の特性を決定
する定数の一つであるから、その基となる参照電流源１
０７も安定でなければならない。

【０００９】ところが、従来の周波数シンセサイザーＰ
ＬＬ回路では、チャージポンプ１０３が単一の参照電流
源１０７に基づいて参照電流Ｉｒｅｆの定数倍の電流を
出力する構成となっているため、同一の参照電流源１０
７で低ノイズと安定した特性とを両立することは困難で
あり、両者のトレードオフがＰＬＬ回路のノイズと特性
を律則していた。

【００１０】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、安定した引き込み特
性と同期時の位相ノイズ低減を両立可能なＰＬＬ回路お
よびこれを用いた無線通信装置を提供することにある。

【００１１】

【課題を解決するための手段】本発明によるＰＬＬ回路
は、制御電圧に応じて周波数が可変なＶＣＯと、参照信
号とＶＣＯの出力信号との周波数および位相を比較する
周波数位相比較器と、この周波数位相比較器の出力に応
じて時間と極性を調整した電流パルスを出力するチャー
ジポンプと、このチャージポンプの出力電流を蓄積し平
滑化してＶＣＯに対してその制御電圧として供給するル
ープフィルタと、特性の異なる複数の参照電流源を有す
る参照電流源部と、ＰＬＬの動作状態に応じて複数の参
照電流源のうちの一つを選択してその選択した参照電流
源の電流をチャージポンプに参照電流として供給する制
御手段とを備えた構成となっている。そして、このＰＬ
Ｌ回路は無線通信装置の局部発振回路として用いられ
る。

【００１２】上記構成のＰＬＬ回路およびこれを用いた
無線通信装置において、参照電流源部には、特性の異な
る複数の参照電流源、例えば安定化電流源と低ノイズ電
流源の２つの参照電流源が設けられている。一方、制御
手段では、ＰＬＬの動作状態の判定、例えばＰＬＬが周
波数と位相の引き込み過程にあるか、引き込みが終了し
て位相同期保持の状態にあるかの判定が行われる。この
動作状態の判定は、例えば、ＰＬＬの出力周波数設定の
変更を示す情報と、参照信号とＶＣＯ出力との位相差が
許容値を超えた値であることを示す情報とに基づいて行
われる。そして、制御手段はその判定した動作状態に応
じて参照電流源の選択を行う。例えば、周波数位相引き
込み過程では安定化電流源を、位相同期保持の状態では
低ノイズ電流源をそれぞれ選択する。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００１４】図１は、本発明の一実施形態に係る周波数
シンセサイザーＰＬＬ回路の構成を示すブロック図であ
る。図１において、本実施形態に係る周波数シンセサイ
ザーＰＬＬ回路は、周波数位相比較器１１、Ｒ分周器１
２、チャージポンプ１３、ループフィルタ１４、ＶＣＯ
（電圧制御発振器）１５、Ｎ分周器１６、参照電流源部
１７および制御回路１８を有する構成となっている。

【００１５】周波数位相比較器１１は、外部から与えら
れる参照信号を分周器１２で１／Ｒに分周して得られる
信号と、ＶＣＯ１５の出力信号を分周器１６で１／Ｎに
分周して得られる信号との周波数および位相を比較し、
ＶＣＯ１５の出力信号の位相を進めるべきか遅らせるべ
きかに応じてＵＰ信号またはＤＯＷＮ信号として位相差
パルスを出力する。

【００１６】チャージポンプ１３は、周波数位相比較器
１１から与えられるＵＰまたはＤＯＷＮの信号に応じて
電流の極性を切り替えて、ＵＰ／ＤＯＷＮパルスと同じ
幅の電流パルスをループフィルタ１４へ出力する。ルー
プフィルタ１４は、チャージポンプ１３から出力される
電流パルスの高周波成分を除去して電荷を積分した電圧
信号をＶＣＯ１５に与え、ＶＣＯ出力の周波数および位
相を制御する。

【００１７】上記構成の周波数シンセサイザーＰＬＬ回
路において、本実施形態の特徴とするところは、チャー
ジポンプ１３の出力電流の基準となる参照電流を与える
参照電流源部１７の構成にある。この参照電流源部１７
は、互いに特性の異なる２つの独立した参照電流源２
１，２２と、これら参照電流源２１，２２のうちのどち
らがチャージポンプ１３の基準となるかを、制御回路１
８の切り替え制御によって選択する切り替えスイッチ２
３とを有する構成となっている。

【００１８】一方、切り替えスイッチ２３を制御する制
御回路１８は、図示せぬコントローラから与えられるＲ
＿ＣＨＧおよびＮ＿ＣＨＧ信号と、周波数位相比較器１
１から与えられるＰＨ＿ＥＲＲ信号とを入力とし、これ
らの信号に基づいて切り替えスイッチ２３を切り替え制
御する制御信号を生成する。Ｒ＿ＣＨＧおよびＮ＿ＣＨ
Ｇ信号は、新しいＲ値およびＮ値が各分周器１２，１６
で有効になったことを示す信号であり、ＰＨ＿ＥＲＲ信
号は参照信号のＲ分周信号とＶＣＯ出力のＮ分周信号の
位相が許容範囲を超える大きな位相差をもつことを表わ
す信号である。

【００１９】ここで、制御回路１８の切り替え制御のも
とに、切り替えスイッチ２３によって２つの参照電流源
２１，２２を切り替えて選択する場合の具体例について
説明する。

【００２０】２つの参照電流源２１，２２のうち、例え
ば参照電流源２１はまだ周波数位相比較器１１の入力に
大きな周波数および位相の差が残っていてＰＬＬが引き
込み過程にあるときに選択され、参照電流源２２は引き
込みが完了して位相同期を保持する状態のときに選択さ
れる。

【００２１】参照電流源２１は、ＶＣＯ１５の出力信号
の周波数が急峻に遷移するときの応答が最短時間になる
ようにＰＬＬの特性を最適化しやすくするために回路の
製造条件や動作条件に対して電流が安定することを主眼
に設計される。参照電流源２２は、位相同期保持中の周
波数が安定したＶＣＯ１５の出力ノイズが最小になるよ
うに、電流を低ノイズとすることを主眼に設計される。

【００２２】参照電流源部１７の回路構成、即ち独立し
た２つの参照電流源２１，２２および切り替えスイッチ
２３の具体的な回路構成の第１例を図２に示す。

【００２３】先ず、参照電流源２１は、バンドギャップ
リファレンス回路２１１、演算増幅器ＯＰ１１、Ｎｃｈ
ＭＯＳトランジスタＮ１１および抵抗Ｒ１２から構成さ
れている。バンドギャップリファレンス回路２１１は、
温度補償機能を持つ周知の定電圧回路である。このバン
ドギャップリファレンス回路２１１において、正電源Ｖ
ＤＤと負電源ＶＳＳとの間にＰｃｈＭＯＳトランジスタ
Ｐ１１、抵抗Ｒ１２およびダイオードＤ１１が直列に接
続されている。同様に、ＶＤＤ−ＶＳＳ間にＰｃｈＭＯ
ＳトランジスタＰ１２、抵抗Ｒ１３，Ｒ１４および互い
に並列に接続されｎ個のダイオードＤ１２-1〜Ｄ１２-n
が直列に接続されている。

【００２４】抵抗Ｒ１２とダイオードＤ１１との共通接
続点Ｏには、演算増幅器ＯＰ１２の反転（−）入力端が
接続されている。また、抵抗Ｒ１３と抵抗Ｒ１４との共
通接続点Ｐには、演算増幅器ＯＰ１２の非反転（＋）入
力端が接続されている。演算増幅器ＯＰ１２の出力端
は、ＰｃｈＭＯＳトランジスタＰ１１，Ｐ１２の各ゲー
トに接続されている。そして、ＰｃｈＭＯＳトランジス
タＰ１１のドレインと抵抗Ｒ１２との共通接続点Ｑに、
一定電圧であるバンドギャップ電圧ＶＢＧが導出され
る。

【００２５】このバンドギャップ電圧ＶＢＧは、演算増
幅器ＯＰ１１の非反転入力端に与えられる。演算増幅器
ＯＰ１１の出力端は、ＮｃｈＭＯＳトランジスタＮ１１
のゲートに接続されている。ＮｃｈＭＯＳトランジスタ
Ｎ１１のソースは、抵抗Ｒ１１を介して負電源ＶＳＳに
接続されている。ＮｃｈＭＯＳトランジスタＮ１１のソ
ースと抵抗Ｒ１１との共通接続点Ｒには、演算増幅器Ｏ
Ｐ１１の反転入力端が接続されている。

【００２６】参照電流源２２は、ソースが負電源ＶＳＳ
に接続されたＮｃｈＭＯＳトランジスタＮ１２、このＭ
ＯＳトランジスタＮ１２とゲートが共通に接続され、ソ
ースが負電源ＶＳＳに接続されたダイオード接続のＮｃ
ｈＭＯＳトランジスタＮ１３およびこのＭＯＳトランジ
スタＮ１３のドレインと正電源ＶＤＤとの間に接続され
た抵抗Ｒ１５からなるカレントミラー回路構成となって
いる。

【００２７】切り替えスイッチ２３は、ソースが共通に
接続されたＰｃｈＭＯＳトランジスタＰ１３，Ｐ１４
と、両ＭＯＳトランジスタＰ１３，Ｐ１４のゲート間に
接続されたインバータＩＮＶ１１とによって構成されて
いる。そして、ＰｃｈＭＯＳトランジスタＰ１３のゲー
トは、切換え制御信号ＣＮＴＬが与えられる制御端子２
１２に接続されている。また、ＰｃｈＭＯＳトランジス
タＰ１３，Ｐ１４のソース共通接続点Ｓは、チャージポ
ンプ１３との間に介在する電流出力端子２１３に接続さ
れている。

【００２８】上記構成の第１例に係る参照電流源部１７
おいて、切り替え制御信号ＣＮＴＬが“Ｌ”レベル（論
理“０”）のとき、ＰｃｈＭＯＳトランジスタＰ１３が
導通し、参照電流ＩＲＥＦとして、バンドギャップリフ
ァレンス回路２１１と演算増幅器ＯＰ１１で決まる定電
流（ＶＢＧ／Ｒ１１）が流れる。バンドギャップリファ
レンス回路２１１は、回路の製造条件や動作条件に対し
て安定な電圧ＶＢＧを発生する。

【００２９】したがって、抵抗Ｒ１１として精度の高い
抵抗を用いれば、参照電流ＩＲＥＦは製造条件や動作条
件に対して安定な電流となる。その結果、この参照電流
ＩＲＥＦに基づいて駆動されるチャージポンプ１３の出
力電流も安定になるので、ＰＬＬの周波数応答をダンピ
ング係数を最適に保ちつつ広帯域化し、遷移時間を短縮
することが可能になる。

【００３０】切り替え制御信号ＣＮＴＬが“Ｈ”レベル
（論理“１”）のときはＰｃｈＭＯＳトランジスタＰ１
４が導通し、抵抗Ｒ１５の抵抗値とＮｃｈＭＯＳトラン
ジスタＮ１２，Ｎ１３で決まる電流が参照電流ＩＲＥＦ
として流れる。このときの参照電流ＩＲＥＦには電源依
存性、トランジスタ特性依存性が大きいが、生成に寄与
する素子数が少なく、単純な回路構成のため低ノイズで
あり、ＰＬＬが同期保持中に用いるとＶＣＯ１５に変調
をかけるノイズ成分が少ないためにＶＣＯ出力を低ノイ
ズ化できる。

【００３１】図３に、参照電流源部１７の回路構成、即
ち独立した２つの参照電流源２１，２２および切り替え
スイッチ２３の具体的な回路構成の第２例を示す。

【００３２】本例に係る参照電流源部１７は、一部の回
路を２つの参照電流源２１，２２に共用した回路構成と
なっている。すなわち、参照電流源２１がバンドギャッ
プリファレンス回路２１４、バイポーラトランジスタＱ
２１および抵抗Ｒ２１によって構成され、参照電流源２
２がバイポーラトランジスタＱ２１〜Ｑ２３および抵抗
Ｒ２１によって構成されており、バイポーラトランジス
タＱ２１と抵抗Ｒ２１が両電流源２１，２２に共用され
ている。

【００３３】バイポーラトランジスタＱ２１と抵抗Ｒ２
１は、電流出力端子２１６と負電源ＶＳＳとの間に直列
に接続されている。バイポーラトランジスタＱ２２，Ｑ
２３は共に、ベースとコレクタが共通に接続されたダイ
オード接続となっており、バイポーラトランジスタＱ２
１のベースと負電源ＶＳＳとの間に直列に接続されてい
る。

【００３４】切り替えスイッチ２３は、ゲートが共通に
接続されたＮｃｈＭＯＳトランジスタＮ２１およびＰｃ
ｈＭＯＳトランジスタＰ２１と、これらゲートの共通接
続点と制御端子２１５との間に接続されたインバータＩ
ＮＶ２１とによって構成されている。そして、ＮｃｈＭ
ＯＳトランジスタＮ２１は、バンドギャップリファレン
ス回路２１４の出力端とバイポーラトランジスタＱ２１
のベースとの間に接続されている。ＰｃｈＭＯＳトラン
ジスタＰ２１は、正電源ＶＤＤとバイポーラトランジス
タＱ２１のベースとの間に抵抗Ｒ２２を介して接続され
ている。

【００３５】バンドギャップリファレンス回路２１４
は、先の回路例で用いたバンドギャップリファレンス回
路２１１と同様に、温度補償機能を持つ周知の定電圧回
路である。このバンドギャップリファレンス回路２１４
において、正電源ＶＤＤと負電源ＶＳＳとの間に、Ｐｃ
ｈＭＯＳトランジスタＰ２２、抵抗Ｒ２３およびバイポ
ーラトランジスタＱ２４が直列に接続されている。トラ
ンジスタＱ２４のコレクタとベースとの間にはコンデン
サＣ２１が接続され、そのベースと負電源ＶＳＳとの間
には抵抗Ｒ２４が接続されている。

【００３６】バイポーラトランジスタＱ２４のベースに
は、互いに並列に接続されたｎ個のバイポーラトランジ
スタＱ２５-1〜Ｑ２５-nの各コレクタが接続されてい
る。これらトランジスタＱ２５-1〜Ｑ２５-nの各エミッ
タと負電源ＶＳＳとの間には抵抗Ｒ２５が接続されてい
る。また、トランジスタＱ２５-1〜Ｑ２５-nの各ベース
には、ダイオード接続のバイポーラトランジスタＱ２６
のベースが共通に接続されてカレントミラー回路を構成
している。

【００３７】バイポーラトランジスタＱ２４のコレクタ
には、バイポーラトランジスタＱ２７のベースが接続さ
れている。このトランジスタＱ２７のエミッタと、トラ
ンジスタＱ２５-1〜Ｑ２５-nの各コレクタおよびトラン
ジスタＱ２６のコレクタとの間には抵抗Ｒ２６および抵
抗Ｒ２７がそれぞれ接続されている。トランジスタＱ２
６のコレクタと負電源ＶＳＳとの間には抵抗Ｒ２８が接
続されている。

【００３８】正電源ＶＤＤとトランジスタＱ２７との間
にはＰｃｈＭＯＳトランジスタＰ２３が接続されてい
る。このＰｃｈＭＯＳトランジスタＰ２３は、ＰｃｈＭ
ＯＳトランジスタＰ２２と共にそのゲートが、切り替え
制御信号ＣＮＴＬが印加される制御端子２１５に共通に
接続されている。

【００３９】上記構成の第２例に係る参照電流源部１７
において、切り替え制御信号ＣＮＴＬが“Ｌ”レベル
（論理“０”）のとき、ＰｃｈＭＯＳトランジスタＰ２
３，Ｐ２４が導通することによってバンドギャップリフ
ァレンス回路２１４が動作し、動作温度におけるダイオ
ード順方向電圧（バイポーラトランジスタのベース‐エ
ミッタ間電圧）ＶＦと安定化電圧Ｖ１の和（ＶＦ＋Ｖ
１）が、バイポーラトランジスタＱ２１のベースに与え
られる。

【００４０】バイポーラトランジスタＱ２１のエミッタ
電圧はベース電圧よりもダイオード順方向電圧ＶＦだけ
低いことから、エミッタと負電源ＶＳＳとの間の抵抗Ｒ
２１には安定化電圧Ｖ１が印加されるため、安定化電流
（Ｖ１／Ｒ２１）が流れる。この安定化電流はほぼその
ままトランジスタＱ１を通過して安定した参照電流ＩＲ
ＥＦとなる。

【００４１】切り替え制御信号ＣＮＴＬが“Ｈ”レベル
（論理“１”）のときは、ＮｃｈＭＯＳトランジスタＮ
２１が遮断（非導通）し、ＰｃｈＭＯＳトランジスタＰ
２１が導通する。このとき、バイポーラトランジスタＱ
２１のベースには、ダイオード接続のバイポーラトラン
ジスタＱ２２，Ｑ２３によってダイオード順方向電圧Ｖ
Ｆの２倍の電圧が与えられる。これにより、バイポーラ
トランジスタＱ２１のエミッタ電圧はＶＦとなることか
ら、電流（ＶＦ／Ｒ２１）が参照電流ＩＲＥＦとなる。
このときの参照電流ＩＲＥＦは、動作温度やトランジス
タの特性に対しては安定でないが、低ノイズの電流であ
る。

【００４２】上記の２例では、切り替え制御信号ＣＮＴ
ＬをＰＬＬが引き込み過程にあるときは“Ｌ”レベル
（論理“０”）、引き込みを完了して位相同期を保持す
るときは“Ｈ”レベル（論理“１”）にする必要があ
る。この切り替え制御信号ＣＮＴＬは制御回路１８で生
成される。ここで、この制御回路１８の動作について説
明する。図４は、制御回路１８の動作例を説明するため
の状態遷移図である。

【００４３】制御回路１８がとる状態には、ＰＬＬの引
き込み過程、位相同期の確認、位相同期の保持の３状態
がある。そして、切り替え制御信号ＣＮＴＬは、これら
３状態に対応して各々“Ｌ”レベル、“Ｌ”レベル、
“Ｈ”レベルとなる。制御回路１８には、周波数位相比
較器１１から出力される許容値を超える位相差が確認さ
れたことを示す信号ＰＨ＿ＥＲＲと、分周値Ｒ，Ｎの新
しい値が分周器１２，１６に対して有効になったことを
示すパルス状の信号Ｒ＿ＣＨＧ，Ｎ＿ＣＨＧとが入力さ
れる。

【００４４】そして、これら入力のいずれかが“Ｈ”レ
ベルの場合には、引き込み過程の状態に遷移する。この
引き込み過程の状態において、入力のすべてが“Ｌ”レ
ベルになると、位相同期確認の状態へ遷移する。この状
態で一定の時間が経過したことがタイマーなどによって
確認されると、位相同期保持の状態へ遷移する。ここで
時間の経過を待つのは、十分精度の高い引き込みを直接
周波数位相比較器１１で確認することは一般的に困難で
あるためであり、時間の経過により周波数と位相の誤差
が指数的に減少してゆくことを利用している。

【００４５】図５は、制御回路１８に対して許容値を超
える位相差が確認されたことを示す信号ＰＨ＿ＥＲＲを
与える周波数位相比較器１１の構成の一例を示すブロッ
ク図である。

【００４６】この周波数位相比較器１１は、Ｒ（リセッ
ト）端子付きのＤ型フリップ・フロップ（以下、Ｄ‐Ｆ
Ｆと記す）３１，３２、ＡＮＤゲート３３、Ｄ‐ＦＦ３
４，３５、ディレイライン３６，３７およびＯＲゲート
３８を有する構成となっている。

【００４７】Ｄ‐ＦＦ３１，３４はＲ分周された参照信
号を、Ｄ‐ＦＦ３２，３５はＮ分周されたＶＣＯ出力を
それぞれＣＫ（クロック）入力としている。Ｄ‐ＦＦ３
１，３２は電源電圧ＶＤＤをＤ（データ）入力とし、各
Ｑ出力をＵＰ信号、ＤＯＷＮ信号としている。Ｄ‐ＦＦ
３１，３２の各Ｑ出力はＡＮＤゲート３３で論理積がと
られ、その論理積出力がＤ‐ＦＦ３１，３２の各Ｒ入力
となる。

【００４８】一方、Ｄ‐ＦＦ３４はディレイライン３６
で遅延後のＮ分周されたＶＣＯ出力をＤ入力とし、ＦＦ
３５はディレイライン３７で遅延後のＲ分周された参照
信号をＤ入力としている。Ｄ‐ＦＦ３４，３５の各Ｑ出
力は、ＯＲゲート３８を通してＰＨ＿ＥＲＲ信号となっ
て制御回路１８に供給される。

【００４９】上記構成の周波数位相比較器１１におい
て、Ｎ分周されたＶＣＯ出力がＲ分周された参照信号に
対して位相が十分な精度で同期した場合、Ｄ‐ＦＦ３
４，３５は各々の入力立ち上がりをトリガーに、他の入
力立ち上がりがディレイライン３６，３７を通過前の
“Ｌ”レベルを拾うので、ＯＲゲート３８の出力、即ち
ＰＨ＿ＥＲＲ信号が“Ｌ”レベルとなる。一方、入力に
ディレイライン３６，３７の遅延量に相当する許容値以
上の位相差があると、ＰＨ＿ＥＲＲ信号が“Ｈ”レベル
となる。

【００５０】上述したように、周波数シンセサイザーＰ
ＬＬ回路において、チャージポンプ１３に対して参照電
流を供給する参照電流源として、安定化電流源と低ノイ
ズ電流源の２つの参照電流源２１，２２を用意する一
方、ＰＬＬが周波数と位相の引き込み過程にあるか、引
き込みが終了して位相同期保持の状態にあるかを判定し
て、周波数位相引き込み過程では安定化参照電流源２１
を、位相同期保持の状態では低ノイズ参照電流源２２を
それぞれ選択するようにしたことで、安定した引き込み
特性と同期時の位相ノイズ低減とを両立できる。

【００５１】すなわち、ＰＬＬの引き込み過程において
重要となる特性周波数とダンピングファクターを決定す
る定数の一つである引き込み時のチャージポンプ１３の
電流を、回路の製造条件と動作条件に対して安定な参照
電流源２１を基準に決定できるので、引き込み時間を最
適化するにあたって条件の変動に対するマージンを加味
する必要がなく、短時間で引き込みを完了できる。ま
た、ＰＬＬの位相同期保持中にはＶＣＯ１５の好ましか
らぬ変調の一つの原因となるチャージポンプ１３の電流
のノイズがあり、これを抑えるために位相同期保持の状
態では低ノイズの参照電流源２２を用いることで、ＶＣ
Ｏ出力のノイズを低減できる。

【００５２】さらに、独立した複数の参照電流源を切り
替えてＰＬＬのチャージポンプ１３の電流を決定するの
で、上記の引き込み時間の短縮とＶＣＯ出力の低ノイズ
化はトレードオフの対象となることなく独立に最適化で
きる。

【００５３】なお、上記実施形態においては、参照電流
源部１７に特性の異なる２つの参照電流源２１，２２を
設けるとしたが、２つに限られるものではなく、特性の
異なる参照電流源を３個以上設けることも可能である。
また、特性の異なる参照電流源として、安定化電流源と
低ノイズ電流源とを用いるとしたが、これらの特性の限
定されるものではなく、例えば電流量の大きい参照電流
源と電流量の小さい参照電流源とを用意し、ＰＬＬの引
き込み過程では電流量の大きい電流源を、位相同期保持
の状態では電流量の小さい電流源を選択することも可能
である。

【００５４】図６は、本発明に係る無線通信装置、例え
ば携帯電話装置のＲＦフロントエンド部の構成の一例を
示すブロック図である。

【００５５】図６において、アンテナ４１で受信された
受信波は、送受信に共用される帯域振分けフィルタ４２
を通過し、低ノイズアンプ４３を介してミキサ４４に供
給される。ミキサ４４では、局部発振回路４５からの局
部発振周波数と混合され、中間周波（ＩＦ）に変換され
て後段の回路に供給される。一方、送信側では、前段の
回路から供給されるＩＦ信号がミキサ４６で局部発振回
路４７からの局部発振周波数と混合され、ＲＦ信号に変
換された後、パワーアンプ４８および帯域振分けフィル
タ４２を経てアンテナ４１から送信される。

【００５６】上記構成の携帯電話装置のＲＦフロントエ
ンド部において、局部発振周波数を発生する局部発振回
路４５，４７として、先述したＰＬＬ回路、即ち特性の
異なる例えば２つの参照電流源２１，２２を持ち、これ
らを動作状態に応じて使い分ける構成のＰＬＬ回路（図
１を参照）が用いられる。

【００５７】このように、局部発振回路４５，４７とし
て、特性の異なる複数の参照電流源を動作状態に応じて
使い分ける構成のＰＬＬ回路を用い、ＰＬＬの引き込み
過程では安定化参照電流源を用いることで、引き込み時
間を最適化するにあたって条件の変動に対するマージン
を加味する必要がなく、短時間で引き込みを完了できる
ため、チャンネル周波数の迅速な切り替えが可能にな
り、実効的な通信時間を増加できる。また、ＰＬＬの位
相同期保持の状態では、低ノイズ参照電流源を用いこと
で、ＶＣＯ出力のノイズを低減できるため、伝送誤りや
局間干渉の少ない高品質な通信が可能になる。

【００５８】なお、上記適用例では、本発明に係るＰＬ
Ｌ回路を携帯電話装置における局部発振回路に適用した
場合を例に採って説明したが、これに限定されるもので
はなく、無線通信装置全般における局部発振回路に適用
可能である。

【００５９】

【発明の効果】以上説明したように、本発明によれば、
ＰＬＬ回路およびこれを用いた無線通信装置において、
特性の異なる複数の参照電流源を用意し、これら参照電
流源をＰＬＬの動作状態に応じて使い分けるようにした
ことにより、安定した引き込み特性と同期保持時の位相
ノイズ低減を両立できることになる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る周波数シンセサイザ
ーＰＬＬ回路の構成を示すブロック図である。

【図２】参照電流源部の具体的な回路構成の第１例を示
す回路図である。

【図３】参照電流源部の具体的な回路構成の第２例を示
す回路図である。

【図４】制御回路の動作例を説明するための状態遷移図
である。

【図５】周波数位相比較器の構成の一例を示すブロック
図である。

【図６】本発明に係る携帯電話装置のＲＦフロントエン
ド部の構成の一例を示すブロック図である。

【図７】従来例に係るＰＬＬ回路の構成を示すブロック
図である。

【図８】チャージポンプの回路構成の一例を示す回路図
である。

【符号の説明】

１１…周波数位相比較器、１３…チャージポンプ、１５
…ＶＣＯ（電圧制御発振器）、１７…参照電流源部、１
８…制御回路、２１，２２…参照電流源、２３…切り替
えスイッチ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 制御電圧に応じて周波数が可変な電圧制
   御発振器と、 参照信号と前記電圧制御発振器の出力信号との周波数お
   よび位相を比較する周波数位相比較器と、 前記周波数位相比較器の出力に応じて時間と極性を調整
   した電流パルスを出力するチャージポンプと、 前記チャージポンプの出力電流を蓄積し平滑化して前記
   電圧制御発振器に対してその制御電圧として供給するル
   ープフィルタと、 特性の異なる複数の参照電流源を有する参照電流源部
   と、 ＰＬＬの動作状態に応じて前記複数の参照電流源のうち
   の一つを選択してその選択した参照電流源の電流を前記
   チャージポンプに参照電流として供給する制御手段とを
   備えたことを特徴とするＰＬＬ回路。
2. 【請求項２】 前記参照電流源部は、特性の異なる参照
   電流源として安定化電流源と低ノイズ電流源とを有する
   ことを特徴とする請求項１記載のＰＬＬ回路。
3. 【請求項３】 前記制御手段は、ＰＬＬが周波数と位相
   の引き込み過程にあるか、引き込みが終了して位相同期
   保持の状態にあるかを判定し、周波数位相引き込み過程
   では前記安定化電流源を、位相同期保持の状態では前記
   低ノイズ電流源をそれぞれ選択することを特徴とする請
   求項２記載のＰＬＬ回路。
4. 【請求項４】 前記制御手段は、ＰＬＬの出力周波数設
   定の変更を示す情報と、前記参照信号と前記電圧制御発
   振器の出力信号と位相差が許容値を超えた値であること
   を示す情報とに基づいて参照電流源の選択を行うことを
   特徴とする請求項１記載のＰＬＬ回路。
5. 【請求項５】 制御電圧に応じて周波数が可変な電圧制
   御発振器と、 参照信号と前記電圧制御発振器の出力信号との周波数お
   よび位相を比較する周波数位相比較器と、 前記周波数位相比較器の出力に応じて時間と極性を調整
   した電流パルスを出力するチャージポンプと、 前記チャージポンプの出力電流を蓄積し平滑化して前記
   電圧制御発振器に対してその制御電圧として供給するル
   ープフィルタと、 特性の異なる複数の参照電流源を有する参照電流源部
   と、 ＰＬＬの動作状態に応じて前記複数の参照電流源のうち
   の一つを選択してその選択した参照電流源の電流を前記
   チャージポンプに参照電流として供給する制御手段とを
   備えたＰＬＬ回路を局部発振回路として用いたことを特
   徴とする無線通信装置。