CN102055467B - 锁相回路与其相关方法 - Google Patents
锁相回路与其相关方法 Download PDFInfo
- Publication number
- CN102055467B CN102055467B CN 200910208348 CN200910208348A CN102055467B CN 102055467 B CN102055467 B CN 102055467B CN 200910208348 CN200910208348 CN 200910208348 CN 200910208348 A CN200910208348 A CN 200910208348A CN 102055467 B CN102055467 B CN 102055467B
- Authority
- CN
- China
- Prior art keywords
- circuit
- frequency
- signal
- control signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明是一种锁相回路与其相关方法,该锁相回路包含有:一时脉产生电路,用来产生一第一时脉信号;一第一相位检测电路,用来检测一输入数据信号与一反馈数据信号之间的一相位差以产生一第一控制信号;一第一压控振荡器,用来依据该第一控制信号来产生一输出数据信号;一第一混波器,耦接于该第一压控振荡器及该时脉产生电路,用来对该输出数据信号与该第一时脉信号进行混波以产生该反馈数据信号;以及一控制电路,耦接于该时脉产生电路及该第一相位检测电路,用来依据该第一控制信号调整该第一时脉信号,以计算出该第一压控振荡器的一增益参数。
Description
技术领域
本发明是关于锁相回路与其相关方法,尤指具有校正压控振荡器的增益参数漂移的锁相回路与其相关方法。
背景技术
一般上,锁相回路中的压控振荡器的增益参数会受到工艺的变异、环境温度以及电源电压的变化等人为难以控制的因素所影响而漂移,进而使得其在实际应用时无法维持在一特定的闭回路频宽。尤其是当应用在无线通讯系统的信号传送端的一偏移式锁相回路(Offset Phase-locked Loop),例如应用在全球移动通讯(GlobalSystem for Mobile Communication,GSM)系统的一发射器内。该偏移式锁相回路是可以直接将一待传送的数据信号转换为一射频信号,接着该射频信号再通过一功率放大器进行功率放大以进行发送。然而,由于该偏移式锁相回路的发射器会另包含有一中频升频电路(Intermediate Frequency(IF)Mixer),其是用来将该待传送的数据信号从一基频信号升频为该中频信号,因此该中频升频电路会另引入部份的宽频噪声。此时,该偏移式锁相回路的发射器内的一偏移式锁相回路的闭回路频宽(ClosedLoop Bandwidth)就必需滤掉该中频升频电路所引入的宽频噪声。但是,该偏移式锁相回路的闭回路频宽会受到工艺的变异、环境温度以及电源电压的变化等人为难以控制的因素所影响,进而使得其在实际应用时无法维持在一特定的闭回路频宽。因此,如何校正锁相回路的闭回路频宽以使得其在操作时维持在该特定的闭回路频宽已成为业界亟需解决的问题。
发明内容
因此,本发明的目的是提供一种校正一压控振荡器的增益参数的锁相回路与其相关方法。
本发明提供一种锁相回路,其包含有一时脉产生电路、一第一相位检测电路、一第一压控振荡器、一第一混波器以及一控制电路。该时脉产生电路用来产生一第一时脉信号。该第一相位检测电路用来检测一输入数据信号与一反馈数据信号之间的一相位差,以产生一第一控制信号。该第一压控振荡器耦接于该第一相位检测电路,用来依据该第一控制信号来产生一输出数据信号。该第一混波器耦接于该第一压控振荡器及该时脉产生电路,用来对该输出数据信号与该第一时脉信号进行混波以产生该反馈数据信号。该控制电路耦接于该时脉产生电路及该第一相位检测电路,用来依据该第一控制信号调整该第一时脉信号,以计算出该第一压控振荡器的一增益参数。
本发明另提供一种闭回路频宽校正方法,用于校正一锁相回路的闭回路频宽,其包含有下列步骤:利用该偏移式锁相回路来依据一第一时脉信号以将一输入数据信号转换为一输出数据信号;调整该第一时脉信号;读取相应调整后的该第一时脉信号所产生的该偏移式锁相回路中一第一压控振荡器的一第一控制信号;依据该第一控制信号来计算出该第一压控振荡器的增益参数;以及依据该增益参数来调整该偏移式锁相回路的该闭回路频宽。
附图说明
图1是本发明一偏移式锁相回路发送器的一实施例示意图。
图2该偏移式锁相回路发送器的一偏移式锁相回路的一波得图。
图3是本发明一第一压控振荡器的一输入控制电压与一输出时脉频率之间的电压-频率图。
图4是该偏移式锁相回路发送器的一第一相位检测电路的细部电路的一实施例示意图。
图5是该偏移式锁相回路发送器的一待传送数据、一中频数据时脉以及一射频数据信号的频谱图。
图6是依据本发明一种调整偏移式锁相回路的闭回路频宽的方法的一实施例流程图。
图7是依据本发明计算出一压控振荡器的增益参数的方法的一实施例流程图。
图8是本发明的另一实施例示意图。
具体实施方式
本发明提供一种校正一压控振荡器的增益参数的锁相回路与其相关方法,可应用于校正各式锁相回路中压控振荡器的增益参数,以下较佳实施例是以一偏移式锁相回路为例。
请参考图1。图1所示是依据本发明一偏移式锁相回路发送器100的一较佳实施例示意图。偏移式锁相回路发送器100包含有一偏移式锁相回路102、一时脉产生电路104及一中频信号处理电路106。
偏移式锁相回路102包含有一第一相位检测电路1022、一第一回路滤波器1024、一第一压控振荡器1026、一混波器(Mixer)1028、一低通滤波器1030及一控制电路1032。其中,第一相位检测电路1022接收一中频数据信号Sdif,用来检测中频数据信号Sdif与一中频反馈数据信号Sfb之间的相位差,以产生一第一检测结果Sd1。第一回路滤波器1024耦接于第一相位检测电路1022,用来对第一检测结果Sd1进行滤波处理,以产生一第一控制信号Sc1。请注意,此领域具有通常知识者应可了解第一检测结果Sd1是一电流信号,而第一控制信号Sc1是一电压信号。换句话说,第一回路滤波器1024亦具有电流转电压的功能。第一压控振荡器1026耦接于第一回路滤波器1024,用来依据第一控制信号Sc1,以产生一射频数据信号Sdtr。混波器1028耦接于第一压控振荡器1026并接收第一时脉信号S1,并据以对射频数据信号Sdtr进行混波处理,并将混波后信号Sm送至低通滤波器1030,以产生中频反馈数据信号Sfb。另外,控制电路1032耦接于第一压控振荡器1026,在估测阶段,用于估测压控振荡器1026的增益参数Kvco(例如压控振荡器1026的电压频率转增益);在校正阶段,依据增益参数Kvco调整第一相位检测电路1022的第一检测结果Sd1。更详细地说,控制电路1032包含有一第一比较器1033、一第二比较器1034及一调整电路1035。在估测阶段,第一比较器1033及第二比较器1034,分阶段比较第一控制信号Sc1与第一参考电压电平Vmax及第二参考电压电平Vmin,以产生第一比较结果Sco1及第二比较结果Sco2。调整电路1035耦接于第一比较器1033与第二比较器1034,用来依据第一比较结果Sco1或第二比较结果Sco2来调整第一时脉信号S1,直到第一控制信号Sc1大致上等于第一参考电压电平Vmax或第二参考电压电平Vmin时才停止,并记录对应至第一参考电压电平Vmax的一最快输出时脉频率Fh(或称第一参考频率)及一第二端对应至第二参考电压电平Vmin的一最慢输出时脉频率Fl(或称第二参考频率)。在校正阶段,调整电路1035依据第一参考电压电平Vmax、第二参考电压电平Vmin、最快输出时脉频率Fh及最慢输出时脉频率Fl,计算出压控振荡器1026的增益参数Kvco,并据以调整第一相位检测电路1022的参考电流Iref以调整偏移式锁相回路102的闭回路频宽Fbw。
此外,第一时脉信号S1是由时脉产生电路104所产生。时脉产生电路104亦可以一本机振荡器来加以实作。在本实施例中,时脉产生电路104包含有一第二相位检测电路1042、一第二回路滤波器1044、一第二压控振荡器1046及一第一除频器1048。第二相位检测电路1042用来检测一输入时脉Sin与一反馈时脉Sf之间的一相位差,产生一第二控制信号Sd2,以调整第一时脉信号S1。第一除频器1048耦接于第二压控振荡器1046与第二相位检测电路1042,用来对第一时脉信号S1进行除频以产生反馈时脉Sf,其中第一除频器1048是受控于控制电路1032,以调整第一时脉信号S1。更详细地说,在估测阶段,控制电路1032的调整电路1035分别依据第一比较结果Sco1及第二比较结果Sco2来调整第一除频器1048的除数,以使得第一控制信号Sc1分别大致上等于第一参考电压电平Vmax及第二参考电压电平Vmin。另外,时脉产生电路104亦可视系统需要时,利用一第二除频器1050来依据第一时脉信号S1来产生一第二时脉信号信号S2,其中第二除频器1050利用一第三除数Nd3对第一时脉信号S1进行除频以产生第二时脉信号S2,中频信号处理电路106利用第二时脉信号信号S2来将一待传送数据Sdin提升至中频数据信号Sdif。
中频信号处理电路106耦接于时脉产生电路104,用来利用第二时脉信号信号S2来对待传送数据Sdin进行处理,以产生中频数据信号Sdif。在本实施例中,中频信号处理电路106包含有一第一混波器1062、一第二混波器1064、一相位偏移器1066以及一低通滤波器1070。相位偏移器1043用来依据第二时脉信号S2来产生具有90度相位差的两个时脉S0、S90,亦可使用除频器取代相位偏移器,以产生90度相位差的两个时脉S0、S90。第一混波器1062及第二混波器1064分别依据时脉S0、S90来对待传送数据Sdin进行混波以产生一中频输出数据Sif。最后,低通滤波器1070对中频输出数据Sif进行低通滤波以产生中频数据信号Sdif。
请参考图2。图2所示是本发明偏移式锁相回路发送器100的偏移式锁相回路102的闭回路频率响应示意图,其中曲线202(亦即实线部份)是偏移式锁相回路102的预定的频率响应曲线,而曲线204、206(亦即虚线部份)是偏移式锁相回路102受到工艺的变异、环境温度以及电源电压的变化等因素的影响后的频率响应曲线。更进一步来说,工艺的变异、环境温度以及电源电压的变化等因素会改变偏移式锁相回路102的频率响应的转角频率(Corner Frequency)Fc,转角频率Fc是由第一相位检测电路1022的参考电流Iref、第一回路滤波器1024的组件参数以及第一压控振荡器1026的增益参数Kvco所决定,如方程式(1)所示:
其中,Cp是第一回路滤波器1024的一电容组件的电容值。在本实施例中,控制电路1032是先计算出增益参数Kvco后,再依据增益参数Kvco来调整第一相位检测电路1022的控制电流Icp(即图4中的I3和I2)以使得偏移式锁相回路102的转角频率Fc大致上维持不变,进而使得调整偏移式锁相回路102的闭回路频宽Fbw大致上维持不变,其中控制电流Icp可通过调整参考电流Iref或电流镜10223比例。或亦可调整第一回路滤波器1024的电容组件Cp的电容值,以使得调整偏移式锁相回路102的闭回路频宽Fbw大致上维持不变,此一调整电路为为熟悉本技术者所知,在此不另赘述。
请参考图3。图3所示是本发明第一压控振荡器1026的一输入控制电压Vcnt与一输出时脉频率Sf之间的电压-频率图,其中第一压控振荡器1026的增益参数Kvco是依据曲线302中较线性的部份来计算出来的,亦即曲线302的部份曲线304。曲线304的一第一端是对应至一最高电压电平(亦即第一参考电压电平Vmax)以及最快输出时脉频率Fh,以及一第二端是对应至一最低电压电平(亦即第二参考电压电平Vmin)以及最慢输出时脉频率Fl。此外,曲线304的该第一端是对应至第一除频器1048的一最高除数(亦即第一除数Nd1),而该第二端是对应至第一除频器1048的一最低除数(亦即第二除数Nd2)。更进一步来说,第一压控振荡器1026的增益参数Kvco是依据以下方程序(2)来计算出:
Kvco=ΔF/ΔV
(2)
=(Fh-Fl)/(Vmax-Vmin)°
承上所述,以下段落是描述偏移式锁相回路102的控制电路1032处于估测阶段和校正阶段的细部操作。请同时参考图1和图3。当偏移式锁相回路发送器100被启动后,其会接收基频的待传送数据Sdin。同时,时脉产生电路104会产生第二时脉信号信号S2给中频信号处理电路106来对待传送数据Sdin进行混波以产生中频数据信号Sdif。如上所述,此时偏移式锁相回路发送器100的偏移式锁相回路102的闭回路频宽Fbw也许不是预定的闭回路频宽。因此,控制电路1032会先将偏移式锁相回路102的闭回路频宽Fbw校正至该预定的闭回路频宽。首先,在估测阶段中,为了得出当第一压控振荡器1026的输入控制电压Vcnt为该最高电压电平时所产生的最快输出时脉频率Fh,调整电路1035产生一第一调整信号Sad1来调整第一除频器1048的一除数以对第一时脉信号S1进行除频,进而改变反馈时脉Sf的时脉频率。同时,第二时脉信号S2和第一时脉信号S1的时脉频率亦会相对应地被改变。接着,第一相位检测电路1022检测更新后的中频数据信号Sdif与更新后的中频反馈数据信号Sfb之间的相位差以产生第一检测结果Sd1。第一回路滤波器1024依据第一检测结果Sd1来产生第一控制信号Sc1。接着,第一比较器1033判断第一控制信号Sc1是否达到第一参考电压电平Vmax并产生第一比较结果Sco1至调整电路1035。若第一控制信号Sc1还未达到第一参考电压电平Vmax,则调整电路1035续继调整第一除频电路1025的除数以使得第一控制信号Sc1达到第一参考电压电平Vmax。当第一控制信号Sc1达到第一参考电压电平Vmax时,则对应第一参考电压电平Vmax的最快输出时脉频率Fh就可以下列方程式(3)计算得出:
其中,Fref是输入时脉Sin的时脉频率,正负号视混合器1028的组态而定,当高端注入(high-side injection)时为负号,低端注入(low-side injection)时为正号。请注意,此时第一除频器1048的除数即为第一除数Nd1。同理,调整电路1035产生第一调整信号Sad1来调整第一除频器1048的该除数以对第一时脉信号S1进行除频,以得出当输入控制电压Vcnt为该最低电压电平时所产生的最快输出时脉频率Fl。当第一控制信号Sc1达到第二参考电压电平Vmin时,则对应第二参考电压电平Vmin的最慢输出时脉频率Fl就可以下列方程式(4)计算得出:
其中,Fref是输入时脉Sin的时脉频率,正负号视混合器1028的组态而定,当高端注入(high-side injection)时为负号,低端注入(low-side injection)时为正号。请注意,此时第一除频器1048的除数即为第二除数Nd2。如此一来,第一压控振荡器1026的增益参数Kvco是依据以下方程序(5)来计算出:
另一方面,在本发明的另一实施例中,另一除频电路耦接于第二压控振荡器1046与混波器1028之间,用来依据一第四除数Nd4对第一时脉信号S1进行除频以产生一第四时脉S4。在此一实施例中,第一压控振荡器1026的增益参数Kvco是依据以下方程序(6)来计算出:
请注意,此领域具有通常知识者在阅读完上述所揭露的发明后,应可了解方程式(6)的由来,故在此不另赘述。
接着,在校正阶段中,当第一压控振荡器1026的增益参数Kvco得出后,调整电路1035就会依据方程式(1)产生一第二调整信号Sad2来调整第一相位检测电路1022的参考电流Iref以使得偏移式锁相回路102的闭回路频宽Fbw维持于一特定频宽,如图2所示。
另一方面,为了更进一步叙述本发明的精神所在,图4提供了本发明偏移式锁相回路发送器100的第一相位检测电路1022的细部电路的一较佳实施例示意图。第一相位检测电路1022包含有一相位检测器10221、一参考电流源10222、一第一电流镜10223、一第二电流镜10224、一第一开关10225以及一第二开关10226。第一相位检测电路1022受控于第二调整信号Sad2以产生参考电流I2和I3(即公式(1)中Icp,且Icp为Iref成比例)。参考电流源10222是一可调式电流源,用以产生参考电流Iref。第一相位检测电路1022可依据第二调整信号Sad2,调整参考电流源10222以产生对应的参考电流Iref,或调整一第一电流镜10223的比例。第一电流镜10223包含有N型场效应晶体管M1、M2、M3,其中N型场效应晶体管M1是一连接成二极管型式(Diode-connected)的N型场效应晶体管,N型场效应晶体管M2用来映像(Mirror)参考电流Iref以产生一第一电流I1,以及N型场效应晶体管M3用来映像参考电流Iref以产生一第二电流I2来作为第一检测结果Sd1。第二电流镜10224包含有P型场效应晶体管M4、M5,其中P型场效应晶体管M4是一连接成二极管型式的P型场效应晶体管,P型场效应晶体管M5用来映像第一电流I1以产生一第三电流I3来作为第一检测结果Sd1。此外,第一开关10225是以一P型场效应晶体管M6来加以实作,其中P型场效应晶体管M6的栅极端Ng6用来接收相位检测器10221所产生的一领先信号Sup,领先信号Sup用来表示中频数据信号Sdif的相位领先于中频反馈数据信号Sfb的相位。第二开关10226是以一N型场效应晶体管M7来加以实作,其中N型场效应晶体管M7的栅极端Ng7用来接收相位检测器10226所产生的一落后信号Sdn,落后信号Sdn用来表示中频数据信号Sdif的相位落后于中频反馈数据信号Sfb的相位。从图4可以得知,当第二调整信号Sad2调整第一相位检测电路1022的参考电流Iref或第一电流镜10223比例时,第三电流I2和第三电流I3亦会对应地被调整,进而使得偏移式锁相回路102的转角频率Fc大致上维持不变。
另一方面,本发明另提供了图5来进一步解释偏移式锁相回路发送器100的实施方式。图5所示是本发明偏移式锁相回路发送器100的待传送数据Sdin、中频数据信号Sdif以及射频数据信号Sdtr的频谱图,其中第5(a)图是混波器1028为高端注入(high-side injection)组态时的频谱图,第5(b)图是混波器1028为低端注入(low-side injection)组态时的频谱图,而待传送数据Sdin、中频数据信号Sdif以及射频数据信号Sdtr的中心频率分别是Fbb、Fif、Frf。当混波器1028为高端注入(high-side injection)组态时,中频信号处理电路106将基频待传送数据Sdin与第二时脉信号信号S2进行混波而产生中频数据信号Sdif时,其中心频率是上升了其中Nd3是第二除频器1050对第一时脉信号S1进行除频以产生第二时脉信号S2的除数。而偏移式锁相回路102将中频数据信号Sdif升频为射频数据信号Sdtr时,其中心频率是上升了Fs1,其中Fs1是第一时脉信号S1的时脉频率。换句话说,当调整电路1035调整第一除频器1048的除数以改变第一时脉信号S1的时脉频率Fs1时,中频数据信号Sdif和中频反馈数据信号Sfb方会位于相同的中心频率。但当混波器1028低端注入(low-side injection)组态时,偏移式锁相回路102将中频数据信号Sdif升频为射频数据信号Sdtr时,其中心频率是上升了Fs1(1-2*Fs1/Nd3),其中Fs1是第一时脉信号的时脉频率,方会使中频数据信号Sdif和中频反馈数据信号Sfb方会位于相同的中心频率。也就是说,本发明偏移式锁相回路发送器100的调整电路1035调整第一除频器1048的除数时并不会造成待传送数据Sdin、中频数据信号Sdif以及射频数据信号Sdtr分别的中心频率Fbb、Fif、Frf过于接近而使得数据出现失真的现象。请注意,此领域具有通常知识者在阅读完上述所揭露的发明后,应可了解当另一除频电路耦接于第二压控振荡器1046与混波器1028之间,用来依据第四除数Nd4对第一时脉信号S1进行除频以产生第四时脉S4时,其亦具有与图5所揭露的技术特征和效果,故在此不另赘述。
综上所述,偏移式锁相回路发送器100的所执行的校正方法可简化为图6所示的步骤,亦即步骤602和步骤604。图6所示是依据本发明一种调整偏移式锁相回路102的闭回路频宽Fbw的方法600的一实施例流程图。由于本实施例的方法600是可以图1的偏移式锁相回路发送器100来加以实现,因此后续关于方法600的操作方法是搭配偏移式锁相回路发送器100来说明。此领域具有通常知识者应可了解,以偏移式锁相回路发送器100来实现信号发送方法600仅是为了方便说明本发明的精神所在,其并不作为本发明的限制。方法600包含有下列步骤:
步骤602:调整第一时脉信号S1并读取相应调整后的第一时脉信号S1所产生的第一控制信号Sc1来计算出第一压控振荡器110的增益参数Kvco;以及
步骤604:依据增益参数Kvco来调整偏移式锁相回路102的闭回路频宽Fbw。
当偏移式锁相回路发送器100被启动后,其会接收基频的待传送数据Sdin。如上所述,此时偏移式锁相回路发送器100的偏移式锁相回路102的闭回路频宽Fbw也许不是预定的闭回路频宽。因此,控制电路1032会执行步骤602和步骤604以先将偏移式锁相回路102的闭回路频宽Fbw校正至该预定的闭回路频宽,如2图所示。此外,在步骤602中,计算出第一压控振荡器110的增益参数Kvco的方法亦可简化为图7所示的步骤。图7所示是依据本发明计算出压控振荡器110的增益参数Kvco的方法的一实施例流程图。步骤602包含有下列步骤:
步骤6021:调整第一除频器1048的一除数,以改变第一时脉S1,进而改变中频反馈数据信号Sfb的时脉频率;
步骤6022:判断第一控制信号Sc1是否达到第一参考电压电平Vmax,若否,则跳至步骤6021,若是,则跳至步骤6023;
步骤6023:依据方程式(3)来计算出对应第一参考电压电平Vmax的最快输出时脉频率Fh;
步骤6024:调整第一除频器1048的一除数,以改变第一时脉S1,进而改变中频反馈数据信号Sfb的时脉频率;
步骤6025:判断第一控制信号Sc1是否达到第二参考电压电平Vmin,若否,则跳至步骤6024,若是,则跳至步骤6026;
步骤6026:依据方程式(4)来计算出对应第二参考电压电平Vmin的最慢输出时脉频率Fl;
步骤6027:依据方程式(5)来计算出第一压控振荡器1026的增益参数Kvco。
在步骤6021与步骤6022中,调整电路1035调整第一除频器1048的除数以改变第一时脉信号S1的时脉频率Fs1,一直到第一控制信号Sc1达到第一参考电压电平Vmax为止。当第一控制信号Sc1达到第一参考电压电平Vmax时,第一除频器1048的除数即为第一除数Nd1,而对应第一参考电压电平Vmax的最快输出时脉频率Fh就可依据方程式(3)来计算出(步骤6023)。同理,偏移式锁相回路发送器100执行步骤6024-6026来求出对应第二参考电压电平Vmin的最慢输出时脉频率Fl。请注意,本实施例的步骤6021以及步骤6024可以整合为单一步骤,此处是为了方便叙述本发明的精神所在而将其分为两个步骤。接着,当得出最快输出时脉频率Fh和最慢输出时脉频率Fl后,调整电路1035就依据方程式(5)来计算出第一压控振荡器1026的增益参数Kvco(步骤6027)。最后,调整电路1035依据增益参数Kvco来调整第一相位检测电路1022的参考电流Iref以使得偏移式锁相回路102的转角频率Fc大致上维持不变,进而使得调整偏移式锁相回路102的闭回路频宽Fbw大致上维持不变(步骤604)。
请参考图8,为本发明的另一较佳实施例。本实施例的一锁相回路800包含有一相位检测电路802、一回路滤波器8044、一压控振荡器806、一除频器808及一控制电路810。本实施例的一锁相回路800与图1中偏移式锁相回路102差异在于以除频器808取代第一混波器1028,故控制电路810直接控制除频器808,以改变除频器除数的方式,获得压控振荡器806的增益参数,其中控制电路810的电路架构与运作方式与图1的控制电路1032雷同。然后,依据该增益参数调整相位检测器802或回路滤波器8044,以使锁相回路800的闭回路频宽Fbw大致上维持固定。
以上所述仅为本发明的较佳实施例,凡根据本发明权利要求范围所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (10)
1.一种锁相回路,包含有:
一时脉产生电路,用来产生一第一时脉信号;
一第一相位检测电路,用来检测一输入数据信号与一反馈数据信号之间的一相位差,以产生一检测结果;
一第一回路滤波电路,耦接于该第一相位检测电路,根据该检测结果以产生一第一控制信号;
一第一压控振荡器,耦接于该第一回路滤波电路,用来依据该第一控制信号来产生一输出数据信号;
一第一混波器,耦接于该第一压控振荡器及该时脉产生电路,用来对该输出数据信号与该第一时脉信号进行混波以产生该反馈数据信号;以及
一控制电路,耦接于该时脉产生电路及该第一回路滤波电路,用来依据该第一控制信号调整该第一时脉信号,以计算出该第一压控振荡器的一增益参数;
该控制电路包含有:
一第一比较器,用来比较该第一控制信号与一第一参考电压,以产生一第一比较结果;
一第二比较器,用来比较该第一控制信号与一第二参考电压,以产生一第二比较结果;以及
一调整电路,用来分别依据该第一比较结果及该第二比较结果来调整该第一时脉信号,以使得该第一控制信号大致上等于该第一参考电压或该第二参考电压,并据以计算出该第一压控振荡器的该增益参数。
2.根据权利要求1所述的锁相回路,其特征在于,该控制电路是依据该增益参数来调整该第一相位检测电路或该第一回路滤波电路,以改变该锁相回路的闭回路频宽。
3.一种锁相回路,包含有:
一时脉产生电路,用来产生一第一时脉信号;
一第一相位检测电路,用来检测一输入数据信号与一反馈数据信号之间的一相位差,以产生一检测结果;
一第一回路滤波电路,耦接于该第一相位检测电路,根据该检测结果以产生一第一控制信号;
一第一压控振荡器,耦接于该第一回路滤波电路,用来依据该第一控制信号来产生一输出数据信号;
一第一混波器,耦接于该第一压控振荡器及该时脉产生电路,用来对该输出数据信号与该第一时脉信号进行混波以产生该反馈数据信号;以及
一控制电路,耦接于该时脉产生电路及该第一回路滤波电路,用来依据该第一控制信号调整该第一时脉信号,以计算出该第一压控振荡器的一增益参数;
该时脉产生电路包含有:
一第二相位检测电路,用来检测一输入时脉信号与一反馈时脉信号之间的一相位差,以产生一第二控制信号;
一第二压控振荡器,耦接于该第二相位检测电路,用来依据该第二控制信号来产生该第一时脉信号;以及
一第一除频电路,耦接于该第二压控振荡器与该第二相位检测电路,用来依据对该第一时脉信号进行除频以产生该反馈时脉信号,其中该第一除频电路是受控于该控制电路;
该控制电路控制该第一除频电路,以改变第一时脉信号,使该第一控制信号大致上等于一第一参考电压,以获得一第一参考频率,以及控制该第一除频电路,以改变该第一时脉信号,使该第一控制信号大致上等于一第二参考电压,以获得一第二参考频率,并据以计算出该第一压控振荡器的该增益参数。
4.根据权利要求3所述的锁相回路,其特征在于,还包含有一信号处理电路,用于将一待传送数据信号转换为该输入数据信号,该信号处理电路包含有:
一相位偏移器,用来依据一第二时脉信号来产生一第一偏移时脉信号以及一第二偏移时脉信号;以及
一第二混波器及一第三混波器,分别用来依据该第一偏移时脉信号及该第二偏移时脉信号对该待传送数据信号进行混波,以产生该输入数据信号。
5.根据权利要求4所述的锁相回路,其特征在于,该时脉产生电路还包含有:
一第二除频电路,耦接于该第二压控振荡器与该信号处理电路之间,对该第一时脉信号进行除频,以产生该第二时脉信号。
6.一种闭回路频宽校正方法,用于校正一锁相回路的闭回路频宽,该锁相回路至少包含一压控振荡器、一回波滤波电路及一相位检测电路,该闭回路频宽校正方法包含有:
(a)根据该压控振荡器的一控制信号与一第一参考电压,调整一时脉信号,以改变该控制信号,直到该控制信号大致上等于该第一参考电压,并决定一第一参考频率;
(b)根据该控制信号与一第二参考电压,调整该时脉信号,以改变该控制信号,直到该控制信号大致上等于该第二参考电压,并决定一第二参考频率;
(c)根据该第一参考电压、该第二参考电压、该第一参考频率及该第二参考频率,计算该压控振荡器的一增益参数;以及
(d)根据该增益参数,调整该相位检测电路或该回路滤波电路,以改变该锁相回路的闭回路频宽。
7.根据权利要求6所述的校正方法,其特征在于,步骤(a)包含有:
(a1)比较该控制信号和该第一参考电压;以及
(a2)若该控制信号大致上等于该第一参考电压,则产出对应该第一参考电压的一第一参考频率,否则,调整该时脉信号并执行步骤(a1),直到该控制信号大致上等于该第一参考电压。
8.根据权利要求6所述的校正方法,其特征在于,步骤(b)包含有:
(b1)比较该控制信号和该第二参考电压;以及
(b2)若该控制信号大致上等于该第二参考电压,则产出对应该第二参考电压的一第二参考频率,否则,调整该时脉信号并执行步骤(b1),直到该控制信号大致上等于该第二参考电压。
9.一种闭回路频宽校正方法,用于校正一锁相回路的闭回路频宽,该锁相回路至少包含一压控振荡器、一回波滤波电路、一除频器及一相位检测电路,该闭回路频宽校正方法包含有:
(a)根据该压控振荡器的一控制信号与一第一参考电压,调整该除频器,以改变该控制信号,直到该控制信号大致上等于该第一参考电压,并决定一第一参考频率;
(b)根据该控制信号与一第二参考电压,调整该除频器,以改变该控制信号,直到该控制信号大致上等于该第二参考电压,并决定一第二参考频率;以及
(c)根据该第一参考电压、该第二参考电压、该第一参考频率及该第二参考频率,计算该压控振荡器的一增益参数。
10.根据权利要求9所述的校正方法,其特征在于,还包含:
(d)根据该增益参数,调整该相位检测电路或该回路滤波电路,以改变该锁相回路的闭回路频宽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910208348 CN102055467B (zh) | 2009-11-05 | 2009-11-05 | 锁相回路与其相关方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910208348 CN102055467B (zh) | 2009-11-05 | 2009-11-05 | 锁相回路与其相关方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102055467A CN102055467A (zh) | 2011-05-11 |
CN102055467B true CN102055467B (zh) | 2013-02-06 |
Family
ID=43959458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910208348 Expired - Fee Related CN102055467B (zh) | 2009-11-05 | 2009-11-05 | 锁相回路与其相关方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102055467B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8942315B1 (en) * | 2014-05-29 | 2015-01-27 | Cypress Semiconductor Corporation | Systems, methods, and devices for frequency calibration of transmitters |
WO2018058337A1 (zh) * | 2016-09-27 | 2018-04-05 | 深圳市汇顶科技股份有限公司 | 指纹辨识系统 |
CN112737579A (zh) * | 2019-10-28 | 2021-04-30 | 瑞昱半导体股份有限公司 | 次采样锁相回路 |
CN110798064B (zh) * | 2019-10-30 | 2021-02-26 | 北京兆芯电子科技有限公司 | 信号调整装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1682446A (zh) * | 2002-09-12 | 2005-10-12 | 因芬尼昂技术股份公司 | 锁相回路 |
CN1879304A (zh) * | 2003-10-03 | 2006-12-13 | 模拟设备股份有限公司 | 锁相环带宽校准电路及其实现方法 |
CN101272366A (zh) * | 2007-03-23 | 2008-09-24 | 联发科技股份有限公司 | 信号产生装置及其相关方法 |
-
2009
- 2009-11-05 CN CN 200910208348 patent/CN102055467B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1682446A (zh) * | 2002-09-12 | 2005-10-12 | 因芬尼昂技术股份公司 | 锁相回路 |
CN1879304A (zh) * | 2003-10-03 | 2006-12-13 | 模拟设备股份有限公司 | 锁相环带宽校准电路及其实现方法 |
CN101272366A (zh) * | 2007-03-23 | 2008-09-24 | 联发科技股份有限公司 | 信号产生装置及其相关方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102055467A (zh) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8154351B2 (en) | Voltage-controlled oscillator and gain calibration technique for two-point modulation in a phase-locked loop | |
US6278338B1 (en) | Crystal oscillator with peak detector amplitude control | |
US5483203A (en) | Frequency synthesizer having modulation deviation correction via presteering stimulus | |
US7579919B1 (en) | Method and apparatus for compensating temperature changes in an oscillator-based frequency synthesizer | |
US8836434B2 (en) | Method and system for calibrating a frequency synthesizer | |
CN102055467B (zh) | 锁相回路与其相关方法 | |
JP2002280901A (ja) | 発振器の調整方法、および調整可能な発振器 | |
TWI419474B (zh) | 鎖相迴路與其相關方法 | |
US6057735A (en) | Amplifier for continuous high gain, narrowband signal amplification | |
US9350296B1 (en) | Systems and methods for calibrating a dual port phase locked loop | |
CN100344065C (zh) | 压控振荡器预设定电路 | |
US20050156676A1 (en) | Synthesizer and calibrating method for the same | |
KR100396880B1 (ko) | 가변 반송 주파수를 가지는 저잡음 주파수 변조기 | |
FI98577C (fi) | Oskillaattorin keskitaajuuden viritysmenetelmä | |
US8090069B2 (en) | Apparatus for generating clock signal with jitter and test apparatus including the same | |
US6650196B2 (en) | Multi-frequency band controlled oscillator | |
US6269388B1 (en) | Circuit for generating a trapezoidal signal with controlled wavefronts, particularly for a converter of satellite receiver | |
CN204481795U (zh) | 一种低相噪微波频率源锁相电路和设备 | |
US11309869B1 (en) | Oscillating signal generator and filter circuit | |
JP3672913B2 (ja) | 携帯型無線機における発振周波数補正回路 | |
KR930002754B1 (ko) | 주파수 합성방식의 동조 튜너회로 | |
US8731025B2 (en) | Offset phase-locked loop transmitter and method thereof | |
CN209787164U (zh) | 一种新型校园安防对讲系统 | |
KR950002440B1 (ko) | 전압제어발진기의 발진주파수 보상방법 | |
KR20090094051A (ko) | 위상 동기 루프의 루프-필터의 튜닝 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130206 Termination date: 20191105 |