JP2001160752A - 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置 - Google Patents
位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置Info
- Publication number
- JP2001160752A JP2001160752A JP34252599A JP34252599A JP2001160752A JP 2001160752 A JP2001160752 A JP 2001160752A JP 34252599 A JP34252599 A JP 34252599A JP 34252599 A JP34252599 A JP 34252599A JP 2001160752 A JP2001160752 A JP 2001160752A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- control current
- phase
- locked loop
- oscillation frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
くても、チップにおける占有面積を削減し、ロックアッ
プタイムを短縮し、外乱に強くする。 【解決手段】 開示される位相同期ループの同期方法
は、位相周波数比較器11から供給されるアップクロッ
ク/UCK又はダウンクロックDCKに基づいてチャー
ジポンプ13から流出又は流入される制御電流ICをL
PF14で平滑化して制御電圧とし、発振周波数帯域設
定データDTFに基づいた発振周波数帯域の制御電圧に
応じた発振周波数を有する内部クロックCKIをVCO
15で発振し、分周器16で逓倍率設定データDTDに
基づいた分周比Nで内部クロックCK Iを分周して分周
クロックCKDとして出力するPLLにおいて、発振周
波数帯域設定データDTF及び逓倍率設定データDTD
に基づいて、制御電流ICの値を変更する。
Description
(PLL;Phase Locked Loop)の同期方法、位相同期
ループ及び該位相同期ループを備えた半導体装置に関
し、詳しくは、半導体装置の内外から供給される基準ク
ロックに内部クロックを同期させる位相同期ループの同
期方法、位相同期ループ及び該位相同期ループを備えた
半導体装置に関する。
を安定かつ効率良く動作させる手法の1つとして、デジ
タル回路内のすべてのラッチを1個のクロックに同期さ
せて動作させる同期式回路設計がある。大規模集積回路
(LSI)、超大規模集積回路(VLSI)、あるいは
超々大規模集積回路(ULSI)等の半導体装置もチッ
プ上に1つのデジタル回路が形成されており、その回路
設計として同期式回路設計が主流である。このような同
期式回路設計によって回路設計されたデジタル回路が正
しく機能するためには、すべてのラッチが同一のタイミ
ングで動作する必要がある。というのは、各ラッチに入
力されるクロック間にずれがあると、以下に示すような
不都合が生じてしまうからである。すなわち、例えば、
複数個のラッチが縦続接続されてシフトレジスタを構成
している場合、後段のラッチに入力されるクロックの立
ち上がり又は立ち下がりが前段のラッチに入力されるク
ロックの立ち上がり又は立ち下がりよりわずかに遅れる
と、後段のラッチが前段のラッチの出力データを取り込
もうとした瞬間に前段のラッチの出力データが変化する
ので、本来クロックの1周期分だけ遅延すべきデータが
後段のラッチから直ちに出力されるなど、後段のラッチ
が誤動作してしまう虞がある。このような現象をレーシ
ングと呼ぶ。また、同期式半導体記憶装置においては、
CPU(中央処理装置)から供給されるデータ読出コマ
ンドに応じて、外部から供給される外部クロックに同期
して生成された内部クロックに同期させてデータを読み
出すが、この同期がずれていると、CPUがデータを正
確に読み取ることができず、CPUひいてはシステム全
体が故障してしまう。
置の高集積化、高速化が進むことによって、半導体装置
を構成するラッチの数も多くなってきているので、半導
体装置のチップ上にデジタル回路を形成した場合、同時
動作するラッチの数が多くなっており、上記レーシング
や上記データの読み取りミスが発生する危険性が増大し
ている。そこで、最近では、すべてのラッチに供給する
クロックを、半導体装置の外部又は、半導体装置内部の
クロック生成手段から供給される基準クロックに同期さ
せるために、位相同期ループ(PLL;Phase Locked L
oop)が設けられた半導体装置が作製されている。
置の高速化に対応して、半導体装置が高い周波数のクロ
ックで動作することが要求されているが、半導体装置の
外部から供給される基準クロックの周波数自体を高くす
ると、消費電流が飛躍的に増大してしまう。そこで、最
近では、半導体装置の外部から供給される基準クロック
の周波数自体を低く抑えておき、半導体装置内部にPL
Lを設け、基準クロックに同期すると共に、その周波数
が必要とする周波数まで逓倍されたクロックを発生する
ことが通常行われている。
導体装置は、百万個以上のトランジスタから構成される
ものも実現されており、トランジスタ・レベルの回路設
計を直接行うことは不可能である。そこで、CPU、R
OM、RAM等をそれぞれ1個の機能ブロックとし、所
望の機能が得られるように、システム全体の動作や構成
を決定するシステム設計と、システム設計で決定された
仕様に基づいて、各機能ブロック間の関係及び各機能ブ
ロック内部の動作を決定する論理設計と、各機能ブロッ
クをナンド・ゲート、ノア・ゲート、ラッチ、あるいは
カウンタ等の論理素子の組み合わせで構成する詳細論理
設計と、論理設計に基づく回路仕様を満たすように、ト
ランジスタ・レベルの電子回路と素子の特性を決定する
回路設計とを順次段階的に行う必要がある。このうち、
論理設計段階においては、上記したPLLは機能ブロッ
クを構成する1個の回路ブロックとして取り扱われ、論
理設計者は、回路ブロックの個々の性能を特に考慮する
ことなく、自由に論理設計を行う。したがって、このよ
うな回路ブロックとして取り扱われるPLLは、汎用性
が要求されるため、クロックの発振周波数帯域が広く、
基準クロックの発振周波数に対するクロックの発振周波
数の倍率を意味する逓倍率の変更範囲が広いことが要求
される。
広い逓倍率変更範囲を有するPLLの構成例を示すブロ
ック図である。この例のPLLは、位相周波数比較器1
と、チャージポンプ2と、ローパスフィルタ(LPF)
3と、電圧制御発振器(VCO)4と、分周器5とから
構成されており、半導体装置のチップ上に形成されてい
る。位相周波数比較器1は、半導体装置の内外から供給
される基準クロックCKRと分周器5から供給される分
周クロックCKDとの間の位相周波数差を検出して、こ
の位相周波数差に応じたパルス幅のアップクロック/U
CK(アクティブロー)又はダウンクロックDCK(ア
クティブハイ)をチャージポンプ2に供給する。チャー
ジポンプ2は、位相周波数比較器1から供給される位相
周波数差に応じたパルス幅のアップクロック/UCKに
基づいて制御電流ICを流出してLPF3を構成するコ
ンデンサに電荷を充電したり、位相周波数比較器1から
供給される位相周波数差に応じたパルス幅のダウンクロ
ックDCKに基づいてLPF3から制御電流ICを流入
させてLPF3を構成するコンデンサに蓄えられた電荷
を放電する。
Rを有する抵抗6と容量値C1を有するコンデンサ7と
が縦続接続され、これらと、容量値C2を有するコンデ
ンサ8とが並列接続されて構成された2次のループフィ
ルタであり、チャージポンプ2の出力端と接地との間に
介挿され、制御電流ICを平滑化して制御電圧として出
力する。VCO4は、図示せぬCPUから供給される、
例えば、2ビットの発振周波数帯域設定データDTFに
基づいて、発振周波数帯域が例えば、4段階に設定さ
れ、設定された発振周波数帯域において、LPF3から
供給される制御電圧に応じた発振周波数を有する内部ク
ロックCKIを発振して分周器5に供給する。分周器5
は、図示せぬCPUから供給される、例えば、7ビット
の逓倍率設定データDTDに基づいて設定された逓倍率
Nに基づいて、内部クロックCKIを分周して分周クロ
ックCKDとして位相周波数比較器1に供給する。この
例のPLLにおいては、基準クロックCKRの発振周波
数をfとした場合、内部クロックCKIの発振周波数は
(N×f)となるので、Nは逓倍率を意味するが、分周
器5において、内部クロックCKIを基準クロックCK
Rの発振周波数fと同一の発振周波数を有する分周クロ
ックCKDに分周するという点では、Nは分周比を意味
している。
来のPLLのオープンループゲインG(s)は、式
(1)によって表される。
チャージポンプ2の制御電流、F(s)はLPF3の伝
達関数、KVはVCO4の変調感度、Nは逓倍率であ
る。例えば、発振周波数帯域を50〜300MHzと
し、逓倍率Nを2〜128倍とした場合、VCO4の変
調感度KVは、LPF3から供給される1Vの制御電圧
に対して、製造上のバラツキや電圧変動の影響により、
67.3〜401MHzとなってしまっている。したが
って、式(1)から分かるように、PLLのオープンル
ープゲインG(s)は、約381倍(=(401/2)
/(67.3/128))変動することになる。制御理
論によれば、PLLのオープンループゲインG(s)が
0dBの時にその位相∠G(s)が発振条件である位相
遅れ(−180゜)からどれだけ余裕があるかを示す位
相余裕は、制御系の安定のためには、45゜以上あるこ
とが望ましい。
ンループゲインG(s)が約381倍も変動すると、図
12に示すボード線図において、同図(a)に矢印で示
すように、ゲイン線図は上下に平行移動するため、0d
Bとなる角周波数ωもこれに応じて変動することにな
る。これに対して、同図(b)に示すように、位相線図
は変動しない。したがって、ゲイン線図が最も下降した
場合の位相余裕(図12(1)の点a参照)やゲイン線
図が最も上昇した場合の位相余裕(図12(1)の点b
参照)は、同図(b)に示すように、45゜より少なく
なるおそれ(図12(2)の小さい矢印参照)があり、
その場合には、ダンピングファクタが小さくなるため、
図13に曲線aで示すように、リンギングが発生しやす
くなる。これにより、基準クロックCKRがPLLに供
給されてから基準クロックCKRに分周クロックCKD
が同期するまでの過程(ロックアップ過程)においてV
CO4の発振周波数が大きく変動するため、所定の発振
周波数への収束が遅くなってしまう。この基準クロック
CKRがPLLに供給されてからVCO4の発振周波数
が所定の発振周波数へ収束するまでの時間をロックアッ
プタイムという。なお、図13の曲線bは、位相余裕が
充分にある場合のロックアップ過程におけるVCO4の
発振周波数の収束過程を表している。また、基準クロッ
クCKRの発振周波数が何らかの外部的原因で変動して
また元の周波数に戻るという現象が発生する場合がある
が、この場合、PLLは、上記ロックアップ過程と同様
の挙動を示す。このため、上記した位相余裕が少なく、
ダンピングファクタが小さいPLLにおいては、リンギ
ングが発生しやすくなるため、ジッタが増加してしま
う。
した場合の位相余裕を充分に取るために、LPF3を構
成するコンデンサ7の容量値C1を大きくすると共に、
ゲイン線図が最も下降した場合の位相余裕を充分に取る
ために、コンデンサ8の容量値C2をコンデンサ7の容
量値C1より充分に小さくしていた。例えば、抵抗6の
抵抗値Rを33kΩとした場合、コンデンサ7の容量値
C1は240pF、コンデンサ8の容量値C2は8pF
(容量値C1の30分の1)としていた。ところが、こ
のようなLPF3を有するPLLを半導体装置で構成し
た場合、LPF3のチップにおける占有面積は、例え
ば、245μm×245μmとなり、PLL全体のチッ
プにおける占有面積の33.5%をも占めることにな
る。そこで、従来では、例えば、特開平10−2336
82号公報(特許第2933134号公報)に開示され
ているように、VCOの発振周波数に応じてLPFを構
成するコンデンサを切り替える技術が提案されている。
しかし、この技術では、複数個のコンデンサを予め設け
る必要があり、LPFのチップにおける占有面積はかえ
って増加してしまうという欠点がある。
もので、発振周波数帯域が広く、逓倍率変更範囲が広い
場合でも、チップにおける占有面積を削減でき、ロック
アップタイムを短縮でき、しかも、外乱に強くできる位
相同期ループの同期方法、位相同期ループ及び該位相同
期ループを備えた半導体装置を提供することを目的とし
ている。
に、請求項1記載の発明は、基準クロックと分周クロッ
クとの間の位相周波数差に応じたパルス幅又はパルス数
のアップクロック又はダウンクロックを出力する位相周
波数比較器と、上記アップクロック又はダウンクロック
に基づいて制御電流を流出又は流入するチャージポンプ
と、上記制御電流を平滑化して制御電圧として出力する
ローパスフィルタと、設定された変調感度に基づいて、
上記制御電圧に応じた発振周波数を有する内部クロック
を発振する電圧制御発振器と、設定された逓倍率に基づ
いて、上記内部クロックを分周して上記分周クロックと
して出力する分周器とを少なくとも備えた位相同期ルー
プの同期方法に係り、上記変調感度及び上記逓倍率に基
づいて、上記制御電流の値を変更することを特徴として
いる。
クと分周クロックとの間の位相周波数差に応じたパルス
幅又はパルス数のアップクロック又はダウンクロックを
出力する位相周波数比較器と、上記アップクロック又は
ダウンクロックに基づいて制御電流を流出又は流入する
チャージポンプと、上記制御電流を平滑化して制御電圧
として出力するローパスフィルタと、複数個の発振周波
数帯域の中から選択された1個の発振周波数帯域におい
て、上記制御電圧に応じた発振周波数を有する内部クロ
ックを発振する電圧制御発振器と、設定された逓倍率に
基づいて、上記内部クロックを分周して上記分周クロッ
クとして出力する分周器とを少なくとも備えた位相同期
ループの同期方法に係り、上記発振周波数帯域及び上記
逓倍率に基づいて、上記制御電流の値を変更することを
特徴としている。
は2記載の位相同期ループの同期方法に係り、上記制御
電流の値は、上記位相同期ループのオープンループゲイ
ンを一定の範囲内に抑えるように変更することを特徴と
している。
ループは、基準クロックと分周クロックとの間の位相周
波数差に応じたパルス幅又はパルス数のアップクロック
又はダウンクロックを出力する位相周波数比較器と、上
記アップクロック又はダウンクロックに基づいて制御電
流を流出又は流入するチャージポンプと、上記制御電流
を平滑化して制御電圧として出力するローパスフィルタ
と、設定された変調感度に基づいて、上記制御電圧に応
じた発振周波数を有する内部クロックを発振する電圧制
御発振器と、設定された逓倍率に基づいて、上記内部ク
ロックを分周して上記分周クロックとして出力する分周
器と、上記変調感度及び上記逓倍率に基づいて、上記制
御電流の値を変更する制御電流変更手段とを備えてなる
ことを特徴としている。
ループは、基準クロックと分周クロックとの間の位相周
波数差に応じたパルス幅又はパルス数のアップクロック
又はダウンクロックを出力する位相周波数比較器と、上
記アップクロック又はダウンクロックに基づいて制御電
流を流出又は流入するチャージポンプと、上記制御電流
を平滑化して制御電圧として出力するローパスフィルタ
と、複数個の発振周波数帯域の中から選択された1個の
発振周波数帯域において、上記制御電圧に応じた発振周
波数を有する内部クロックを発振する電圧制御発振器
と、設定された逓倍率に基づいて、上記内部クロックを
分周して上記分周クロックとして出力する分周器と、上
記発振周波数帯域及び上記逓倍率に基づいて、上記制御
電流の値を変更する制御電流変更手段とを備えてなるこ
とを特徴としている。
は5記載の位相同期ループに係り、上記制御電流変更手
段は、上記位相同期ループのオープンループゲインを一
定の範囲内に抑えるように上記制御電流の値を変更する
ことを特徴としている。
至6のいずれか1に記載の位相同期ループに係り、上記
チャージポンプは、それぞれ異なる値の定電流を供給す
る複数個の定電流源を有し、上記制御電流変更手段から
供給される信号に基づいて選択された定電流源の定電流
を上記制御電流として流出又は流入することを特徴とし
ている。
載の位相同期ループに係り、上記チャージポンプは、上
記アップクロックに基づいて上記制御電流を流出する機
能と、上記ダウンクロックに基づいて上記制御電流を流
入する機能とを切り換える切換手段と、上記制御電流を
流出又は流入する入出力手段とは、別個に設けられてい
ることを特徴としている。
は8記載の位相同期ループに係り、上記チャージポンプ
は、上記複数個の定電流源がその定電流の値が近いもの
同士毎に複数のブロックに分割されると共に、各ブロッ
ク毎に、上記制御電流変更手段から供給される信号に基
づいて定電流源を選択する定電流源選択手段、上記切換
手段及び上記電流流出流入手段が設けられていることを
特徴としている。
装置は、請求項4乃至9のいずれか1に記載の位相同期
ループを備えたことを特徴としている。
く、逓倍率変更範囲が広い場合でも、チップにおける占
有面積を削減することができ、ロックアップタイムを短
縮することができ、しかも、外乱に強くすることができ
る。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 A.第1の実施例 まず、この発明の第1の実施例について説明する。図1
は、この発明の第1の実施例であるPLLの構成を示す
ブロック図である。この例のPLLは、位相周波数比較
器11と、デコーダ12と、チャージポンプ13と、L
PF14と、VCO15と、分周器16とから構成され
ており、半導体装置のチップ上に1個の回路ブロックと
して形成されている。この例のPLLにおいては、内部
クロックCKIの発振周波数帯域は50〜300MHz
に設定し、第1のレンジ(50〜80MHz)、第2の
レンジ(80〜125MHz)、第3のレンジ(125
〜200MHz)、第4のレンジ(200〜300MH
z)の4つのレンジに分割する。また、逓倍率Nは2〜
128倍に設定し、第1のレンジ(2〜5倍)、第2の
レンジ(6〜16倍)、第3のレンジ(17〜45
倍)、第4のレンジ(46〜128倍)の4つのレンジ
に分割する。このように、発振周波数帯域を4つのレン
ジに分割し、各レンジ内の最大周波数の最小周波数に対
する倍率をいずれも1.5〜1.6倍程度に設定すると
共に、逓倍率Nを4つのレンジに分割し、各レンジ内の
最大逓倍率の最小逓倍率に対する倍率をいずれも2.5
〜3倍程度に設定するのは、半導体装置の製作上の便宜
からである。
外から供給される基準クロックCK Rと分周器16から
供給される分周クロックCKDとの間の位相周波数差を
検出して、この位相周波数差に応じたパルス幅のアップ
クロック/UCK(アクティブロー)又はダウンクロッ
クDCK(アクティブハイ)をチャージポンプ13に供
給する。デコーダ12は、図示せぬCPUから供給され
る、上記した第1〜第4のレンジのうちのいずれかのレ
ンジを設定するための2ビットの発振周波数帯域設定デ
ータDTFと、上記した2〜128倍の逓倍率Nのいず
れかを設定するための7ビットの逓倍率設定データDT
Dとに基づいて、チャージポンプ13の制御電流ICを
定電流IC1〜IC4のいずれかに設定するための制御
電流設定信号S1〜S4のいずれかを生成してチャージ
ポンプ13に供給する。ここで、図2に発振周波数帯域
の各レンジと、逓倍率の各レンジと、制御電流設定信号
S1〜S4との関係の一例を示す。
供給される制御電流設定信号S1〜S4のいずれかに基
づいて定電流IC1〜IC4のいずれかが設定され、位
相周波数比較器11から供給される位相周波数差に応じ
たパルス幅のアップクロック/UCKに基づいて、設定
された制御電流ICを流出してLPF14を構成するコ
ンデンサに電荷を充電したり、位相周波数比較器11か
ら供給される位相周波数差に応じたパルス幅のダウンク
ロックDCKに基づいてLPF14から設定された制御
電流ICを流入させてLPF14を構成するコンデンサ
に蓄えられた電荷を放電する。ここで、図3にチャージ
ポンプ13の構成の一例を示す。この例のチャージポン
プ13は、定電流源211〜214及び221〜224
と、NチャネルのMOSトランジスタ231〜234、
241〜244及び25と、PチャネルのMOSトラン
ジスタ26とから構成されている。定電流源211及び
221は、例えば、0.78μAの定電流IC1をそれ
ぞれ対応するMOSトランジスタ231及び241に供
給する。定電流源212及び222は、例えば、2.3
μAの定電流IC2をそれぞれ対応するMOSトランジ
スタ232及び242に供給する。定電流源213及び
223は、例えば、7.0μAの定電流IC3をそれぞ
れ対応するMOSトランジスタ233及び243に供給
する。定電流源214及び224は、例えば、16.3
μAの定電流IC4をそれぞれ対応するMOSトランジ
スタ234及び244に供給する。MOSトランジスタ
231〜234は、それぞれ対応するアクティブハイの
制御電流設定信号S1〜S4によってオンして、対応す
る定電流源211〜214から供給される定電流IC1
〜IC4を、アクティブローのアップクロック/UCK
によりオンしたMOSトランジスタ26を介して制御電
流ICとして流出させる。MOSトランジスタ241〜
244は、それぞれ対応するアクティブハイの制御電流
設定信号S1〜S4によってオンして、アクティブハイ
のダウンクロックDCKによりオンしたMOSトランジ
スタ25を介して対応する定電流源221〜224の定
電流IC1〜IC4を制御電流ICとして流入させる。
様、図11に示すように、抵抗値Rを有する抵抗6と容
量値C1を有するコンデンサ7とが縦続接続され、これ
らと、容量値C2を有するコンデンサ8とが並列接続さ
れて構成された2次のループフィルタであり、チャージ
ポンプ13の出力端と接地との間に介挿され、制御電流
ICを平滑化して制御電圧として出力する。但し、抵抗
6の抵抗値Rは33kΩ、コンデンサ7の容量値C1は
80pF、コンデンサ8の容量値C2は8pF(容量値
C1の10分の1)に設定されている。したがって、L
PF14のチップにおける占有面積は、例えば、152
μm×152μmとなり、PLL全体のチップにおける
占有面積の15.9%に抑えることができる。VCO1
5は、図示せぬCPUから供給される2ビットの発振周
波数帯域設定データDTFに基づいて設定されたレンジ
の発振周波数帯域において、LPF14から供給される
制御電圧に応じた発振周波数を有する内部クロックCK
Iを発振して分周器16に供給する。分周器16は、図
示せぬCPUから供給される7ビットの逓倍率設定デー
タDTDに基づいて設定された逓倍率Nに基づいて、内
部クロックCKIを分周して分周クロックCKDとして
位相周波数比較器11に供給する。
由について説明する。まず、この例のPLLのオープン
ループゲインG(s)も上記した式(1)で表されるの
で、発振周波数帯域が50〜300MHzであり、逓倍
率Nが2〜128倍であるとすると、VCO15の変調
感度KVは、LPF14から供給される1Vの制御電圧
に対して、67.3〜401MHzという範囲になって
いる。一方、LPF14をそれぞれ構成する、抵抗6の
抵抗値Rは33kΩ、コンデンサ7の容量値C1は80
pF、コンデンサ8の容量値C2は8pFに設定されて
いる。したがって、このままではPLLのオープンルー
プゲインG(s)の変動が大きく、位相余裕が小さいた
め、ロックアップタイムが長く、しかも、外乱に弱い。
そこで、この例においては、チャージポンプ13の制御
電流ICを発振周波数帯域設定データDTFと逓倍率設
定データDTDとに基づいて切り換えることにより、P
LLのオープンループゲインG(s)の変動を抑えるこ
とにする。すなわち、上記した式(1)から分かるよう
に、PLLのオープンループゲインG(s)は、VCO
15の変調感度KV及び逓倍率Nが変更されることによ
り大幅に変動するが、VCO15の変調感度KV及び逓
倍率Nの変更分を相殺するように、すなわち、VCO1
5の変調感度KVと逓倍率Nとの商(KV/N)の変動
を相殺するようにチャージポンプ13の制御電流ICを
切り換えれば、PLLのオープンループゲインG(s)
の変動を一定範囲内に抑えることができる。そして、P
LLのオープンループゲインG(s)の変動を一定範囲
内に抑えれば、ゲイン線図は図12(a)に示すような
大きな変動を示さないから、この例のように、LPF1
4を構成するコンデンサ7の容量値C1を小さい値に設
定しても、位相余裕を充分にとることができるのであ
る。したがって、位相余裕が充分にとれているので、図
12に曲線bで示すように、ダンピングファクタが大き
く、ロックアップタイムが短縮され、しかも、外乱にも
強くなるので、ジッタが減少する。
明する。まず、図示せぬCPUは、例えば、第1のレン
ジ(50〜80MHz)を設定するための2ビットの発
振周波数帯域設定データDTF(「00」)をVCO1
5及びデコーダ12に供給すると共に、例えば、第1の
レンジ(2〜5倍)のうちの例えば、3倍の逓倍率Nを
設定するための7ビットの逓倍率設定データDT
D(「0000001」)を分周器16及びデコーダ1
2に供給する。これにより、デコーダ12は、2ビット
の発振周波数帯域設定データDTF(「00」)と、7
ビットの逓倍率設定データDTDと(「000000
1」)に基づいて、チャージポンプ13の制御電流IC
を定電流IC2に設定するためのアクティブハイの制御
電流設定信号S2(図2参照)を生成してチャージポン
プ13に供給する。したがって、チャージポンプ13に
おいて、アクティブハイの制御電流設定信号S2により
MOSトランジスタ232及び242がそれぞれオンす
るので、位相周波数比較器11からアクティブローのア
ップクロック/UCKが供給された場合には、定電流源
212から供給される定電流IC2が、アクティブロー
のアップクロック/UCKによりオンしたMOSトラン
ジスタ26を介して制御電流ICとして流出してLPF
14を構成するコンデンサ7及び8に電荷を充電し、位
相周波数比較器11からアクティブハイのダウンクロッ
クDCKが供給された場合には、アクティブハイのダウ
ンクロックDCKによりオンしたMOSトランジスタ2
5を介して定電流源222の定電流IC2を制御電流I
Cとして流入させる。なお、これ以降のPLL各部の動
作については、従来と略同様であるので、その説明を省
略する。
は、この発明の第2の実施例であるPLLの構成を示す
ブロック図である。この図において、図1の各部に対応
する部分には同一の符号を付け、その説明を省略する。
この図に示すPLLにおいては、図1に示すチャージポ
ンプ13に代えて、チャージポンプ31が新たに設けら
れていると共に、インバータ32及び33が新たに設け
られている。インバータ32は、アクティブローのアッ
プクロック/UCKを反転してアップクロックUCKと
してチャージポンプ31に供給する。インバータ33
は、アクティブハイのダウンクロックDCKを反転して
ダウンクロック/DCKとしてチャージポンプ31に供
給する。
を示す回路図である。この図において、図3の各部に対
応する部分には同一の符号を付け、その説明を省略す
る。この図に示すチャージポンプ31においては、図3
に示すMOSトランジスタ25及び26に代えて、トラ
ンファゲート41及び42が新たに設けられていると共
に、NチャネルのMOSトランジスタ43〜45及びP
チャネルのMOSトランジスタ46〜48が新たに設け
られている。トランファゲート41は、その両端にアク
ティブローのアップクロック/UCK及びアップクロッ
クUCKが印加されることによりオンして、MOSトラ
ンジスタ44のゲートとMOSトランジスタ45のゲー
トとを接続する。トランファゲート42は、その両端に
アクティブハイのダウンクロックDCK及びダウンクロ
ック/DCKが印加されることによりオンして、MOS
トランジスタ47のゲートとMOSトランジスタ48の
ゲートとを接続する。
クUCKが印加されることによりオンして、MOSトラ
ンジスタ45のゲート電圧を電源電圧VDDにプルアッ
プする。MOSトランジスタ44及び45においては、
トランファゲート41がオンすることにより、互いのゲ
ートが接続され、MOSトランジスタ43がオフするこ
とにより、MOSトランジスタ45のゲートに電源電圧
VDDが印加されなくなると、ミラー効果により、アク
ティブハイの制御電流設定信号S1〜S4のいずれかに
よってオンしたMOSトランジスタ241〜244のい
ずれかを介してMOSトランジスタ44に流れる定電流
IC1〜IC4のいずれかと略等しい電流がMOSトラ
ンジスタ45に流れ、その電流が制御電流ICとして流
出される。
ク/DCKが印加されることによりオンして、MOSト
ランジスタ48のゲート電圧を接地にプルダウンする。
MOSトランジスタ47及び48においては、トランフ
ァゲート42がオンすることにより、互いのゲートが接
続されると共に、MOSトランジスタ46がオフするこ
とにより、MOSトランジスタ48のゲートが接地され
なくなると、ミラー効果により、アクティブハイの制御
電流設定信号S1〜S4のいずれかによってオンしたM
OSトランジスタ231〜234のいずれかを介してM
OSトランジスタ47に流れる定電流IC1〜IC4の
いずれかと略等しい電流が制御電流ICとしてMOSト
ランジスタ48に流入される。
明する。まず、図示せぬCPUは、例えば、第2のレン
ジ(80〜125MHz)を設定するための2ビットの
発振周波数帯域設定データDTF(「01」)をVCO
15及びデコーダ12に供給すると共に、例えば、第3
のレンジ(17〜45倍)のうちの例えば、40倍の逓
倍率Nを設定するための7ビットの逓倍率設定データD
TD(「100111」)を分周器16及びデコーダ1
2に供給する。これにより、デコーダ12は、2ビット
の発振周波数帯域設定データDTF(「01」)と、7
ビットの逓倍率設定データDTDと(「10011
1」)に基づいて、チャージポンプ31の制御電流IC
を定電流IC3に設定するためのアクティブハイの制御
電流設定信号S3(図2参照)を生成してチャージポン
プ31に供給する。したがって、チャージポンプ31に
おいて、アクティブハイの制御電流設定信号S3により
MOSトランジスタ233及び243がそれぞれオンす
る。これにより、位相周波数比較器11からアクティブ
ローのアップクロック/UCKが供給されると共に、イ
ンバータ32からアップクロックUCKが供給された場
合には、トランファゲート41がオンしてMOSトラン
ジスタ44及び45の互いのゲートが接続されると共
に、MOSトランジスタ43がオフしてMOSトランジ
スタ45のゲートに電源電圧VDDが印加されなくな
る。したがって、ミラー効果により、アクティブハイの
制御電流設定信号S3によってオンしたMOSトランジ
スタ243を介してMOSトランジスタ44に流れる定
電流IC3と略等しい電流がMOSトランジスタ45に
流れ、その電流が制御電流ICとして流出してLPF1
4を構成するコンデンサ7及び8に電荷を充電する。こ
れに対し、位相周波数比較器11からアクティブハイの
ダウンクロックDCKが供給されると共に、インバータ
33からダウンクロック/DCKが供給された場合に
は、トランファゲート42がオンしてMOSトランジス
タ47及び48の互いのゲートが接続されると共に、M
OSトランジスタ46がオフしてMOSトランジスタ4
8のゲートが接地されなくなる。したがって、ミラー効
果により、アクティブハイの制御電流設定信号S3によ
ってオンしたMOSトランジスタ233を介してMOS
トランジスタ47に流れる定電流IC3と略等しい電流
が制御電流ICとしてMOSトランジスタ48に流入さ
れる。なお、これ以降のPLL各部の動作については、
従来と略同様であるので、その説明を省略する。
した第1の実施例で得られる効果の他、アップクロック
/UCK又はダウンクロックDCKが供給された際のノ
イズの発生防止という効果が得られる。というのは、図
3に示すチャージポンプ13においては、MOSトラン
ジスタ25及び26がスイッチングトランジスタと出力
トランジスタの両方を兼ねているため、アップクロック
/UCK又はダウンクロックDCKが供給されることに
よりMOSトランジスタ25又は26がオンする際に、
MOSトランジスタ25及び26それぞれの寄生容量に
起因するノイズが発生しやすい。これに対し、この例の
PLLにおいては、出力トランジスタであるMOSトラ
ンジスタ45及び48は、それぞれドレインに電源電圧
VDDが印加されたり、接地されているので、トランス
ファゲート41又は42がオンしても、MOSトランジ
スタ45又は48のそれぞれドレインの電位は一定して
おり、ノイズが発生しにくい。
は、この発明の第3の実施例であるPLLの構成を示す
ブロック図である。この図において、図1の各部に対応
する部分には同一の符号を付け、その説明を省略する。
この図に示すPLLにおいては、図1に示すチャージポ
ンプ13に代えて、チャージポンプ51が新たに設けら
れている。図7は、チャージポンプ51の構成の一例を
示す回路図である。この図において、図3の各部に対応
する部分には同一の符号を付け、その説明を省略する。
この図に示すチャージポンプ51においては、図3に示
すMOSトランジスタ25及び26に代えて、Nチャネ
ルのMOSトランジスタ521及び522と、Pチャネ
ルのMOSトランジスタ531及び532とが新たに設
けられていると共に、定電流IC1及びIC2が流出又
は流入されるブロックと、定電流IC3及びIC4が流
出又は流入されるブロックとに分割されている。MOS
トランジスタ231及び232は、それぞれ対応するア
クティブハイの制御電流設定信号S1及びS2によって
オンして、対応する定電流源211及び212から供給
される定電流IC1及びIC2を、アクティブローのア
ップクロック/UCKによりオンしたMOSトランジス
タ521を介して制御電流ICとして流出させる。同様
に、MOSトランジスタ233及び234は、それぞれ
対応するアクティブハイの制御電流設定信号S3及びS
4によってオンして、対応する定電流源213及び21
4から供給される定電流IC3及びIC4を、アクティ
ブローのアップクロック/UCKによりオンしたMOS
トランジスタ522を介して制御電流ICとして流出さ
せる。また、MOSトランジスタ241及び242は、
それぞれ対応するアクティブハイの制御電流設定信号S
1及びS2によってオンして、アクティブハイのダウン
クロックDCKによりオンしたMOSトランジスタ53
1を介して対応する定電流源221及び222の定電流
IC1及びIC2を制御電流ICとして流入させる。同
様に、MOSトランジスタ243及び244は、それぞ
れ対応するアクティブハイの制御電流設定信号S3及び
S4によってオンして、アクティブハイのダウンクロッ
クDCKによりオンしたMOSトランジスタ532を介
して対応する定電流源223及び224の定電流IC3
及びIC4を制御電流ICとして流入させる。なお、P
LL各部の動作については、上記した第1の実施例と略
同様であるので、その説明を省略する。
した第1の実施例で得られる効果の他、回路特性の最適
化という効果が得られる。というのは、図3から分かる
ように、MOSトランジスタ25及び26には、制御電
流ICとして定電流IC1〜IC4が流れることになる
が、定電流IC4(16.3μA)は定電流I
C1(0.78μA)の20倍以上もあるため、そのよ
うな広範囲の電流をMOSトランジスタ25及び26に
流そうすると回路特性を多少犠牲にする必要がある。こ
れに対し、この例のPLLにおいては、定電流IC1及
びIC2が流出又は流入されるブロックと、定電流I
C3及びIC4が流出又は流入されるブロックとに分割
されており、MOSトランジスタ521及び531に流
れる制御電流I Cは、定電流IC1(0.78μA)と
定電流IC2(2.3μA)であり、MOSトランジス
タ522及び532に流れる制御電流ICは、定電流I
C3(7.0μA)と定電流IC4(16.3μA)で
あり、電流の範囲は2〜3倍程度である。このように2
〜3倍程度の電流を流すMOSトランジスタ521及び
531並びに521及び531を作製することは比較的
容易であるから、回路特性を最適化することができるの
である。
は、この発明の第4の実施例であるPLLの構成を示す
ブロック図である。この図において、図4の各部に対応
する部分には同一の符号を付け、その説明を省略する。
この図に示すPLLにおいては、図4に示すチャージポ
ンプ31に代えて、チャージポンプ61が新たに設けら
れている。図9は、チャージポンプ61の構成の一例を
示す回路図である。この図において、図5の各部に対応
する部分には同一の符号を付け、その説明を省略する。
この図に示すチャージポンプ61においては、図5に示
すトランスファゲート41及び42、MOSトランジス
タ43〜48に代えて、トランスファゲート711、7
12、721及び722と、NチャネルのMOSトラン
ジスタ731、73 2、741、742、751及び7
52と、PチャネルのMOSトランジスタ761、76
2、771、772、781及び782とが新たに設け
られていると共に、定電流IC1及びIC2が流出又は
流入されるブロックと、定電流IC3及びIC4が流出
又は流入されるブロックとに分割されている。
クティブローのアップクロック/UCK及びアップクロ
ックUCKが印加されることによりオンして、MOSト
ランジスタ741のゲートとMOSトランジスタ751
のゲートとを接続する。同様に、トランファゲート71
2は、その両端にアクティブローのアップクロック/U
CK及びアップクロックUCKが印加されることにより
オンして、MOSトランジスタ742のゲートとMOS
トランジスタ752のゲートとを接続する。また、トラ
ンファゲート721は、その両端にアクティブハイのダ
ウンクロックDCK及びダウンクロック/DCKが印加
されることによりオンして、MOSトランジスタ771
のゲートとMOSトランジスタ781のゲートとを接続
する。同様に、トランファゲート722は、その両端に
アクティブハイのダウンクロックDCK及びダウンクロ
ック/DCKが印加されることによりオンして、MOS
トランジスタ772のゲートとMOSトランジスタ78
2のゲートとを接続する。
ックUCKが印加されることによりオンして、MOSト
ランジスタ751のゲート電圧を電源電圧VDDにプル
アップする。MOSトランジスタ741及び751にお
いては、トランファゲート711がオンすることによ
り、互いのゲートが接続され、MOSトランジスタ73
1がオフすることにより、MOSトランジスタ751の
ゲートに電源電圧VDDが印加されなくなると、ミラー
効果により、アクティブハイの制御電流設定信号S1又
はS2のいずれかによってオンしたMOSトランジスタ
241又は242のいずれかを介してMOSトランジス
タ741に流れる定電流IC1又はIC2のいずれかと
略等しい電流がMOSトランジスタ751に流れ、その
電流が制御電流I Cとして流出される。
ックUCKが印加されることによりオンして、MOSト
ランジスタ752のゲート電圧を電源電圧VDDにプル
アップする。MOSトランジスタ742及び752にお
いては、トランファゲート712がオンすることによ
り、互いのゲートが接続され、MOSトランジスタ73
2がオフすることにより、MOSトランジスタ752の
ゲートに電源電圧VDDが印加されなくなると、ミラー
効果により、アクティブハイの制御電流設定信号S3又
はS4のいずれかによってオンしたMOSトランジスタ
243又は244のいずれかを介してMOSトランジス
タ742に流れる定電流IC3又はIC4のいずれかと
略等しい電流がMOSトランジスタ752に流れ、その
電流が制御電流I Cとして流出される。
ック/DCKが印加されることによりオンして、MOS
トランジスタ781のゲート電圧を接地にプルダウンす
る。MOSトランジスタ771及び781においては、
トランファゲート721がオンすることにより、互いの
ゲートが接続されると共に、MOSトランジスタ761
がオフすることにより、MOSトランジスタ781のゲ
ートが接地されなくなると、ミラー効果により、アクテ
ィブハイの制御電流設定信号S1又はS2のいずれかに
よってオンしたMOSトランジスタ231又は232の
いずれかを介してMOSトランジスタ771に流れる定
電流IC1又はIC2のいずれかと略等しい電流が制御
電流ICとしてMOSトランジスタ781に流入され
る。
ック/DCKが印加されることによりオンして、MOS
トランジスタ782のゲート電圧を接地にプルダウンす
る。MOSトランジスタ772及び782においては、
トランファゲート722がオンすることにより、互いの
ゲートが接続されると共に、MOSトランジスタ762
がオフすることにより、MOSトランジスタ782のゲ
ートが接地されなくなると、ミラー効果により、アクテ
ィブハイの制御電流設定信号S3又はS4のいずれかに
よってオンしたMOSトランジスタ233又は234の
いずれかを介してMOSトランジスタ772に流れる定
電流IC3又はIC4のいずれかと略等しい電流が制御
電流ICとしてMOSトランジスタ782に流入され
る。なお、PLL各部の動作については、上記した第2
の実施例と略同様であるので、その説明を省略する。
した第2の実施例で得られる効果の他、回路特性の最適
化及び回路の誤動作防止という効果が得られる。という
のは、図5から分かるように、MOSトランジスタ44
及び47には、制御電流ICとして定電流IC1〜I
C4が流れることになるが、定電流IC4(16.3μ
A)は定電流IC1(0.78μA)の20倍以上もあ
るため、そのような広範囲の電流をMOSトランジスタ
44及び47に流そうすると回路特性を多少犠牲にする
必要がある。また、そのような広範囲の電流をMOSト
ランジスタ44及び47に流した場合、MOSトランジ
スタ44及び47のゲート・ソース間電圧VGSが大き
く変動するため、MOSトランジスタ44及び47が不
飽和状態となり、充分にミラー効果が得られない場合が
ある。これにより、MOSトランジスタ45及び48に
は、MOSトランジスタ44及び47に流れる電流と略
等しい電流が流れなくなり、回路が正常に動作しないお
それがある。これに対し、この例のPLLにおいては、
定電流IC1及びIC2が流出又は流入されるブロック
と、定電流IC3及びIC4が流出又は流入されるブロ
ックとに分割されており、MOSトランジスタ741及
び771に流れる制御電流I Cは、定電流IC1(0.
78μA)と定電流IC2(2.3μA)であり、MO
Sトランジスタ742及び772に流れる制御電流IC
は、定電流IC3(7.0μA)と定電流IC4(1
6.3μA)であり、電流の範囲は2〜3倍程度であ
る。このように2〜3倍程度の電流を流すMOSトラン
ジスタ741及び771並びに741及び771を作製
することは比較的容易であるから、回路特性を最適化す
ることができる。また、MOSトランジスタ741及び
771並びに741及び771に流れる電流は2〜3倍
程度変動するだけであるから、MOSトランジスタ74
1及び771並びに741及び771のゲート・ソース
間電圧VGSの変動は小さいため、MOSトランジスタ
741及び771並びに741及び771が不飽和状態
となることはなく、充分にミラー効果が得られる。した
がって、MOSトランジスタ751及び781並びに7
51及び781には、MOSトランジスタ741及び7
71並びに741及び771に流れる電流と略等しい電
流が流れ、回路が誤動作するおそれはない。
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の各実施例においては、この発明を位相周波数比較器
と、チャージポンプと、LPFと、VCOと、分周器と
により構成されるPLLに適用する例を示したが、これ
に限定されず、この発明は、分周器の前段に前置分周器
(プリスケーラ)が設けられた固定プリスケーラ方式の
PLLや、前置分周器及びスワロカウンタが設けられた
パルススワロ方式のPLLなど、少なくとも位相周波数
比較器と、チャージポンプと、LPFと、VCOと、分
周器とを有しているPLLならば、どのような方式のP
LLにも適用することができる。また、上述の各実施例
においては、位相周波数比較器11は、基準クロックC
KRと分周器16から供給される分周クロックCKDと
の間の位相周波数差を検出して、この位相周波数差に応
じたパルス幅のアップクロック/UCK(アクティブロ
ー)又はダウンクロックDCK(アクティブハイ)をチ
ャージポンプに供給する例を示したが、これに限定され
ず、アップクロック及びダウンクロックの論理はいずれ
でも良い。また、位相周波数比較器11は、位相周波数
差に応じたパルス数のアップクロック又はダウンクロッ
クをチャージポンプに供給するように構成しても良い。
また、上述の各実施例においては、デコーダ12は、2
ビットの発振周波数帯域設定データDTFと、7ビット
の逓倍率設定データDTDとに基づいて、制御電流設定
信号S1〜S4のいずれかを生成してチャージポンプに
供給する例を示したが、これに限定されない。要する
に、上記した式(1)から分かるように、VCO15の
変調感度KVと逓倍率Nとが変更されても、LPF14
の伝達関数F(s)を変更することなく、PLLのオー
プンループゲインG(s)の変動を一定の範囲内に抑え
ることができれば良い。したがって、VCO15がその
変調感度KVを直接変更することができる構成を有する
場合には、デコーダ12は、図示せぬCPUから供給さ
れる変調感度KVの値と、逓倍率設定データDTDとに
基づいて、制御電流設定信号S1〜S4のいずれかを生
成してチャージポンプに供給するように構成しても良
い。
3は、図11に示すように、抵抗値Rを有する抵抗6と
容量値C1を有するコンデンサ7とが縦続接続され、こ
れらと、容量値C2を有するコンデンサ8とが並列接続
されて構成された2次のループフィルタである例を示し
たが、これに限定されず、LPF3は、チャージポンプ
から流出又は流入される制御電流ICを平滑化して制御
電圧としてVCO15に供給することができる構成であ
ればどのようなものでも良い。また、上述の各実施例に
おいては、制御電流設定信号S1〜S4は、VCO15
の発振周波数帯域の第1〜第4のレンジと、分周器16
の逓倍率Nの第1〜第4のレンジと、図2に示す関係を
有する例を示したが、VCO15の発振周波数帯域のレ
ンジ数や周波数の値、分周器16の逓倍率Nの値やレン
ジ数がこれに限定されないことはいうまでもない。ま
た、この例のPLLは、広い発振周波数帯域及び広い逓
倍率変更範囲を有しているので、従来の技術で説明した
半導体装置の論理設計時の回路ブロックとして用いるこ
とはもちろんできるが、発振周波数帯域設定データDT
Fと逓倍率設定データDTDとに基づいて内部クロック
CKIの周波数を変更することができるので、上記用途
以外にも様々な用途に適用することができる。この例の
PLLは、例えば、通信機器等に搭載した場合、他の通
信機器からの送信を待機している状態において、必要最
小限の回路だけを動作させて消費電力を削減するため
に、CPUの動作クロックの周波数が低速化されるのに
応じて、内部クロックCK Iの周波数を低速化する用途
にも適用することができる。
よれば、電圧制御発振器の変調感度又は発振周波数帯域
及び逓倍率に基づいて、チャージポンプから流出又は流
入される制御電流の値を変更するように構成したので、
発振周波数帯域が広く、逓倍率変更範囲が広い場合で
も、チップにおける占有面積を削減することができ、ロ
ックアップタイムを短縮することができ、しかも、外乱
に強くすることができる。また、この発明の別の構成に
よれば、チャージポンプは、切換手段と入出力手段とが
別個に設けられているので、アップクロック又はダウン
クロックが供給された際にノイズが発生しにくい。ま
た、この発明の別の構成によれば、チャージポンプは、
定電流源がその定電流の値が近いもの同士毎に複数のブ
ロックに分割されると共に、各ブロック毎に、定電流源
選択手段、切換手段及び電流流出流入手段が設けられて
いるので、回路特性を最適化することができる。また、
この発明の別の構成によれば、チャージポンプは、定電
流源がその定電流の値が近いもの同士毎に複数のブロッ
クに分割されると共に、各ブロック毎に、定電流源選択
手段、切換手段及び電流流出流入手段が設けられ、さら
に、各ブロック毎に、切換手段と入出力手段とが別個に
設けられているので、回路の誤動作を防止することがで
きる。
示すブロック図である。
ンジと、制御電流設定信号S1〜S4との関係の一例を
示す図である。
例を示す回路図である。
示すブロック図である。
例を示す回路図である。
示すブロック図である。
例を示す回路図である。
示すブロック図である。
例を示す回路図である。
る。
す回路図である。
ド線図であり、(a)はゲイン線図、(b)は位相線図
である。
発振周波数の時間的変動の一例を示す波形図である。
(定電流源選択手段) 25,26,521,522,531,532 MOS
トランジスタ(切換手段、入出力手段) 41,42,711,712,721,722 トラン
スファゲート(切換手段) 43,46,731,732,761,762 MOS
トランジスタ(切換手段) 44,45,47,48,741,742,751,7
52,771,772,781,782 MOSトラン
ジスタ(入出力手段)
Claims (10)
- 【請求項1】 基準クロックと分周クロックとの間の位
相周波数差に応じたパルス幅又はパルス数のアップクロ
ック又はダウンクロックを出力する位相周波数比較器
と、前記アップクロック又はダウンクロックに基づいて
制御電流を流出又は流入するチャージポンプと、前記制
御電流を平滑化して制御電圧として出力するローパスフ
ィルタと、設定された変調感度に基づいて、前記制御電
圧に応じた発振周波数を有する内部クロックを発振する
電圧制御発振器と、設定された逓倍率に基づいて、前記
内部クロックを分周して前記分周クロックとして出力す
る分周器とを少なくとも備えた位相同期ループの同期方
法であって、前記変調感度及び前記逓倍率に基づいて、
前記制御電流の値を変更することを特徴とする位相同期
ループの同期方法。 - 【請求項2】 基準クロックと分周クロックとの間の位
相周波数差に応じたパルス幅又はパルス数のアップクロ
ック又はダウンクロックを出力する位相周波数比較器
と、前記アップクロック又はダウンクロックに基づいて
制御電流を流出又は流入するチャージポンプと、前記制
御電流を平滑化して制御電圧として出力するローパスフ
ィルタと、複数個の発振周波数帯域の中から選択された
1個の発振周波数帯域において、前記制御電圧に応じた
発振周波数を有する内部クロックを発振する電圧制御発
振器と、設定された逓倍率に基づいて、前記内部クロッ
クを分周して前記分周クロックとして出力する分周器と
を少なくとも備えた位相同期ループの同期方法であっ
て、前記発振周波数帯域及び前記逓倍率に基づいて、前
記制御電流の値を変更することを特徴とする位相同期ル
ープの同期方法。 - 【請求項3】 前記制御電流の値は、前記位相同期ルー
プのオープンループゲインを一定の範囲内に抑えるよう
に変更することを特徴とする請求項1又は2記載の位相
同期ループの同期方法。 - 【請求項4】 基準クロックと分周クロックとの間の位
相周波数差に応じたパルス幅又はパルス数のアップクロ
ック又はダウンクロックを出力する位相周波数比較器
と、 前記アップクロック又はダウンクロックに基づいて制御
電流を流出又は流入するチャージポンプと、 前記制御電流を平滑化して制御電圧として出力するロー
パスフィルタと、 設定された変調感度に基づいて、前記制御電圧に応じた
発振周波数を有する内部クロックを発振する電圧制御発
振器と、 設定された逓倍率に基づいて、前記内部クロックを分周
して前記分周クロックとして出力する分周器と、 前記変調感度及び前記逓倍率に基づいて、前記制御電流
の値を変更する制御電流変更手段とを備えてなることを
特徴とする位相同期ループ。 - 【請求項5】 基準クロックと分周クロックとの間の位
相周波数差に応じたパルス幅又はパルス数のアップクロ
ック又はダウンクロックを出力する位相周波数比較器
と、 前記アップクロック又はダウンクロックに基づいて制御
電流を流出又は流入するチャージポンプと、 前記制御電流を平滑化して制御電圧として出力するロー
パスフィルタと、 複数個の発振周波数帯域の中から選択された1個の発振
周波数帯域において、前記制御電圧に応じた発振周波数
を有する内部クロックを発振する電圧制御発振器と、 設定された逓倍率に基づいて、前記内部クロックを分周
して前記分周クロックとして出力する分周器と、 前記発振周波数帯域及び前記逓倍率に基づいて、前記制
御電流の値を変更する制御電流変更手段とを備えてなる
ことを特徴とする位相同期ループ。 - 【請求項6】 前記制御電流変更手段は、前記位相同期
ループのオープンループゲインを一定の範囲内に抑える
ように前記制御電流の値を変更することを特徴とする請
求項4又は5記載の位相同期ループ。 - 【請求項7】 前記チャージポンプは、それぞれ異なる
値の定電流を供給する複数個の定電流源を有し、前記制
御電流変更手段から供給される信号に基づいて選択され
た定電流源の定電流を前記制御電流として流出又は流入
することを特徴とする請求項4乃至6のいずれか1に記
載の位相同期ループ。 - 【請求項8】 前記チャージポンプは、前記アップクロ
ックに基づいて前記制御電流を流出する機能と、前記ダ
ウンクロックに基づいて前記制御電流を流入する機能と
を切り換える切換手段と、前記制御電流を流出又は流入
する入出力手段とは、別個に設けられていることを特徴
とする請求項7記載の位相同期ループ。 - 【請求項9】 前記チャージポンプは、前記複数個の定
電流源がその定電流の値が近いもの同士毎に複数のブロ
ックに分割されると共に、各ブロック毎に、前記制御電
流変更手段から供給される信号に基づいて定電流源を選
択する定電流源選択手段、前記切換手段及び前記電流流
出流入手段が設けられていることを特徴とする請求項7
又は8記載の位相同期ループ。 - 【請求項10】 請求項4乃至9のいずれか1に記載の
位相同期ループを備えたことを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34252599A JP3360667B2 (ja) | 1999-12-01 | 1999-12-01 | 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置 |
US09/722,014 US6711229B1 (en) | 1999-12-01 | 2000-11-27 | Method of synchronizing phase-locked loop, phase-locked loop and semiconductor provided with same |
EP00125326A EP1107457A3 (en) | 1999-12-01 | 2000-11-29 | Method of synchronizing a phase-locked loop, phase-locked loop and semiconductor provided with same |
KR10-2000-0071928A KR100396095B1 (ko) | 1999-12-01 | 2000-11-30 | 위상동기루프의 동기방법 및 위상동기루프 |
CNB001336509A CN1197247C (zh) | 1999-12-01 | 2000-11-30 | 同步锁相环的方法、锁相环及具有锁相环的半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34252599A JP3360667B2 (ja) | 1999-12-01 | 1999-12-01 | 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001160752A true JP2001160752A (ja) | 2001-06-12 |
JP3360667B2 JP3360667B2 (ja) | 2002-12-24 |
Family
ID=18354433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34252599A Expired - Fee Related JP3360667B2 (ja) | 1999-12-01 | 1999-12-01 | 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6711229B1 (ja) |
EP (1) | EP1107457A3 (ja) |
JP (1) | JP3360667B2 (ja) |
KR (1) | KR100396095B1 (ja) |
CN (1) | CN1197247C (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573798B2 (en) | 2000-07-13 | 2003-06-03 | Nec Electronics Corporation | PLL system for CRT monitor |
JP2005302012A (ja) * | 2004-04-08 | 2005-10-27 | Agilent Technol Inc | スペクトル拡散クロックを生成する回路 |
JP2007507985A (ja) * | 2003-10-03 | 2007-03-29 | アナログ デバイスズ インコーポレイテッド | フェーズロックループ帯域幅校正回路及びその方法 |
JP2009246607A (ja) * | 2008-03-31 | 2009-10-22 | Sony Corp | Pll回路 |
JP2009538592A (ja) * | 2007-07-24 | 2009-11-05 | コリア ユニバーシティ インダストリアル アンド アカデミック コラボレイション ファウンデーション | 直列送受信装置及びその通信方法 |
JP2010517451A (ja) * | 2007-01-30 | 2010-05-20 | モサイド・テクノロジーズ・インコーポレーテッド | 遅延ロックループ/フェーズロックループにおける移相処理 |
JP2010539809A (ja) * | 2007-09-14 | 2010-12-16 | クゥアルコム・インコーポレイテッド | 無線通信装置におけるシュプール軽減を伴う発振器信号生成 |
CN101303823B (zh) * | 2007-05-09 | 2011-04-20 | 晨星半导体股份有限公司 | 电压提供电路以及其相关方法 |
JP2014176090A (ja) * | 2013-03-07 | 2014-09-22 | Intel Corp | 電源変動に関して動的に適用するクロックジェネレーター装置 |
JP2015179998A (ja) * | 2014-03-19 | 2015-10-08 | 富士通株式会社 | ディジタルフィルタ,タイミング信号生成回路および半導体集積回路 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003110484A (ja) * | 2001-09-27 | 2003-04-11 | Sony Corp | 携帯通信端末、該携帯通信端末における通信方法、プログラムおよび該プログラムを記録した記録媒体 |
FI20030232A0 (fi) * | 2003-02-14 | 2003-02-14 | Nokia Corp | Radiolaite ja menetelmä häiriöiden vähentämiseksi radiolaitteessa |
KR100546344B1 (ko) | 2003-07-18 | 2006-01-26 | 학교법인고려중앙학원 | 다중 레벨 전압 전류 변환부를 갖는 위상 고정루프(Phase-Lock-Loop) 및 이를 이용한 클럭위상 동기 방법 |
US7184510B2 (en) * | 2003-09-26 | 2007-02-27 | Quicklogic Corporation | Differential charge pump |
US7038552B2 (en) * | 2003-10-07 | 2006-05-02 | Analog Devices, Inc. | Voltage controlled oscillator having improved phase noise |
KR100642441B1 (ko) * | 2004-04-19 | 2006-11-06 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제어 회로 |
US7053683B2 (en) * | 2004-05-27 | 2006-05-30 | Agere Systems Inc. | Voltage controlled oscillator with automatic band selector |
US7042260B2 (en) * | 2004-06-14 | 2006-05-09 | Micron Technology, Inc. | Low power and low timing jitter phase-lock loop and method |
WO2006087507A1 (en) * | 2004-09-20 | 2006-08-24 | Frontier Silicon Limited | Digital audio broadcast receiver |
US7427900B2 (en) * | 2004-12-30 | 2008-09-23 | Silicon Laboratories Inc. | Integrated PLL loop filter and charge pump |
CN101313508B (zh) * | 2005-11-22 | 2011-07-20 | 松下电器产业株式会社 | 相位比较器和相位调整电路 |
KR100833591B1 (ko) * | 2006-12-27 | 2008-05-30 | 주식회사 하이닉스반도체 | 위상 동기 장치 및 위상 동기 신호 생성 방법 |
JP4768645B2 (ja) * | 2007-02-16 | 2011-09-07 | パナソニック株式会社 | Pll回路、およびそれを備えた無線装置 |
WO2012001846A1 (ja) * | 2010-06-28 | 2012-01-05 | パナソニック株式会社 | 基準周波数生成回路、半導体集積回路、電子機器 |
CN102103163B (zh) * | 2010-12-16 | 2012-11-14 | 泰豪科技股份有限公司 | 基于同步锁相和半波预估的任意波形测量方法 |
US8368437B2 (en) * | 2011-03-02 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase locked loop with charge pump |
US9490696B2 (en) * | 2015-02-09 | 2016-11-08 | Qualcomm Incorporated | Charge pump with switching gate bias |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4745372A (en) * | 1985-10-17 | 1988-05-17 | Matsushita Electric Industrial Co., Ltd. | Phase-locked-loop circuit having a charge pump |
JPH03205920A (ja) | 1989-10-30 | 1991-09-09 | Hitachi Ltd | 位相同期回路、記憶装置および磁気ディスク記憶装置 |
JPH04207322A (ja) | 1990-11-30 | 1992-07-29 | Hitachi Ltd | 周波数シンセサイザ |
DE69220468T2 (de) | 1991-07-23 | 1997-10-16 | Fujitsu Ltd | Gerät zur feineinstellung eines kopfes |
US5369376A (en) * | 1991-11-29 | 1994-11-29 | Standard Microsystems, Inc. | Programmable phase locked loop circuit and method of programming same |
JPH07240041A (ja) | 1994-02-28 | 1995-09-12 | Sony Corp | 摺動型磁気ヘッド装置 |
US5631587A (en) * | 1994-05-03 | 1997-05-20 | Pericom Semiconductor Corporation | Frequency synthesizer with adaptive loop bandwidth |
JP2842847B2 (ja) | 1995-07-18 | 1999-01-06 | 山形日本電気株式会社 | Pllシンセサイザ回路 |
JP2845185B2 (ja) * | 1995-11-29 | 1999-01-13 | 日本電気株式会社 | Pll回路 |
JP2933134B2 (ja) | 1997-02-20 | 1999-08-09 | 日本電気株式会社 | 制御電圧生成回路、それを備えたpll回路およびそれを備えたcd−romドライブ |
JPH10269503A (ja) | 1997-03-20 | 1998-10-09 | Tdk Corp | 光磁気記録用磁気ヘッドの支持装置 |
US5898544A (en) | 1997-06-13 | 1999-04-27 | Hutchinson Technology Incorporated | Base plate-mounted microactuator for a suspension |
US5983077A (en) * | 1997-07-31 | 1999-11-09 | Ericsson Inc. | Systems and methods for automatic deviation setting and control in radio transmitters |
JP3119253B2 (ja) | 1998-11-26 | 2000-12-18 | 日本電気株式会社 | 圧電素子駆動型微小変位磁気ヘッドアクチュエータ |
JP3771076B2 (ja) | 1999-03-09 | 2006-04-26 | Tdk株式会社 | 磁気ヘッド位置決め機構及びその駆動方式 |
JP2001016103A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Corp | Pllシンセサイザ |
-
1999
- 1999-12-01 JP JP34252599A patent/JP3360667B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-27 US US09/722,014 patent/US6711229B1/en not_active Expired - Lifetime
- 2000-11-29 EP EP00125326A patent/EP1107457A3/en not_active Withdrawn
- 2000-11-30 KR KR10-2000-0071928A patent/KR100396095B1/ko not_active IP Right Cessation
- 2000-11-30 CN CNB001336509A patent/CN1197247C/zh not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573798B2 (en) | 2000-07-13 | 2003-06-03 | Nec Electronics Corporation | PLL system for CRT monitor |
JP2007507985A (ja) * | 2003-10-03 | 2007-03-29 | アナログ デバイスズ インコーポレイテッド | フェーズロックループ帯域幅校正回路及びその方法 |
JP4691035B2 (ja) * | 2003-10-03 | 2011-06-01 | メディアテック インコーポレーテッド | フェーズロックループ帯域幅校正回路及びその方法 |
JP2005302012A (ja) * | 2004-04-08 | 2005-10-27 | Agilent Technol Inc | スペクトル拡散クロックを生成する回路 |
JP2015080241A (ja) * | 2007-01-30 | 2015-04-23 | コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッドConversant Intellectual Property Management Inc. | 遅延ロックループ/フェーズロックループにおける移相処理 |
JP2010517451A (ja) * | 2007-01-30 | 2010-05-20 | モサイド・テクノロジーズ・インコーポレーテッド | 遅延ロックループ/フェーズロックループにおける移相処理 |
CN101303823B (zh) * | 2007-05-09 | 2011-04-20 | 晨星半导体股份有限公司 | 电压提供电路以及其相关方法 |
JP2009538592A (ja) * | 2007-07-24 | 2009-11-05 | コリア ユニバーシティ インダストリアル アンド アカデミック コラボレイション ファウンデーション | 直列送受信装置及びその通信方法 |
JP2010539809A (ja) * | 2007-09-14 | 2010-12-16 | クゥアルコム・インコーポレイテッド | 無線通信装置におけるシュプール軽減を伴う発振器信号生成 |
US8044723B2 (en) | 2007-09-14 | 2011-10-25 | Qualcomm Incorporated | Oscillator signal generation with spur mitigation in a wireless communication device |
JP4636107B2 (ja) * | 2008-03-31 | 2011-02-23 | ソニー株式会社 | Pll回路 |
US8213560B2 (en) | 2008-03-31 | 2012-07-03 | Sony Corporation | PLL circuit |
JP2009246607A (ja) * | 2008-03-31 | 2009-10-22 | Sony Corp | Pll回路 |
JP2014176090A (ja) * | 2013-03-07 | 2014-09-22 | Intel Corp | 電源変動に関して動的に適用するクロックジェネレーター装置 |
US10020931B2 (en) | 2013-03-07 | 2018-07-10 | Intel Corporation | Apparatus for dynamically adapting a clock generator with respect to changes in power supply |
JP2015179998A (ja) * | 2014-03-19 | 2015-10-08 | 富士通株式会社 | ディジタルフィルタ,タイミング信号生成回路および半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
CN1305266A (zh) | 2001-07-25 |
EP1107457A3 (en) | 2004-07-07 |
JP3360667B2 (ja) | 2002-12-24 |
EP1107457A2 (en) | 2001-06-13 |
KR100396095B1 (ko) | 2003-08-27 |
KR20010062016A (ko) | 2001-07-07 |
CN1197247C (zh) | 2005-04-13 |
US6711229B1 (en) | 2004-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3360667B2 (ja) | 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置 | |
JP3492402B2 (ja) | 高周波電圧制御発振器 | |
US7292079B2 (en) | DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner | |
US8232822B2 (en) | Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same | |
US6812754B1 (en) | Clock synchronizer with offset prevention function against variation of output potential of loop filter | |
JP2005318599A (ja) | 位相同期ループ集積回路 | |
JPH0888563A (ja) | 低電力フィードバック経路を備えた位相同期ループおよび動作方法 | |
JP6141833B2 (ja) | 線形性が改善されたデジタル位相補間器のための装置及びシステム | |
US9172385B2 (en) | Timing adjustment circuit and semiconductor integrated circuit device | |
US5221863A (en) | Phase-locked loop clock signal generator | |
JP4051391B2 (ja) | 周波数逓倍器 | |
JP2007027849A (ja) | 遅延回路 | |
JP2009302692A (ja) | クロック及びデータ復元回路 | |
US20200295766A1 (en) | Fast phase frequency detector | |
KR100840695B1 (ko) | 차지 펌프 없는 위상 고정 루프 및 이를 포함하는 집적회로 | |
JPH10224212A (ja) | フェイズロックループ回路 | |
JPH1198010A (ja) | 低電源用半導体装置 | |
JP2000134092A (ja) | 位相同期ループ回路および電圧制御型発振器 | |
JP6492442B2 (ja) | 電子部品及び情報処理装置 | |
US7301413B2 (en) | Voltage controlled oscillator and PLL circuit | |
JP5827787B2 (ja) | Pll回路 | |
US9735786B2 (en) | Apparatus and methods for single phase spot circuits | |
JP2001177404A (ja) | 周波数シンセサイザ | |
JPH06303134A (ja) | Pll回路 | |
JP2003298414A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131018 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |