TWI426702B - 使用兩點ｆｓｋ調變之頻率合成器及用於其之自校準方法 - Google Patents

使用兩點ｆｓｋ調變之頻率合成器及用於其之自校準方法 Download PDF

Info

Publication number
TWI426702B
TWI426702B TW098131948A TW98131948A TWI426702B TW I426702 B TWI426702 B TW I426702B TW 098131948 A TW098131948 A TW 098131948A TW 98131948 A TW98131948 A TW 98131948A TW I426702 B TWI426702 B TW I426702B
Authority
TW
Taiwan
Prior art keywords
frequency
voltage
phase
loop
controlled oscillator
Prior art date
Application number
TW098131948A
Other languages
English (en)
Other versions
TW201021401A (en
Inventor
Arnaud Casagrande
Original Assignee
Swatch Group Res & Dev Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swatch Group Res & Dev Ltd filed Critical Swatch Group Res & Dev Ltd
Publication of TW201021401A publication Critical patent/TW201021401A/zh
Application granted granted Critical
Publication of TWI426702B publication Critical patent/TWI426702B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

使用兩點FSK調變之頻率合成器及用於其之自校準方法
本發明係有關一種將兩點FSK調變用來傳輸資料之頻率合成器的自校準方法。尤指低功率型頻率合成器之頻率合成器包含其中放置了一電壓控制振盪器之一第一低頻鎖相迴路、以及一高頻接取單元，該高頻接取單元包含被連接到該電壓控制振盪器之一數位/類比轉換器。該第一鎖相迴路亦包含一參考振盪器、被連接到該參考振盪器之一相位比較器、一第一低通迴路濾波器、以及一多模分頻計數器，該多模分頻計數器被一調變器控制，以便根據來自該合成器之高頻輸出信號而以一分頻信號供應該相位比較器。來自該第一迴路濾波器之一第一控制電壓信號在一第一輸入端上控制該電壓控制振盪器，且用來調變高頻資料之一第二控制電壓信號在一第二輸入端上控制該電壓控制振盪器。
本發明亦係有關一種用來執行該自校準方法的使用兩點FSK調變之頻率合成器。
將具有一數位/類比轉換器的一高頻路徑以及一低頻路徑之成分加入一低頻鎖相迴路之電壓控制振盪器，而界定兩點調頻。在高頻狀態轉變期間，該高頻路徑是最重要的，而在低頻狀態轉變期間，該低頻路徑變成是最重要的。然而，兩條路徑在調變資料頻率以便涵蓋在高調變頻率中延伸的所決定頻寬上都有貢獻。
歐洲專利0 961 412揭示了一種用來傳輸資料的兩點調頻之頻率合成器。該頻率合成器將和差型調變器(sigma delta type modulator)用於資料調變，其方式為控制一低頻鎖相迴路中之一可變分頻器(variable divider)，且該頻率合成器將一數位/類比轉換器用於高頻調變。該數位/類比轉換器具有由一數位控制單元調節之可變增益，且由一數位控制信號控制該數位/類比轉換器，以便進行資料頻率調變。該數位控制信號也被傳輸到該和差調變器，以便結合該數位/類比轉換器供應之低頻調變信號。
該合成器對通過該數位/類比轉換器的調變信號執行相對於該低頻迴路中之調變的一相對延遲變化。然而，該文件並未揭示關於對低頻鎖相迴路調變的且係經由數位/類比轉換器的資料的頻譜振幅位準之調整。因此，視資料傳輸之狀態轉變頻率而定，可能產生不願見到的干擾。
美國專利申請案2003/0043950也揭示了一種使用兩點調頻之鎖相迴路頻率合成器。該頻率合成器也包含一低頻鎖相迴路、一和差調變器、以及一數位/類比轉換器，其中該數位/類比轉換器之輸出作用在電壓控制振盪器。一方面經由該調變器控制之多模分頻器而在該電壓控制振盪器的第一輸入端上調變資料，另一方面由該數位/類比轉換器在該電壓控制振盪器的第二輸入端上調變資料。因為該兩點調變，所以該頻率合成器由於該鎖相迴路之窄頻寬而防止對高頻調變資料的衰減。
縱然可調整該數位/類比轉換器的增益，也並未提供對該低頻迴路及該數位/類比轉換器中被調變的資料的頻譜振幅位準之等化。對於先前的合成器而言，此種方式可能在狀態轉變期間造成資料調變的某些失真問題。
在美國專利申請案2005/0046488中，說明了一種使用兩點調變的頻率合成器之補償方法。該頻率合成器尤其包含一第一低通鎖相迴路、以及用來補償類比調變信號與數位調變信號間之振幅以便操作兩點調變之一高頻路徑。
該文件之該第一鎖相迴路包含一相位頻率偵測器(phase frequency detector)、一第一充電泵、一第一低通迴路濾波器、以及一電壓控制振盪器。該電壓控制振盪器的輸入端上包含一加法器，該加法器的第一輸入端被連接到該第一低通濾波器以及一頻率產生單元。一除以N的可程式分頻器在該電壓控制振盪器與該相位頻率偵測器之間閉合該第一迴路，其中該相位頻率偵測器自一參考振盪器接收一參考信號。一調變器提供的一數位調變信號控制該分頻器。
該文件之該高頻補償路徑亦包含一第二鎖相迴路、一第二充電泵、以及一第二低通迴路濾波器，該第二低通迴路濾波器經由一開關而被連接到該電壓控制振盪器的該加法器之第二輸入端。該第二充電泵及該第二低通濾波器具有與該第一充電泵及該第一低通濾波器相同的結構。該高頻路徑仍然包含一補償單元，該補償單元係為一比較器，該比較器之輸出被連接到一類比調變單元，而該類比調變單元自一數位/類比轉換器接收一類比調變信號。
根據該文件之該補償方法，該調變器供應一第一調變信號，以便將該第一鎖相迴路調諧到一第一頻率，而該第一頻率對應於一傳輸通道的被選擇之載波頻率減掉一數位調變振幅。在一第二階段中，該調變器供應一第二數位調變信號，以便操作該第二鎖相迴路，且同時維持對應於該第一被切斷迴路的該第一濾波器上的該第一頻率之一第一電壓。由於該第二數位調變信號，將一第二頻率合成為對應於該被選擇之載波頻率加上一數位調變振幅。當該電壓控制振盪器的該加法器執行一加法時，該第二濾波器上的該第二電壓代表相對於該類比調變振幅的兩倍之一差動信號。因而將該差動信號與該解耦合類比調變單元的輸出端提供的一電壓乘以二比較。該比較器將該信號的該被比較之振幅等化，因而作用在該類比調變單元，以便調整該類比調變輸出信號之振幅。
使用美國專利申請案2005/0046488的兩點調變的該頻率合成器之一缺點在於：該第一迴路與該第二迴路有相同的增益。因而需要在為該合成器製造的一積體電路上將相同尺寸的一重要位置每一低通迴路濾波器。另一缺點在於：該電壓控制振盪器在輸入端上包含了一加法器，因而將該高頻路徑的貢獻加到該合成器的該低頻路徑。該振盪器的該第一及第二控制電壓不是相互獨立的，而是直接相加，以便用該加法的結果來決定該振盪器的輸出頻率。此種方式無法調整該電壓控制振盪器的兩個輸入端之不同的靈敏度。另一缺點在於：並非直接校準該數位/類比轉換器，而是校準一類比調變單元，因而複雜地將該轉換器配置到該合成器積體電路中，其結果是有更大的電力消耗，這是因為該等兩個單元都一直在工作中。必須進一步為被新選擇的每一載波頻率執行一校準，這是一項缺點。
本發明之一目的在於提供一種頻率合成器之自校準方法，該方法可易於等化與第一低頻鎖相迴路配合的數位/類比轉換器所調變的資料之頻譜振幅位準，且同時克服了先前技術的前文所述之缺點。本發明必須防止將被傳輸的資料的高頻狀態轉變造成的失真、或低頻迴路的狀態轉變延遲，同時必須將該合成器的高頻接取單元中之某些電子組件的尺寸最小化，且減少整體電力消耗。
因此，本發明係有關一種前文所述的頻率合成器之自校準方法，其中該自校準方法包含下列步驟：
(a)在第一階段中，於該合成器的輸出端上，將該第一低通鎖相迴路鎖定到具有一被決定的載波頻率之一傳輸通道，且將對應於該被決定的載波頻率之一第一命令字組供應到該高頻接取單元中之該轉換器，以便在一第一基本電壓位準下產生電壓控制振盪器之一第二控制電壓信號；
(b)在第二階段中，將該第一鎖相迴路斷開，且同時經由第一迴路濾波器而維持對應於該電壓控制振盪器的該第一輸入端的該被決定的載波頻率之一第一控制電壓信號；在等於該載波頻率加上一最大調變頻移之一第一輸出頻率下，鎖定一第二鎖相迴路，該第二鎖相迴路包含該高頻接取單元中被連接到該第一迴路的相位比較器與該電壓控制振盪器的該第二輸入端之間的一第二低通迴路濾波器；以及將代表該第一輸出頻率之一第二命令字組供應到該數位/類比轉換器；
(c)在第三階段中，將該第二鎖相迴路斷開，且同時經由第二迴路濾波器而維持對應於該電壓控制振盪器的該第二輸入端的該第一輸出頻率之一第二控制電壓信號；以及將該轉換器之輸出電壓與該第二迴路濾波器中儲存的電壓比較，以便自動校準該轉換器的增益，使該轉換器之輸出電壓等於該第二濾波器中儲存的處於一第二電壓位準之電壓，該第二電壓位準自該第一基本電壓位準之移動界定了經過等化的最大調變頻移；以及
(d)在調變階段中，閉合該第一鎖相迴路，並將該轉換器之輸出端連接到該電壓控制振盪器之該第二輸入端，以便該電壓控制振盪器利用及時被供應到該被較準的數位/類比轉換器以及該第一鎖相迴路的該調變器之一系列的命令字組而進行兩點資料調變。
申請專利範圍第2至7項中界定了該自校準方法之特定步驟。
根據本發明的該自校準方法之一優點在於：可將操作中的第二鎖相迴路的該高頻接取單元中之一第二迴路濾波器上的電壓與該轉換器之輸出電壓比較，以調整該數位/類比轉換器的增益，因而自動校準該數位/類比轉換器。在已對一被決定的載波頻率傳輸通道執行了該第一鎖相迴路之第一鎖定階段之後，且在已將對應於該載波頻率的一第一命令字組供應到該轉換器輸入端之後，才調整該轉換器增益。
在第二迴路於第一高輸出調變頻率下執行了一第二鎖定階段之後，在第三階段中切斷該第二迴路。此種方式將在沒有該第二迴路濾波器的擾動之情形下維持一近似恆定的校準電壓。因此，在該第三階段中，根據通常被供應到該第二階段中之該轉換器且對應於該第一高輸出調變頻率之一第二命令字組，而有利地執行該高頻接取單元中之電壓比較。因而利用該第二濾波器上的該恆定校準電壓而校準該轉換器的輸出端上之電壓偏移或移動，以便得到該第一鎖相迴路與該高頻接取單元間之相同的調變頻率偏差。
有利之處在於：該第二鎖相迴路被閉合且被鎖定在一第二低輸出調變頻率之第四階段之後接續該自校準方法的第五階段，而在該第五階段中，該第二迴路被斷開，以便儲存該第二濾波器上的一低校準電壓。此種方式可根據對該第二迴路濾波器上儲存的電壓之比較而校準該數位/類比轉換器。為了執行上述步驟，一第三命令字組被供應到該轉換器，以便將該轉換器的輸出電壓與該該第二迴路濾波器上的電壓比較，而再度調整該轉換器的增益。可切換該載波頻率附近的該第一輸出頻率及該第二輸出頻率，而有利地執行資料傳輸之調頻。
有利之處在於：該第二鎖相迴路包含比該第一鎖相迴路的該第一濾波器的尺寸小之一第二濾波器。該小尺寸的第二濾波器可將一第二控制電壓提供給該電壓控制振盪器之一第二輸入端，而該第二輸入端具有比比該振盪器的該第一輸入端的第一靈敏度的數量級小幾倍(例如，小100倍)之一第二靈敏度。因此，係在最少數目的電子組件之情形下執行該數位/類比轉換器的整個校準操作，因而耗用了比被鏈結到該第一鎖相迴路的組件較為有限的位置。
有利之處在於：該第一及(或)第二鎖相迴路尤其在充電泵及迴路濾波器上可具有不同的結構。由於該不同的結構，所以可避免該第一及(或)第二充電泵的逐漸切斷期間在該第一及(或)第二迴路濾波器上儲存的電壓之某些錯誤。
本發明之另一目的在於提供一種使用兩點調變之頻率合成器，該頻率合成器包含用來等化與第一鎖相迴路配合的數位/類比轉換器所調變的資料的頻譜振幅位準之裝置。
因此，本發明係有關一種執行自校準方法之頻率合成器，該頻率合成器包含：一第一低頻鎖相迴路，該第一低頻鎖相迴路中被放置了一參考振盪器、被連接到該參考振盪器之一相位比較器、經由一第一充電泵而被連接到該相位比較器之一第一低通迴路濾波器、經由該第一低頻迴路中具有第一靈敏度的一第一變容器的一第一輸入端而被連接且用來經由該第一低通濾波器而接收一第一控制電壓信號之一電壓控制振盪器、以及一多模計數分頻器，該多模計數分頻器被一調變器控制，而根據該電壓控制振盪器產生的一高頻信號將一高頻輸出信號分頻，以便供應用來在該相位比較器中與該參考振盪器的一參考信號比較之一分頻信號；以及一高頻接取單元，該高頻接取單元中被放置了一數位/類比轉換器，用以將一第二控制電壓信號供應到具有該電壓控制振盪器的第二靈敏度的一第二變容器之一第二輸入端，以便進行高頻資料調變，該第二靈敏度的數量級比該第一靈敏度小數倍，且該第二變容器係獨立於該第一變容器；其中該頻率合成器包含該高頻接取單元中之一第二迴路濾波器，該第二迴路濾波器可經由一第二充電泵而被連接到該第一迴路的該相位比較器與該電壓控制振盪器的該第二輸入端之間，以便構成用來進行數位/類比轉換器校準操作之一第二低頻鎖相迴路，且其中該高頻接取單元包含一電壓比較器，該電壓比較器在該第二鎖相迴路被鎖定到一被決定的輸出頻率之後，將直接來自該數位/類比轉換器之一輸出電壓與該第二迴路濾波器中儲存的一電壓比較，以便自動調整該數位/類比轉換器之增益。
申請專利範圍附屬項9至15中界定了該頻率合成器之一些有利實施例。
在下文的說明中，將只以簡化之方式說明使用兩點FSK調頻的頻率合成器中之熟悉此項技術者習知之所有組件。將特別地說明對實施用來等化該頻率合成器調變的資料的頻譜振幅位準的自校準方法有貢獻之所有頻率合成器元件。
第1圖示出使用兩點調頻的一頻率合成器1之一較佳實施例。該頻率合成器尤其可被用來傳輸射頻信號中之調頻資料。該頻率合成器可構成在接近2.45GHz的一頻帶中工作的一高斯頻移鍵控(GFSK)發射器中之一重要部分。可以諸如0.18微米的互補金屬氧化物半導體(CMOS)技術製造該頻率合成器。
頻率合成器1主要包含一第一低頻或低通鎖相迴路、以及被連接到該第一鎖相迴路的一電壓控制振盪器VCO10之一高頻接取單元。該高頻接取單元包含一數位/類比轉換器20、以及用來以下文所述之方式自動校準轉換器增益之裝置。係經由該第一低頻鎖相迴路而得到頻率精確度，且係由該高頻接取單元得到切換的迅速性。該高頻接取單元主要被用於資料調變期間的高頻狀態轉變，而較精確的該第一鎖相迴路則被用於低頻狀態轉變。
該第一低頻鎖相迴路首先包含最好可以是一石英振盪器之一參考振盪器2，用以將頻率介於16MHz與20MHz之一參考信號供應到一相位比較器3。構成連接裝置的一部分之一第一充電泵4將一第一低通迴路濾波器5連接到該相位比較器。兩條導線將相位比較器3連接到該第一充電泵，以便將一習知的高及低位準數位信號供應到第一充電泵4。該典型充電泵的極化電流可以是大約3微安。
電壓控制振盪器VCO 10可包含兩個相互獨立的平行之專用變容器。第一振盪器變容器具有一第一高靈敏度輸入端，且第二振盪器變容器具有一第二低靈敏度輸入端。該振盪器的輸出頻率f(V)是將該第一變容器產生的頻率f1(V1)與該第二變容器產生的頻率f2(V2)相加的結果。這兩個變容器執行電容性加總，而非傳統的輸入電壓加總。
該電壓控制振盪器因而被該第一鎖相迴路中之該第一變容器的第一高靈敏度(例如，400MHz/V的數量級)輸入端連接。該電壓控制振盪器的該第一輸入端可經由第一低通迴路濾波器5接收一第一控制電壓信號KVCO。該迴路濾波器可以是由低通迴路濾波單元5的三個電容(例如，20pF、200pF、10pF)及兩個電阻(例如，10kOhm、16kOhm)構成的配置所示之一第二階低通濾波器。根據參考振盪器2的頻率，可將該第一迴路濾波器的截止頻率選擇為100kHz。
電壓控制振盪器10能夠產生頻率可接近5GHz之高頻信號。然而，係在接近2.45GHz的傳輸通道載波頻率上執行來自發射器GFSK的被調變資料之傳輸。因此，在該第一鎖相迴路中，電壓控制振盪器10之後接續了一除以二分頻器8之，以便供應其中包含被調變資料之之一高頻輸出信號SOUT ，以供傳輸。
被諸如一習知之和差調變器11等的一調變器控制的一多模分頻計數器9將高頻輸出信號SOUT 分頻。可根據一基本第三階1-1-1多級雜訊整形(MASH)結構而製造該和差調變器。多模分頻計數器9將一N分之一分頻信號供應到該第一鎖相迴路之相位比較器3，以便與參考振盪器2之參考信號比較。
為了實施該自校準方法，該第一鎖相迴路也以平行於第一迴路濾波器5之方式包含了一單元電壓隨動器6，該單元電壓隨動器6之輸入端被連接到第一充電泵4的輸出端與第一迴路濾波器5之間。一第一多工器7的第一輸入端自單元電壓隨動器6接收一電壓信號，且其第二輸入端自第一迴路濾波器5接收一電壓信號。該第一多工器之輸出端被直接連接到電壓控制振盪器10之第一輸入端，以使供應該第一控制電壓信號KVCO。視被供應到該第一多工器但圖中未示出之一控制信號的狀態而定，該第一控制電壓信號KVCO直接來自第一迴路濾波器5，或直接來自該電壓隨動器。
如將於下文中說明的，尤其在該第一充電泵被切斷時，將單元電壓隨動器6用於該自校準方法。在此種情形中，電壓控制振盪器10之變容器喪失某些電流，且由該電壓隨動器補償該喪失的電流，因而第一迴路濾波器5上的電壓保持恆定，以便供應該第一控制電壓信號KVCO。然而，一旦完成了校準操作之後，必須切斷單元電壓隨動器6，以便進行資料調變。
為了穩定而必須切斷該電壓隨動器，這是因為該電壓隨動器的頻寬必須至少為該第一迴路濾波器的截止頻率(係在100kHz之數量級)的10倍。此外，單元電壓隨動器6產生的雜訊被轉換為相位雜訊，因而在被連結到該第一控制電壓信號KVCO的電壓控制振盪器10中之明顯增益下可能造成問題。
該第一鎖相迴路可包含介於第一充電泵4與電壓控制振盪器10之間的一差動結構(圖中未示出)。可由一第一差動充電泵、一第一差動迴路濾波器5、以及一單元增益差動電壓隨動器6構成該結構。第一多工器7因而可連接該差動電壓隨動器之輸出端，或者該第一迴路濾波器之輸出端被連接到電壓控制振盪器之第一差動輸入端。在該差動結構中，該第一差動迴路濾波器之電容值有利地為第一非對稱迴路濾波器的電容值之一半，因而減少了積體電路製造期間的該第一迴路濾波器之表面積。
由於第一差動充電泵4的該差動結構，所以該第一低頻鎖相迴路因而被隔離，而不會有任何可能發生的干擾。因而可能消除該干擾，這可能是很重要的，這是因為電壓控制振盪器10的第一輸入端有高靈敏度(400MHz/V)。因此，經由該第一鎖相迴路而精確地產生了被選擇的傳輸通道之載波頻率。
兩點調頻的頻率合成器1之高頻接取單元因而包含該數位/類比轉換器。可以切換式電流源及一主動式多晶矽 電阻(poly-resistance)負載運算轉導放大器(Operational transconductance amplifier；OTA)實施該數位/類比轉換器20。例如，在該自校準方法的第一階段中接收到諸如0的命令字組com之情形中，可抵消該等電流源。如果該字組被界定為0，則可使該轉換器不受轉換器增益改變的影響。如將於下文中參照第2a至2f圖說明的，上述方式可有利於該轉換器之校準操作。
在一低通濾波器25中將該數位/類比轉換器的輸出電壓信號濾波，該低通濾波器25是可去除被調變資料頻譜中大約為該轉換器的時脈頻率的n倍的鏡像頻率(image frequency)之抗頻疊濾波器(anti-aliasing filter)。該時脈頻率可諸如等於該參考信號頻率。可以一簡單的第一階RC結構形成低通濾波器25，這是因為已在數位/類比轉換器20中執行了一第一濾波操作。
可將被低通濾波器25濾波的信號供應到電壓控制振盪器10的獨立於該第一變容器的該第二變容器之第二輸入端，作為第二控制電壓信號KVCO_mod。該電壓控制振盪器的獨立於該第一輸入端的該第二輸入端之電壓靈敏度可以在4MHz/V之數量級，該電壓靈敏度比前文所述之該第二輸入端的靈敏度小了100倍。此種方式可讓數位/類比轉換器20在較大的振幅下工作，同時因該轉換器的時脈注入而有較小的突波(spur)。
為了產生具有頻率偏移特性之平坦電壓，必須在電壓控制振盪器10的調變變容器之最大工作增益附近將該調變變容器極化。對於具有靈敏度在4MHz/V餘裕內的電壓控制振盪器10的頻率特性之電壓而言，4.9GHz上的+500kHz之最大偏移將導致該電壓之足夠的線性近似。在此種情形中，產生+500kHz頻率偏移所需的最大正電壓偏移是在該第二控制電壓信號KVCO_mod的125毫伏之餘裕內。
請注意，使用該電壓控制振盪器的靈敏度遠小於該第一鎖相迴路的該第一變容器的靈敏度之一第二變容器時，將可實現的所需電壓或頻率移動最大化。因而也將可在毫伏數量級的比較器21之偏移影響、以及數位/類比轉換器20之雜訊最小化。甚至可對第三階段中有最大調變頻率移動(Δf)以及第五校準階段中有最小調變頻率移動(-Δf)之該數位/類比轉換器進行二次校準，而消除上述的偏移。
為了能夠自動校準數位/類比轉換器20之增益，該高頻接取單元也包含在該轉換器的自校準操作期間被打開之校準裝置。由被連接到相位比較器3之一第二充電泵14、一第二低通迴路濾波器15、用來將第二迴路濾波器15上的電壓與轉換器20的輸出電壓比較之一電壓比較器21、以及位於該比較器的輸出端上用來調整轉換器增益之一控制邏輯22形成該校準裝置。第二充電泵14的典型極化電流可在40微安之區域中。
可由與一電阻(例如，400kOhm)串聯之一第一電容(例如，1pF)以及一第二電容(例如，20pF)形成第二迴路濾波器15。考慮到該第二濾波器是該第二鎖相迴路的一部分，用以在該電壓控制振盪器的靈敏度小於該第一輸入端的靈敏度之第二輸入端上提供一控制電壓之情形下，該第二迴路濾波器具有小於該第一迴路濾波器的尺寸之一尺寸。該第二濾波器之截止頻率可以是77kHz的數量級。對於該電壓比較器而言，其偏移應是低的，例如，低於1毫伏，有便有較小的誤差被加到對應的頻率偏移。此外，該電壓比較器應有高到不會減緩該數位/類比轉換器邏輯的校準階段之迴轉率(slew rate)。可使用一偏移補償切換式電容拓撲。
該第二鎖相迴路亦可包含介於第二充電泵14與電壓控制振盪器10之間的一差動結構(圖中未示出)。可由一第二差動充電泵以及一第二差動迴路濾波器15構成該結構。當該第二迴路被鎖定時，第二多工器17因而可將該第二迴路濾波器之輸出端連接到該電壓控制振盪器之該第二差動輸入端。由於該差動結構，所以避免了該第二迴路濾波器在傳統的第二充電泵逐漸被切斷期間之電壓錯誤，這是因為PMOS電晶體的斷路可慢於或快於NMOS電晶體的斷路。在該差動結構中，該第二差動迴路濾波器之電容值有利地為第二非對稱迴路濾波器的電容值之一半，因而減少了積體電路製造期間的該第二迴路濾波器之表面積。
由於又該第二充電泵及該第二迴路濾波器構成之該差動結構，且因而保持非對稱結構的一比較器21、一控制邏輯22、及一數位/類比轉換器20，所以可有利地在該第二迴路濾波器與比較器21的輸入端之間配置一轉換裝置。該轉換裝置(圖中未示出)將該第二濾波器上的差動電壓轉換為用來與該數位/類比轉換器輸出電壓比較之一絕對電壓。可利用一放大器、以及被連接到該的輸入端及輸出端之具有相同電阻值的四個電阻而以傳統的方式製造該轉換裝置。亦可在該第二差動迴路濾波器與被連接到該放大器輸入端的該等電阻之間提供兩個電壓隨動器。
控制邏輯22可供應以5位元界定之一增益。此種方式將可提供250kHz與750kHz最大偏差之間的所有可能增益，因而將導致8kHz的最大偏差誤差，且同時保證該第二控制電壓信號KVCO_mod是線性的。該決定演算法可基於牛頓(Newton)方法。
於轉換器自校準期間，第二迴路濾波器15經由第二多工器17而被連接到電壓控制振盪器10之該第二輸入端。在此種情形中，被連接到第二多工器17的另一輸入端之低通濾波器25上的電壓信號不會被傳輸到電壓控制振盪器10的該第二輸入端作為第二控制電壓信號KVCO_mod。在該自校準操作期間，係以被兩條導線連接到相位比較器3之被打開的第二充電泵14、以及被連接到該電壓控制振盪器的該第二輸入端之第二迴路濾波器15實現一第二低通鎖相迴路。該第二鎖相迴路被製造成具有與該第一鎖相迴路不同的動態範圍。
該第二充電泵14因而如同第一充電泵4而為連接裝置的一部分。如將於下文中參照第2a至2f圖說明的，該等充電泵中之任一充電泵在另一充電泵被關閉時，可被打開，以便閉合或斷開某一鎖相迴路或另一鎖相迴路。
亦可提供被連接到兩個充電泵4、14的兩條輸入導線之一鎖定偵測器13，用以偵測兩個被打開的鎖相迴路中之一鎖相迴路被鎖定到一被設定的頻率之時機。然而，由於數個理由，且尤其是在該自校準方法中，不是都經常適用此種類型的鎖定偵測器。可能因該鎖定偵測器有一反應時間而無法被使用，這是因為該反應時間在該自校準方法中自一階段切換到另一階段期間不是所希望見到的。只有在有較大頻移的傳輸通道之大幅度改變期間才適用該鎖定偵測器。一旦該第一鎖相迴路鎖定了之後，相位移動是很小的，因而可能也難以偵測。此外，此種類型的鎖相迴路之鎖定時間通常是已知的，尤其是自一傳輸通道轉移到另一閉合的通道之鎖定時間是已知的。因此，最好是可固定自一校準階段至另一校準階段的(決定之)切換時間。
藉由將該第二鎖相迴路鎖定到對應於諸如被選擇的載波頻率加上或減掉一所需最大調變頻率偏移或移動之一頻率，即可校準後續階段中之該數位/類比轉換器。為了執行上述步驟，在該第二鎖相迴路已鎖定到一調變輸出頻率或另一調變輸出頻率之後，逐漸地切斷該第二迴路，以便維持第二迴路濾波器15上儲存的大致恆定之電壓。電壓比較器21然後將該第二濾波器上的該電壓與轉換器20的輸出電壓比較。該轉換器之輸出電壓係取決於用來代表諸如某一或另一所需調變輸出頻率的被供應到該轉換器的輸入端之一命令字組com。在該比較器之後的控制邏輯22因而調整轉換器增益，以使使該轉換器的輸出電壓等於該第二迴路濾波器上儲存的電壓。係根據用來代表諸如合成器輸出端上的所需載波頻率之一命令字組，而相對於一基本轉換器輸出電壓以調整該增益。
在該自校準方法中將要被合成的一頻率程式化期間，和差調變器11接收與數位/類比轉換器20相同的命令字組。為了執行該步驟，一第三多工器37在該發射器GFSK的接收模式中於輸入端上接收該命令字組com或一頻移32。該頻移使其能夠根據該發射器接收的射頻信號之頻率而調整要被合成的頻率。
此外，在傳輸模式33控制的調變模式中，該第三多工器37將該命令字組com傳輸到一加法器12。該加法器執行與來自一頻率暫存器34的一所需傳輸通道的頻域有關之一字組與命令字組com的相加。
數位/類比轉換器20或和差調變器11之每一個二進位命令字組com最好是一個4位元字組。係經由被界定為一調變多工器之一多工器27供應每一個二進位命令字組。該轉換器的校準操作中之該二進位命令字組之4位元被界定為介於-8與+7之間，但是為了與0對稱，只在自-7至+7的範圍內選擇該等二進位命令字組。在此種情形中，代表傳輸通道中被選擇的載波頻率之二進位字組0是1000。用來代表將被加到該載波頻率的最大調變頻率偏移之二進位字組Max是二進位字組1111。最後，用來代表將被自該載波頻率減掉的最大調變頻率之二進位字組Min是二進位字組0001。係將該組態定義為N位有正負號。
當調變多工器27被一2位元信號控制成將二進位字組0供應到數位/類比轉換器20時，該基本轉換器輸出電壓不受轉換器增益改變的影響。然而，當調變多工器27被命令針對校準操作而供應二進位字組Max或二進位字組Min時，被較準的轉換器增益將直接影響到該數位/類比轉換器的輸出電壓位準。藉由在電壓比較器21中執行一電壓比較，因而可在代表載波頻率的輸出電壓與代表該等調變輸出頻率中之一調變輸出頻率的輸出電壓之間調整該轉換器的輸出電壓偏移。在此種方式下，如將於下文中參照第2a至2f圖說明的，可等化該第一鎖相迴路及該高頻接取單元中之頻率偏移，以避免資料調變期間的狀態轉變失真。
當該數位/類比轉換器之增益被自動校準時，可將該合成器置於一資料調變模式。為了執行該步驟，調變多工器27被控制，因而調變多工器27被連接到被來自參考振盪器2的參考信號提供的時脈信號驅動之一高斯型數位濾波器30。該高斯型濾波器將一資料信號Tx 31整形，以便根據將要被傳輸的資料而在高達諸如2MHz的頻率下提供可隨著時間經過而改變狀態之一系列的二進位命令字組。因此，該數位/類比轉換器必須迅速到足以追隨至少1百萬位元/秒(且可能達到最大2百萬位元/秒)的調變位元流之最大速率。
請注意，電壓控制振盪器10產生的高頻信號的頻率值是除以二分頻器8的輸出端上的其中包含調頻資料之高頻輸出信號SOUT 的頻率之兩倍。因此，必須提供兩倍的最大調變頻率偏移或移動Δf以及載波頻率f0 ，以便得到高頻輸出信號SOUT 中之所需頻率。輸出信號SOUT 中之被選擇的一傳輸通道之載波頻率可具有接近2.45GHz之一值，而該載波頻率於其頻率附近載有在至少1MHz頻率下之調頻資料。
當該高頻接取單元之調變頻率偏移不同於在進行校準操作之前的該第一鎖相迴路之調變頻率偏移時，將導致該頻率合成器的輸出信號上之某些失真或切換延遲。為了於調變期間在該合成器的調變頻寬之整個頻率範圍中得到幾乎恆定的頻率偏移，必須校準該數位/類比轉換器。
為了示出未被校準的頻率合成器的第一鎖相迴路與高頻接取單元間之頻率偏移，請參閱第3a及3b圖所示之被調變資料頻譜。第3a及3b圖示出該第一鎖相迴路之一第一轉移函數H1 以及該高頻接取單元之一第二轉移函數H2 。可以諸如分貝(dB)表示頻率偏移除以輸入信號的這些轉移函數。可等化該等兩個轉移函數之振幅，以便校準該高頻接取單元及該第一鎖相迴路。
如陰線部分所示，該第一轉移函數H1 涵蓋了一低頻調變頻寬(BWPLL )，其中該第一鎖相迴路具有諸如數量級為100kHz之一截止頻率。然而，該第二轉移函數H2 涵蓋了可延伸到fm (1MHz)界定的最大調變頻率之外的一頻寬。必須將該頻率合成器校準成具有至少高達1MHz的一調變頻寬(BWmod )。
圖中示出該第一轉移函數H1 之最大振幅小於該第二轉移函數H2 之最大振幅。必須修正振幅移動ΔH，以便得到整個恆定調變頻寬BWmod 中之最大振幅。該電壓控制振盪器疊置該等兩個轉移函數，並執行第3b圖所示的該等兩個函數之加法。
第4a至4c圖亦示出相對於被選擇的一載波頻率的隨著時間經過之頻率改變圖形，其中該頻率改變對應於被校準的或未被校準的頻率合成器的輸出信號SOUT 中之資料調變。該第一鎖相迴路及該高頻接取單元利用該電壓控制振盪器而合倂資料調變。
將載波頻率f0 與最大調變頻率偏移或移動Δf相加而得到f0 +Δf，因而在該輸出信號SOUT 中界定“1”調變狀態。對應於字組Max的一命令字組可將該“1”狀態提供給該數位/類比轉換器及該和差調變器。
以載波頻率f0 減掉最大調變頻率偏移或移動Δf而得到f0 -Δf，因而在該輸出信號SOUT 中界定“0”調變狀態。對應於字組Min的一命令字組可將該“0”狀態提供給該數位/類比轉換器及該和差調變器。
如果如第3a及3b圖所示，該第二轉移函數之最大振幅大於該第一轉移函數之最大振幅，則如第4a圖所示，高頻轉變被強調的程度大於低頻轉變。因此，該數位/類比轉換器中有過高的增益。該最大調變狀態改變頻率被定義為1/Tc。
相反地，如果該第一鎖相迴路之最大振幅大於該高頻接取單元之最大振幅，則如第4b圖所示，狀態轉變是較慢的。因此，該數位/類比轉換器中沒有足夠的增益。
一旦以下文中參照第2a至2f圖所述之方式校準了該數位/類比轉換器的增益之後，整個調變頻寬上的輸出信號將如第4c圖所示的不會有失真或切換延遲。
當然，若不採用第4a至4c圖，則將可以一眼形圖示出該第一迴路與具有該數位/類比轉換器的該高頻接取單元間之未被校準的狀態。如果執行了校準，則將示出眼孔的最大化，而根據第4a或4b圖的未校準將示出沿著該圖形或另一圖形的一軸上之平坦眼形。
請參閱第2a至2f圖，圖中示出頻率合成器1的用來等化與該第一低頻鎖相迴路配合的數位/類比轉換器20調變的資料的頻譜振幅位準之該自校準方法之所有階段或步驟。請注意，在這些圖的每一圖中，係以虛線示出該合成器中處於非工作狀態或被關掉的各部分。因此，較易於了解自動校準該數位/類比轉換器直到實際資料調變階段之各階段。因為已經參照第1圖而說明了頻率合成器1之所有元件，所以將不更詳細地說明該等元件。
第2a圖示出頻率合成器1的該自校準方法之第一階段或步驟。在該第一階段中，該第一鎖相迴路已被鎖定到被選擇的一傳輸通道之載波頻率f0 。
控制調變多工器27，以便提供用來代表該載波頻率f0 之二進位命令字組0。該二進位字組0係經由多工器37及加法器12而被供應到數位/類比轉換器20及和差調變器11。該和差調變器也接收來自頻率暫存器34之一頻率字組，以便能夠界定將要被該第一鎖相迴路合成之載波頻率f0 。
在該第一階段中，第一充電泵4被打開，而第二充電泵14被切斷。此外，控制第一多工器7，使第一多工器7將單元電壓隨動器6之輸出連接到該電壓控制振盪器的主要變容器之第一輸入端。在此種方式下，經由電壓隨動器6而傳輸第一迴路濾波器5中儲存的電壓，以便供應該第一控制電壓信號KVCO。
控制第二多工器17，使第二多工器17將低通抗頻疊濾波器25之輸出連接到電壓控制振盪器10之該第二調變輸入端。數位/類比轉換器20因而經由該低通濾波器及第二多工器17而供應該第二控制電壓信號，該第二控制電壓信號之位準係取決於命令字組com，而該命令字組com在此例子中是二進位字組0。當該二進位字組是0時，該轉換器的第一基本輸出電壓之位準並不隨著該轉換器增益的改變而改變。
請注意，在該第一鎖相迴路的低截止頻率之情形下，該第一低頻迴路無法在諸如1或2百萬位元/秒之速率下執行資料調頻。這也是由於該參考振盪器的參考頻率係介於16MHz與26MHz之間，且由於將必須有數量級在150MHz之頻率，才能有足夠快速的迴路。然而，在150MHz之參考頻率下，將無法減少可能需要減少電力消耗的頻率合成器之電力消耗。
如果在該低頻鎖相迴路中將截止頻率設定成如此低，則其主要是由於必須消除該和差調變器所產生的雜訊。然而，在截止頻率是在100kHz的數量級之情形中，該頻率合成器之速率比參考頻率在16MHz時慢了大約10倍。
如果想要在輸出信號SOUT 的1MHz之頻率下資料調頻，則必須將該第一充電泵之後的頻寬增加到1MHz。無法預期具有該低頻的石英振盪器能提供該低頻迴路的該迅速性。因而也針對高頻轉變而將該高頻接取單元用於該電壓控制振盪器。該第一鎖相迴路控制調頻的頻率差異，其中小的電壓偏移將導致大的頻率差異。如將於下文中將參照第2b至2e圖說明的，因而必須將精確的增益提供給該數位/類比轉換器，以便等化在該第一迴路中被該高頻接取單元調變的資料之頻譜振幅位準。
由於經由該數位/類比轉換器進行的高頻接取，所以該轉換器將可配合更精確的該第一低頻迴路而將高狀態轉變注入調頻中。如果被調變資料可迅速地自一狀態轉變到另一狀態，則被校準的該數位/類比轉換器之輸出信號將不會有失真或延遲，這是所需的狀況。
鎖定偵測器13執行的鎖定偵測可決定該第一鎖相迴路被鎖定到被選擇的載波頻率之時刻。一旦被偵測到之後，即可進入第2b圖所示該自校準方法之第二階段。然而，如前文所述，此種類型的鎖相迴路之鎖定時間通常是已知的，且可設定或程式化該鎖定時間，以便自該自校準方法的該第一階段自動地進入該第二階段。
第2b圖示出頻率合成器1的該自校準方法之第二階段或步驟。在該第二階段中，第一充電泵4必須被切斷，以便斷開該第一鎖相迴路，而第二充電泵14必須被打開，以便連同第二迴路濾波器15而形成一第二鎖相迴路。在該第二階段中，比較器21及控制邏輯22必須被切斷。
在該方法之該第二階段中，必須小心不要突然切斷第一充電泵4，這是因為輕微的恆定電壓誤差可能仍然被儲存在第一迴路濾波器5中，因而可能導致該數位/類比轉換器的後續校準誤差。因此，最好是逐漸地切斷該第一充電泵，以避免這些誤差。該充電泵的被切斷需要大約60個週期。因此，在一準定態過程(quasi-stationary process)中將該第一鎖相迴路之頻寬逐漸地且持續地減少到0Hz。
在該第二階段中，代表被選擇的載波頻率之第一迴路濾波器5中儲存的電壓經由單元電壓隨動器6及第一多工器7而被傳輸到該電壓控制振盪器之該第一輸入端，作為該第一控制電壓信號KVCO。該被儲存的電壓代表該第一控制電壓信號KVCO。如前文所述，該電壓隨動器可補償該電壓控制振盪器中喪失的電流，以便維持第一迴路濾波器5上的一恆定之電壓。
第二多工器17被控制，而將第二迴路濾波器15連接到該電壓控制振盪器之該第二輸入端，以便閉合一第二鎖相迴路。在該第二階段中，該第二鎖相迴路必須被鎖定在一第一合成器輸出頻率f0 +Δf，該第一合成器輸出頻率f0 +Δf必須對應於載波頻率f0 加上最大調變頻率偏移或移動Δf。該第二迴路鎖定操作可在40微秒的數量級。為了執行該步驟，必須控制調變多工器27，而將二進位字組Max供應到在該第二階段中處於閒置狀態之數位/類比轉換器20，且尤其將二進位字組Max供應到和差調變器11。
第二迴路濾波器15中儲存的電壓被供應到電壓控制振盪器10的處於一第二電壓位準之該第二輸入端，作為第三控制電壓信號。第二濾波器15中儲存的該電壓使數位/類比轉換器20能夠在該第三階段中被自動校準。
第2c圖示出頻率合成器1的該自校準方法之該第三階段或步驟。在該第三階段中，第一充電泵4保持被切斷，且第二充電泵14被切斷，同時維持第二迴路濾波器15中儲存的一校準電壓。在整個轉換器校準步驟期間，縱然配合電壓控制振盪器10的該第二輸入端而可觀測到一小漏電流，該第二迴路濾波器中之該校準電壓也保持大致恆定。該校準期間可以是大約4微秒，比該第二迴路的鎖定持續時間短10倍。
在該第三階段中，控制邏輯22及該數位/類比轉換器係處於工作狀態。因此，工作電壓比較器21將已接收到二進位字組Max的轉換器20之輸出電壓與第二迴路濾波器15中儲存的電壓比較。電壓比較器21對控制邏輯22起作用。該控制邏輯再度供應一命令字組，用以校準轉換器增益，直到轉換器20之輸出電壓等於第二迴路濾波器15中儲存的處於第二電壓位準之電壓為止。
在該數位/類比轉換器之校準操作期間，由於用來調整該轉換器的增益的二進位字組增益值之改變，所以在該轉換器的輸出端中觀測到數個電壓跳變。在轉換器20中得到較低的增益之前，可能有經由比較器21控制邏輯22執行的諸如5次量測。可將二分法(dichotomy)匹配演算法用於該步驟。
數位/類比轉換器20的輸出端上的該第一電壓位準與該第二電壓位準間之電壓偏移或移動代表相對於該第一鎖相迴路的將要被校準之最大調變頻率偏移或移動Δf。
第2d圖示出頻率合成器1的該自校準方法之第四階段或步驟。該第四階段不是校準該頻率合成器所嚴格需要的。然而，該第四階段可使該頻率合成器更為線性化。在該第四階段中，比較器21及控制邏輯22亦可被切斷。
在該第四階段中，第一充電泵4保持被切斷，而使該第一鎖相迴路處於斷開狀態，而第二充電泵14再度被打開，而連同第二迴路濾波器15構成該第二鎖相迴路。該第二鎖相迴路此次必須被鎖定到一第二合成器輸出頻率f0 -Δf，該第二合成器輸出頻率f0 +Δ-必須對應於載波頻率f0 減掉最大調變頻率偏移或移動Δf。為了執行該步驟，必須控制調變多工器27，而將二進位字組Min供應到在該第四階段中處於閒置狀態之數位/類比轉換器20，且尤其將二進位字組Min供應到和差調變器11。因此，第二迴路濾波器15中儲存的新電壓此次處於一第三電壓位準。
第2e圖示出頻率合成器1的該自校準方法之第五階段。在該第五階段中，第一充電泵4保持被切斷，且第二充電泵14再度被切斷，同時將第二迴路濾波器15中儲存的的一新校準電壓維持在一第三電壓位準。在整個轉換器校準步驟期間，縱然配合電壓控制振盪器10的該第二輸入端而可觀測到一小漏電流，該第二迴路濾波器中之該校準電壓也保持大致恆定。
在該第五階段中，控制邏輯22及該數位/類比轉換器係處於工作狀態。因此，工作電壓比較器21將第二迴路濾波器15中儲存的電壓與已接收到二進位字組Min的轉換器20之輸出電壓比較。電壓比較器21之輸出作用在對控制邏輯22，以便調整轉換器20之增益，使該轉換器之輸出電壓等於第二迴路濾波器15中儲存的電壓。轉換器增益的該新的匹配可去除該頻率合成器中之某些非線性缺陷。
最後，第2f圖示出當已校準了頻率合成器1時的該頻率合成器的該自校準方法結束時之調變階段。
在該調變階段中，第二充電泵14被切斷，且第一充電泵4被再度打開。然而，在該調變階段中，單元電壓隨動器6必須被切斷。因此，控制第5一多工器7，以便將第一迴路濾波器5直接連接到電壓控制振盪器10之該第一輸入端。
緊接著該高頻接取單元，控制第二多工器17，以便將抗頻疊低通濾波器25直接連接到電壓控制振盪器10之該第二輸入端。數位/類比轉換器20可提供一第二控制電壓信號KVCO_mod。
此時控制調變多工器27，以便根據將在高頻輸出信號SOUT 中被調變的資料Tx 31而在輸出端上供應來自高斯型數位濾波器30的一系列之命令字組。該系列的命令字組被提供給轉換器20，且經由多工器37及加法器12而被提供給和差調變器11。因為轉換器20的增益被校準，所以該第一鎖相迴路及該高頻接取單元之組合能夠得到高頻信號，且不會有任何失真或資料調變切換延遲。
熟悉此項技術者可在不脫離申請專利範圍界定的本發明之範圍下，利用已提供之說明而想出合成器自校準方法以及用來實施該方法的合成器之數種變形。在該連接裝置中，可以開關取代該等充電泵，但是充電泵結構比開關結構簡單且快速。可改變該電壓控制振盪器的該等兩個輸入端上之靈敏度。可有有將要被校準的兩個或更多個數位/類比轉換器，且該兩個或更多個數位/類比轉換器被連接到該電壓控制振盪器之第二輸入端。可改變或調整該參考振盪器之頻率。最後，該電壓控制振盪器可在輸出端上產生相位相反的兩個高頻信號。
1．．．頻率合成器
10．．．電壓控制振盪器
20．．．數位/類比轉換器
2．．．參考振盪器
3．．．相位比較器
4．．．第一充電泵
5．．．第一低通迴路濾波器
11．．．和差調變器
8．．．除以二分頻器
9．．．多模分頻計數器
6．．．單元電壓隨動器
7．．．第一多工器
25．．．低通濾波器
14．．．第二充電泵
15．．．第二低通迴路濾波器
21．．．電壓比較器
22．．．控制邏輯
17．．．第二多工器
13．．．鎖定偵測器
37．．．第三多工器
32．．．頻移
33．．．傳輸模式
12．．．加法器
34．．．頻率暫存器
27．．．調變多工器
30．．．高斯型數位濾波器
31．．．資料信號
若參照文中對各圖式示出的至少一非限制性實施例之說明，將可各更清楚地了解使用兩點調頻的頻率合成器的自校準方法以及實施該方法的頻率合成器之目的、優點、及特徵，在該等圖式中：
第1圖以簡化之方式示出根據本發明的兩點調頻的頻率合成器之一實施例；
第2a至2f圖示出該自校準方法之各步驟，圖中在根據本發明的該方法之每一步驟中清楚地示出第1圖所示的使用兩點調頻的該頻率合成器於操作時之各要素；
第3a及3b圖示出被該兩點頻率合成器的第一低頻鎖相迴路及高頻接取單元調變的資料的轉移或頻譜函數之圖形；以及
第4a至4c圖示出具有在數位/類比轉換器增益如第4a及4b圖所示而未被校準時出現的失真或延遲的隨著時間經過而進行的調頻之圖形。
1．．．頻率合成器
10．．．電壓控制振盪器
20．．．數位/類比轉換器
2．．．參考振盪器
3．．．相位比較器
4．．．第一充電泵
5．．．第一低通迴路濾波器
11．．．和差調變器
8．．．除以二分頻器
9．．．多模分頻計數器
6．．．單元電壓隨動器
7．．．第一多工器
25．．．低通濾波器
14．．．第二充電泵
15．．．第二低通迴路濾波器
21．．．電壓比較器
22．．．控制邏輯
17．．．第二多工器
13．．．鎖定偵測器
37．．．第三多工器
32．．．頻移
33．．．傳輸模式
12．．．加法器
34．．．頻率暫存器
27．．．調變多工器
30．．．高斯型數位濾波器
31．．．資料信號

Claims (15)

  1. 一種可執行資料傳輸的兩點調頻的頻率合成器之自校準方法，該頻率合成器包含：一第一低頻鎖相迴路，該第一低頻鎖相迴路中被放置了一參考振盪器、被連接到該參考振盪器之一相位比較器、一第一低通迴路濾波器、經由該第一低頻迴路中具有第一靈敏度的一第一變容器的一第一輸入端而被連接且用來經由該第一低通濾波器而接收一第一控制電壓信號之一電壓控制振盪器、以及一多模計數分頻器，該多模計數分頻器被一調變器控制，而根據該電壓控制振盪器產生的一高頻信號將一高頻輸出信號分頻，以便供應用來在該相位比較器中與該參考振盪器的一參考信號比較之一分頻信號；以及一高頻接取單元，該高頻接取單元中被放置了一數位/類比轉換器，用以將一第二控制電壓信號供應到該電壓控制振盪器的具有第二靈敏度的一第二變容器之一第二輸入端，以便進行高頻資料調變，該第二靈敏度的數量級比該第一靈敏度小數倍，且該第二變容器係獨立於該第一變容器；其中該自校準方法包含下列步驟：(a)在第一階段中，於該合成器的輸出端上，將該第一低通鎖相迴路鎖定到具有一被決定的載波頻率之一傳輸通道，且在對應於該被決定的載波頻率之該高頻接取單元中將一第一命令字組供應到該轉換器，以便在一第一基 本電壓位準下產生用於該電壓控制振盪器之一第二控制電壓信號；(b)在第二階段中，將該第一低頻鎖相迴路斷開，且同時經由該第一迴路濾波器而維持用於該電壓控制振盪器的該第一輸入端、對應於該被決定的載波頻率之一第一控制電壓信號；在一第一輸出頻率等於該載波頻率加上一最大調變頻移之下，鎖定一第二鎖相迴路，該第二鎖相迴路包含該高頻接取單元中被連接到該第一迴路的該相位比較器與該電壓控制振盪器的該第二輸入端之間的一第二低通迴路濾波器；以及將代表該第一輸出頻率之一第二命令字組供應到該數位/類比轉換器；(c)在第三階段中，將該第二鎖相迴路斷開，且同時經由該第二迴路濾波器而維持用於該電壓控制振盪器的該第二輸入端、對應於該第一輸出頻率之一第二控制電壓信號；以及將該轉換器之輸出電壓與該第二迴路濾波器中儲存的電壓比較，以便自動校準該轉換器的增益，使該轉換器之輸出電壓等於該第二濾波器中儲存的處於一第二電壓位準之電壓，該第二電壓位準自該第一基本電壓位準之移動界定了經過等化的最大調變頻移；以及(d)在調變階段中，閉合該第一低頻鎖相迴路，並將該轉換器之輸出端連接到該電壓控制振盪器之該第二輸入端，以便該電壓控制振盪器利用及時被供應到該被校準的數位/類比轉換器以及該第一低頻鎖相迴路的該調變器之一系列的命令字組而進行兩點資料調變。
  2. 如申請專利範圍第1項之自校準方法，其中該方法在步驟(c)與步驟(d)之間包含下列步驟：在第四階段中，閉合該第二鎖相迴路，且將該第二鎖相迴路鎖定到係為將該載波頻率減掉該最大調變頻率偏移的結果之一第二輸出頻率；以及將用來代表該第二輸出頻率之一第三命令字組供應到該數位/類比轉換器；以及在第五階段中，將該第二鎖相迴路斷開，同時經由該第二迴路濾波器而維持持用於該電壓控制振盪器的該第二輸入端、對應於該第二輸出頻率之一第二控制電壓信號；以及將該轉換器之輸出電壓與該第二迴路濾波器中儲存的電壓比較，以便自動校準該轉換器的增益，使該轉換器之輸出電壓等於該第二濾波器中儲存的處於一第三電壓位準之電壓，該第三電壓位準自該第一基本電壓位準之移動界定了經過等化的最大調變頻移。
  3. 如申請專利範圍第1項之自校準方法，其中該第一低頻鎖相迴路包含介於該相位比較器與該第一迴路濾波器之間的一第一充電泵，且該第二鎖相迴路包含介於該相位比較器與該第二迴路濾波器之間的一第二充電泵，其中係經由該第一充電泵而斷開或閉合該第一低頻鎖相迴路，其中係經由該第二充電泵而斷開或閉合該第二鎖相迴路，且其中在一斷開階段中，係逐漸地切斷(尤指在60個週期之後切斷)該第一充電泵及(或)該第二充電泵，其中該第一及(或)第二鎖相迴路之頻寬被逐漸地且持續地減少到0赫茲，以便將該第一濾波器及(或)該第二濾波器 中之一恆定電壓維持在被明確界定的一位準。
  4. 如申請專利範圍第1項之自校準方法，其中在該第一階段至一第五階段中，藉由被連接到該第一迴路濾波器的輸入端之一單元電壓隨動器供應該第一控制電壓信號，以便補償該電壓控制振盪器的該第一變容器中之漏電流。
  5. 如申請專利範圍第4項之自校準方法，其中一第一多工器被配置在該電壓控制振盪器的該第一輸入端與該第一迴路濾波器及該單元電壓隨動器的輸出端之間，其中在該第一至第五階段中，控制該第一多工器，以便將該電壓隨動器連接到該電壓控制振盪器之該第一輸入端，而在該調變階段中，控制該第一多工器，以便將該第一低通濾波器連接到該電壓控制振盪器之該第一輸入端。
  6. 如申請專利範圍第1項之自校準方法，其中一第二多工器被配置在該電壓控制振盪器的該第二輸入端與該第二迴路濾波器及被連接到該數位/類比轉換器的一低通抗頻疊濾波器的輸出端之間，其中在該第一階段至該調變階段中，控制該第二多工器，以便將該電壓控制振盪器之該第二輸入端連接到該抗頻疊濾波器，而直接供應來自該數位/類比轉換器輸出端之該第二控制電壓信號，且其中在該第二階段至一第五階段中，控制該第二多工器，以便將該電壓控制振盪器之該第二輸入端連接到該第二迴路濾波器，而接收一第三控制電壓信號。
  7. 如申請專利範圍第1項之自校準方法，其中當該 合成器在每一被程式化的工作期間終止時被打開或處於一合成器操作模式時，立即執行該等數位/類比轉換器校準步驟，且其中被連接到一比較器的輸出端之一控制邏輯以諸如一個5位元字組等的一個二進位字組調整該轉換器之增益。
  8. 一種用來實施根據申請專利範圍第1項的該自校準方法之頻率合成器，該頻率合成器能夠執行用於資料傳輸之兩點調頻，其中該第一低通迴路濾波器是經由一第一充電泵而被連接到該相位比較器，以及其中該頻率合成器包含該高頻接取單元中之一第二迴路濾波器，該第二迴路濾波器可經由一第二充電泵而被連接到該第一迴路的該相位比較器與該電壓控制振盪器的該第二輸入端之間，以便形成用於數位/類比轉換器校準操作之一第二低頻鎖相迴路，且其中該高頻接取單元包含一電壓比較器，用以在該第二鎖相迴路被鎖定到被決定的一輸出頻率之後，將直接來自該數位/類比轉換器之一輸出電壓與該第二迴路濾波器中儲存的一電壓比較，以便自動調整該數位/類比轉換器之增益。
  9. 如申請專利範圍第8項之頻率合成器，其中該頻率合成器包含該高頻接取單元中之一控制邏輯，用以自該電壓比較器接收一輸出信號，以便供應用來調整該數位/類比轉換器的增益之二進位字組，其中該二進位字組可以是5位元字組。
  10. 如申請專利範圍第8項之頻率合成器，其中該頻率合成器包含該第一低頻鎖相迴路中之一單元電壓隨動器，該單元電壓隨動器之一輸入端被連接到該第一迴路濾波器之一輸入端，且該電壓隨動器之一輸出端可被連接到該電壓控制振盪器之一第一輸入端，該單元電壓隨動器被提供，以便補償該電壓控制振盪器中之任何漏電流。
  11. 如申請專利範圍第10項之頻率合成器，其中該頻率合成器包含被配置在該電壓控制振盪器的該第一輸入端與該第一迴路濾波器及該單元電壓隨動器的輸出端之間的一第一多工器，該第一多工器被控制，以便將該電壓隨動器或該第一迴路濾波器連接到該電壓控制振盪器之該第一輸入端。
  12. 如申請專利範圍第8項之頻率合成器，其中該頻率合成器包含被配置在該電壓控制振盪器的該第二輸入端與該第二迴路濾波器及被連接到該數位/類比轉換器的一低通抗頻疊濾波器的輸出端之間的一第二多工器，該電壓控制振盪器的該第二輸入端之第二靈敏度比該第一輸入端之第一靈敏度的數量級低100倍，該第二輸入端之第二靈敏度尤其是大約在4MHz/V，該第二多工器被控制，以便將該抗頻疊濾波器或該第二迴路濾波器連接到該電壓控制振盪器之該第二輸入端。
  13. 如申請專利範圍第8項之頻率合成器，其中該第一低頻鎖相迴路包含由一第一差動充電泵、一第一差動迴路濾波器、以及一差動電壓隨動器構成之一差動結構，用 以將該差動電壓隨動器之該輸出端或該第一迴路濾波器之該輸出端連接到該電壓控制振盪器之第一差動輸入端。
  14. 如申請專利範圍第8項之頻率合成器，其中該第二鎖相迴路包含由一第二差動充電泵以及一第二差動迴路濾波器構成之一差動結構，其中當該第二鎖相迴路被閉合時，該第二迴路濾波器之該輸出端被連接到該電壓控制振盪器之第二差動輸入端。
  15. 如申請專利範圍第8項之頻率合成器，其中該頻率合成器包含一調變多工器，用以將至少一調變頻率命令字組供應到該數位/類比轉換器及一和差調變器，以便控制該第一或第二鎖相迴路之該多模計數分頻器，且其中係由切換式電流源及一主動式多晶矽電阻負載運算轉導放大器(Operational transconductance amplifier；OTA)構成該數位/類比轉換器。
TW098131948A 2008-10-03 2009-09-22 使用兩點ｆｓｋ調變之頻率合成器及用於其之自校準方法 TWI426702B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP08165830A EP2173029B1 (fr) 2008-10-03 2008-10-03 Procédé d'auto-calibrage d'un synthétiseur de fréquence à modulation FSK à deux points

Publications (2)

Publication Number Publication Date
TW201021401A TW201021401A (en) 2010-06-01
TWI426702B true TWI426702B (zh) 2014-02-11

Family

ID=40601444

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098131948A TWI426702B (zh) 2008-10-03 2009-09-22 使用兩點ｆｓｋ調變之頻率合成器及用於其之自校準方法

Country Status (8)

Country Link
US (1) US7982510B2 (zh)
EP (1) EP2173029B1 (zh)
JP (1) JP5161184B2 (zh)
KR (1) KR101208846B1 (zh)
CN (1) CN101777873B (zh)
DE (1) DE602008004158D1 (zh)
HK (1) HK1146160A1 (zh)
TW (1) TWI426702B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011016163A1 (ja) * 2009-08-06 2013-01-10 パナソニック株式会社 無線通信装置
JP5694696B2 (ja) * 2010-07-15 2015-04-01 ラピスセミコンダクタ株式会社 周波数シンセサイザ装置及び変調周波数変位調整方法
JP5557634B2 (ja) * 2010-07-20 2014-07-23 ルネサスエレクトロニクス株式会社 高周波信号処理装置
US9705514B2 (en) * 2013-11-27 2017-07-11 Silicon Laboratories Inc. Hybrid analog and digital control of oscillator frequency
US9325491B2 (en) * 2014-04-15 2016-04-26 Triquint Semiconductor, Inc. Clock generation circuit with dual phase-locked loops
US8942315B1 (en) 2014-05-29 2015-01-27 Cypress Semiconductor Corporation Systems, methods, and devices for frequency calibration of transmitters
US9479181B1 (en) * 2014-07-24 2016-10-25 Altera Corporation Reference clock architecture for integrated circuit device
CN104242929B (zh) * 2014-09-01 2018-09-25 长沙景嘉微电子股份有限公司 一种带调制深度补偿的频率调制系统
CN104218948B (zh) * 2014-09-01 2018-05-04 长沙景嘉微电子股份有限公司 一种实现宽范围调制深度补偿的频率调制系统
US9495285B2 (en) 2014-09-16 2016-11-15 Integrated Device Technology, Inc. Initiating operation of a timing device using a read only memory (ROM) or a one time programmable non volatile memory (OTP NVM)
CN104300976B (zh) * 2014-09-25 2018-05-04 长沙景嘉微电子股份有限公司 一种应用于多种码率通信、带调制深度补偿的频率调制系统
US9553570B1 (en) 2014-12-10 2017-01-24 Integrated Device Technology, Inc. Crystal-less jitter attenuator
US9369139B1 (en) 2015-02-14 2016-06-14 Integrated Device Technology, Inc. Fractional reference-injection PLL
US9336896B1 (en) 2015-03-23 2016-05-10 Integrated Device Technology, Inc. System and method for voltage regulation of one-time-programmable (OTP) memory programming voltage
US9455045B1 (en) 2015-04-20 2016-09-27 Integrated Device Technology, Inc. Controlling operation of a timing device using an OTP NVM to store timing device configurations in a RAM
US9362928B1 (en) * 2015-07-08 2016-06-07 Integrated Device Technology, Inc. Low-spurious fractional N-frequency divider and method of use
US9954516B1 (en) 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
CN105553441A (zh) * 2015-08-26 2016-05-04 深圳清华大学研究院 两点调制器及其延迟失配校准电路及相位顺序校准模块
US9590637B1 (en) 2015-08-28 2017-03-07 Integrated Device Technology, Inc. High-speed programmable frequency divider with 50% output duty cycle
US9847869B1 (en) 2015-10-23 2017-12-19 Integrated Device Technology, Inc. Frequency synthesizer with microcode control
EP3168983B1 (fr) 2015-11-13 2018-10-17 The Swatch Group Research and Development Ltd. Procédé de calibration d'un synthétiseur de fréquence à modulation fsk à deux points
US9614508B1 (en) 2015-12-03 2017-04-04 Integrated Device Technology, Inc. System and method for deskewing output clock signals
CN106840216A (zh) * 2015-12-04 2017-06-13 财团法人交大思源基金会 阻抗至数字转换器、阻抗至数字转换装置及方法
JP2017112458A (ja) * 2015-12-15 2017-06-22 株式会社リコー スペクトラム拡散クロック発生回路及びスペクトラム拡散クロック発生方法
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9852039B1 (en) 2016-02-03 2017-12-26 Integrated Device Technology, Inc Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
US9859901B1 (en) 2016-03-08 2018-01-02 Integrated Device Technology, Inc. Buffer with programmable input/output phase relationship
US9692394B1 (en) 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
US9698787B1 (en) 2016-03-28 2017-07-04 Integrated Device Technology, Inc. Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US9954541B1 (en) 2016-03-29 2018-04-24 Integrated Device Technology, Inc. Bulk acoustic wave resonator based fractional frequency synthesizer and method of use
US9581973B1 (en) 2016-03-29 2017-02-28 Integrated Device Technology, Inc. Dual mode clock using a common resonator and associated method of use
US9654121B1 (en) 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit
US10484102B2 (en) * 2016-09-02 2019-11-19 Qualcomm Incorporated Signaling mechanism to enable local operation for multi-antenna wireless communication systems
US9973197B2 (en) * 2016-09-07 2018-05-15 Toshiba Memory Corporation Phase-locked loop circuit
CN107968687B (zh) * 2016-10-20 2021-08-24 国民技术股份有限公司 一种两点调制发射机校准电路及校准方法
CN107005244B (zh) * 2017-02-08 2020-05-05 香港应用科技研究院有限公司 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准
US11177989B2 (en) * 2018-03-01 2021-11-16 Telefonaktiebolaget Lm Ericsson (Publ) Methods and apparatus for signal demodulation
CN109104186A (zh) * 2018-06-11 2018-12-28 珠海市微半导体有限公司 一种pll电路及芯片
CN109039294B (zh) * 2018-08-08 2022-02-18 义乌工商职业技术学院 计算机信号自动校正电路
JP7491092B2 (ja) * 2020-07-01 2024-05-28 株式会社Ｊｖｃケンウッド 位相同期回路及び位相同期方法
US11095293B1 (en) * 2020-12-31 2021-08-17 Texas Instruments Incorporated Low-power fractional analog PLL without feedback divider
CN113037280B (zh) * 2021-04-08 2024-05-31 上海磐启微电子有限公司 一种基于锁相环的带宽校准方法及电路
CN113556187B (zh) * 2021-06-11 2023-02-17 苏州磐启微电子有限公司 一种两点式调制发射机的频偏校准系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046488A1 (en) * 2001-09-28 2005-03-03 Christian Grewing Compensating method for a pll circuit that functions according to the two-point principle, and pll circuit provided with a compensating device
JP2005072876A (ja) * 2003-08-22 2005-03-17 Matsushita Electric Ind Co Ltd 広帯域変調ｐｌｌおよびその変調度調整方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151665A (en) * 1991-02-07 1992-09-29 Uniden America Corporation Phase-lock-loop system with variable bandwidth and charge pump parameters
DE69826835T2 (de) * 1998-05-29 2006-02-23 Motorola Semiconducteurs S.A. Frequenzsynthetisierer
CA2281522C (en) * 1999-09-10 2004-12-07 Philsar Electronics Inc. Delta-sigma based two-point angle modulation scheme
US20030043950A1 (en) 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
US6993300B2 (en) * 2002-04-25 2006-01-31 Agere Systems Inc. Accurate gain direct modulation (KMOD) using a dual-loop PLL
JP3852938B2 (ja) * 2003-08-22 2006-12-06 松下電器産業株式会社 広帯域変調ｐｌｌおよびその変調度調整方法
US7352249B2 (en) * 2003-10-03 2008-04-01 Analog Devices, Inc. Phase-locked loop bandwidth calibration circuit and method thereof
JP2005304004A (ja) * 2004-03-15 2005-10-27 Matsushita Electric Ind Co Ltd Ｐｌｌ変調回路及びポーラ変調装置
TWI311865B (en) * 2005-07-01 2009-07-01 Via Tech Inc Clock and data recovery circuit and method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046488A1 (en) * 2001-09-28 2005-03-03 Christian Grewing Compensating method for a pll circuit that functions according to the two-point principle, and pll circuit provided with a compensating device
JP2005072876A (ja) * 2003-08-22 2005-03-17 Matsushita Electric Ind Co Ltd 広帯域変調ｐｌｌおよびその変調度調整方法

Also Published As

Publication number Publication date
KR101208846B1 (ko) 2012-12-05
JP5161184B2 (ja) 2013-03-13
CN101777873B (zh) 2013-12-04
HK1146160A1 (zh) 2011-05-13
DE602008004158D1 (de) 2011-02-03
TW201021401A (en) 2010-06-01
CN101777873A (zh) 2010-07-14
US20100090731A1 (en) 2010-04-15
KR20100038139A (ko) 2010-04-13
JP2010093808A (ja) 2010-04-22
EP2173029A1 (fr) 2010-04-07
US7982510B2 (en) 2011-07-19
EP2173029B1 (fr) 2010-12-22

Similar Documents

Publication Publication Date Title
TWI426702B (zh) 使用兩點ｆｓｋ調變之頻率合成器及用於其之自校準方法
US6625424B1 (en) Autocalibration of a transceiver through nulling of a DC-voltage in a receiver and injecting of DC-signals in a transmitter
US6933798B2 (en) Trimming method and trimming device for a PLL circuit for two-point modulation
US6515553B1 (en) Delta-sigma based dual-port modulation scheme and calibration techniques for similar modulation schemes
US9935640B1 (en) Gain calibration for direct modulation synthesizer using a look-up table searched by a reduced count from an overflow counter
TWI381646B (zh) 鎖相迴路之迴路頻寬控制裝置及迴路頻寬控制方法
US7256629B2 (en) Phase-locked loops
US7884655B2 (en) Control circuitry
US8421507B2 (en) Phase-locked loop with calibration function and associated calibration method
US7002417B2 (en) RC and SC filter compensation in a radio transceiver
WO2021212554A1 (en) Advanced multi-gain calibration for direct modulation synthesizer
KR20090034874A (ko) 프로그램 가능 2점 주파수 합성기 아키텍처, 프로그램 가능 분수 n 분할기, 주파수 합성기 및 주파수 합성기 제어 방법
US9350296B1 (en) Systems and methods for calibrating a dual port phase locked loop
KR101307498B1 (ko) 시그마-델타 기반 위상 고정 루프
US7420433B2 (en) Phase lock loop RF modulator system
US20240267005A1 (en) System and method of mitigating interference caused by coupling from power amplifier to voltage-controlled oscillator
US20150263670A1 (en) Frequency Modulation Based on Two Path Modulation
Vlachogiannakis et al. A self-calibrated fractional-N PLL for WiFi 6/802.11 ax in 28nm FDSOI CMOS
US8054137B2 (en) Method and apparatus for integrating a FLL loop filter in polar transmitters
US8085107B2 (en) Transmission module
CN112425077A (zh) 直接调制合成器的高级多增益校准
Kim et al. Self-calibrated digital two-point modulator for BLE RF transmitter
US11290118B2 (en) Frequency synthesizer
TW200935721A (en) Self-calibrating method for a frequency synthesizer using two point FSK modulation
TW202310569A (zh) 基於鎖相迴路兩路調變的頻率調變系統

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees