JPH10229352A - 周波数ホッピング発振装置 - Google Patents

周波数ホッピング発振装置

Info

Publication number
JPH10229352A
JPH10229352A JP3158297A JP3158297A JPH10229352A JP H10229352 A JPH10229352 A JP H10229352A JP 3158297 A JP3158297 A JP 3158297A JP 3158297 A JP3158297 A JP 3158297A JP H10229352 A JPH10229352 A JP H10229352A
Authority
JP
Japan
Prior art keywords
frequency
oscillation
voltage
data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3158297A
Other languages
English (en)
Other versions
JP3393172B2 (ja
Inventor
Shiro Sugawara
史朗 菅原
Kaoru Okabe
薫 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP03158297A priority Critical patent/JP3393172B2/ja
Publication of JPH10229352A publication Critical patent/JPH10229352A/ja
Application granted granted Critical
Publication of JP3393172B2 publication Critical patent/JP3393172B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 発振周波数を安定させながら高速な周波数ホ
ッピングを可能とする発振装置を提供する。 【解決手段】 周波数設定手段2で設定される周波数デ
ータに応じる電圧にもとづき制御されるVCO1の出力
発振周波数は位相比較手段8で基準周波数源9との位相
差がとられPLLループで補正される。補正動作は周波
数データが特定の周波数に設定された際にそれに対応す
る基準周波数源9からの目標周波数信号との位相比較結
果に従い電圧振幅可変手段6または電圧オフセット手段
5の設定電圧に補正をかけることにより行う。特定の周
波数以外では、この2つの設定電圧をそのまま維持する
ように動作する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、周波数ホッピング
発振装置に関し、より詳細には、非同期データ通信に利
用される高速周波数ホッピング方式の適用が可能な当該
装置に関する。
【0002】
【従来の技術】従来、この種の発振装置として知られて
いるものの一例を図7に示す。図7において、基準周波
数発振器70からの出力を分周器71でR分周して基準
比較周波数fr/Rを生成する。一方、電圧制御発振器
(VCO)74の出力(f0)を、外部から入力される
カウントデータ77(N)に従ってN分周するプログラ
マブルカウンタ75に入力して、VCO74の比較周波
数f0/Nを得る。前記した2つの分周出力は、位相比
較器72に入力されて互いの位相差分を検出して、それ
を2つの周波数発振源の周波数差を修正するようにルー
プフィルタ73へ出力する。該ループフィルタ73はロ
ーパスフィルタで構成されており、入力された比較出力
の平均電圧を出力し、該出力はVCO74の周波数制御
電圧として印加する。VCO74の周波数修正が収束し
た時に、2種の比較周波数はほぼ等しく制御されて、V
CO74の出力周波数は下記(式1)に示す周波数f0
に制御される。 f0=(N/R)×fr (式1) つまり、外部から入力されるカウントデータ77で指示
されたNによって周波数を操作することが可能となるの
で、周波数に対応したNを順次入力することで発振周波
数を切り換えることができる。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
ように構成された発振装置では、発振周波数の切り換え
には、プログラマブルカウンタ75の分周数を決めるカ
ウントデータNを変化させて指定した周波数の発振に変
化させる際に、指定された周波数への制御過程で発振周
波数が不安定となるダンピング動作を生じ、この動作が
収束するまでの周波数切り換え時間中は、通信に使用す
るのに十分安定な周波数発振が得られないという問題点
がある。また、上記従来例の装置では、周波数切り換え
時間を短縮しようとすると、分周器71および位相比較
器72に入力する比較周波数を高く設定して、位相動作
を高速化する必要があるが、その際に該分周器71,プ
ログラマブルカウンタ75及び比較器72の消費電流は
増加することになり、携帯型の通信端末等のように低消
費電流が要求されるような用途の使用には適していな
い。
【0004】さらに、請求項1で述べた装置を使って通
信を行う際、規定された周波数範囲内の発振周波数を使
うことが要求されるが、この装置を用いると、D/A変
換出力に生じる電圧幅△Vの誤差やVCOの制御電圧対
発振周波数特性の誤差が生じた場合、装置は通信で規定
された周波数より外れた周波数を出力して他の通信シス
テムに妨害を与えることが懸念される。本発明は、こう
した従来技術における問題点及びこの問題点を解決する
ためになされた本願の発明において新たに生じた問題点
に鑑みてなされたもので、発振周波数の安定した発振特
性をもち、低消費電力で、規定された範囲内の発振周波
数のホッピング発振を精度良く、かつ高速に行うことを
可能とする高速周波数ホッピング発振装置を提供するこ
とをその解決すべき課題とする。
【0005】
【課題を解決するための手段】請求項1の発明は、目標
とするホッピング周波数に対応する周波数データを設定
する周波数設定手段と、該周波数設定手段により設定さ
れる各周波数データにもとづいて発生される電圧を制御
電圧値として発振周波数を制御することができる電圧制
御発振器と、該電圧制御発振器の出力発振周波数を基準
周波数発振源の発振周波数と比較し、得られる比較結果
により前記制御電圧値を補正する制御電圧値補正手段を
有する周波数ホッピング発振装置において、前記制御電
圧値補正手段は、前記周波数設定手段により所定の周波
数データが設定される場合に前記基準周波数発振源に該
所定の周波数データに対応した基準発振周波数を用意す
るとともに、該基準発振周波数と前記電圧制御発振器の
発振出力との比較結果をフィードバックしてPLLルー
プを構成するようにしたものである。
【0006】請求項2の発明は、請求項1の発明におい
て、前記制御電圧値補正手段は、前記所定の周波数デー
タとして複数のデータを用い、前記制御電圧値の補正を
電圧振幅可変手段及び/又は電圧オフセット手段を動作
させることにより行うようにしたものである。
【0007】請求項3の発明は、請求項1又は2の発明
において、前記制御電圧値補正手段は、前記周波数設定
手段により所定の周波数データが設定された場合に、そ
の補正動作を指示し、前記周波数設定手段により前記所
定の周波数以外のデータが設定された場合に、前記制御
電圧値のそれまでの補正状態を維持するようにしたもの
である。
【0008】請求項4の発明は、請求項3の発明におい
て、前記所定の周波数以外のデータが設定された場合
に、前記PLLループを構成する前記基準周波数発振源
及び基準発振周波数と前記電圧制御発振器の発振出力と
の比較手段の動作を停止するようにしたものである。
【0009】請求項5の発明は、請求項1ないし4いず
れかに記載の発明において、前記制御電圧値補正手段を
動作させる前記所定の周波数データとして前記電圧制御
発振器の出力発振周波数を通信で使用する際に規定され
る周波数帯域の最も高い周波数および低い周波数とした
ものである。
【0010】
【発明の実施の形態】本発明の実施形態を添付図にもと
づき説明する。図1は、本発明による発振装置の一実施
形態を示すブロック図である。図1において、本装置
は、入力電圧に比例した周波数を発振するVCO1、お
よびVCO発振周波数を安定化させるための周波数基準
となる基準周波数源9、これら2つの発振周波数の周波
数差に相当する位相差を検出し、その位相差の大きさに
比例して位相差を縮小するような修正出力を発生する位
相比較手段8を備える。また、上記VCO1の発振周波
数を決定してそれに相当する周波数データを出力する周
波数設定手段2、該周波数データS2が特定の周波数を
示した時に信号を出力する比較動作指示手段3、位相比
較出力S8は位相比較結果出力選択手段4へ入力され、
比較動作指示信号S3に応じて、周波数設定手段2が特
定の周波数を示した際に該比較結果を電圧オフセット手
段5もしくは、電圧振幅可変手段6の設定電圧S41
S42へ反映させ、またそれら特定の周波数以外が指示
された時には該設定電圧S41,S42を維持するような
動作選択を行う位相比較結果出力選択手段4を備える。
そして、周波数データS2を電圧値で出力するD/A変
換手段7、該変換手段の出力S7の電圧幅を設定電圧S
2に比例した利得で増幅する電圧振幅可変手段6、そ
の出力S6に直流電圧値S41をオフセットしてVCO
の制御電圧S5として出力する電圧オフセット手段5を
備えることによって装置が構成される。
【0011】図1の装置の動作を図2(a)〜(c)の
信号変化を示す図を参照して説明する。周波数設定手段
2から出力される周波数データS2は、D/A変換手段
7へ入力され、図2(a)に示すような周波数に対応し
た電圧値を0〜VDAOの範囲で出力する(S7)。該出力
S7は電圧振幅可変手段6に入力され、図2(b)に示
すように利得指示電圧S42に比例した利得分だけ利得
増幅器により増幅されて、0〜VACの増幅波形を出力
(S6)する。更に、該出力S6は電圧オフセット手段
5に入力され、図2(c)に示すように、オフセット指
示電圧値S41に従ってVDCだけオフセットされ、VDC
〜VAC+VDCの範囲で振れる電圧波形を出力(S5)す
る。
【0012】この時、周波数設定手段2が任意の周波数
0を指示した時に、比較動作指示手段3は位相比較結
果出力選択手段4が位相比較出力S8を電圧オフセット
手段5へ接続するように指示し、発振周波数の修正が行
なわれてVDCレベルをVCO1が周波数f0で発振する
電圧値に制御する。次に、周波数設定手段2が任意の周
波数fnを指示した時に、比較動作指示手段3は位相比
較結果出力選択手段4が電圧振幅可変手段6へ接続する
ように指示し、VAC+VDCレベルの制御電圧によってf
nでVCOが発振するようにVACを制御する。これら、
0,fn以外の周波数を指示した場合は、位相比較結果
出力選択手段4は何れの端子にも接続せずに、指示電圧
値S41,S42は一定の電圧値に維持される。
【0013】以上3種の動作を繰り返すことで、図3に
示すようにD/A変換器7出力電圧に対するVCO1の
発振周波数特性は、0Vの時にf0となる点とVDACの時
にfnとなる点を通過する特性となる。従って、該電圧
対周波数特性が線形なVCO1を使った場合、任意の周
波数データ(番号)kに対する発振周波数fkは下記
(式2)に示すようにf0以上の周波数で、D/A変換
器7の出力の刻み幅△V=VDAC/nに相当する周波数
△fを単位にして設定することができることになる。 fk=f0+[(fn−f0)/n]×k=f0+△f×k (△f=(fn−f0)/n) (式2) 以上の装置において、f0,fnへの周波数切換時以外の
切り換え時間はPLL動作の収束を待たず、D/A変換
手段出力S7の電圧切換時間のみに依存することで、周
波数設定を任意の周波数幅に設定しながら高速の周波数
切り換えを可能とする。
【0014】上記した実施形態をより具体化した装置の
一実施例を示す図4にもとづき本実施例を説明する。V
CO11の出力をM1,M2分周比のいずれかに切り換え
ができる分周器18mで分周することで、該VCO11
の位相比較周波数S18mを得る。一方、水晶振動子等
を使うことで得る安定度の高い周波数発振源である基準
発振器19の出力をR1,R2の何れかの分周比に切り換
えることができる分周器18rによって位相比較する際
の基準周波数S18rを発生する。以上2つの周波数の
違いから生じる位相差を検出する位相比較器18cに入
力し、VCO11が進み位相の場合には現状よりも低い
電圧値を、逆に遅れ位相の場合にはより高い電圧値を入
力すると検出した位相誤差の分だけ帰還修正する電流を
出力する。
【0015】位相比較出力は、周波数データ(番号)S
12が0の場合はループフィルタII42,nの場合はル
ープフィルタI41,その他の周波数番号は電圧ホール
ド43の3通りの接続を行うように比較動作指示部13
がスイッチ部14へ指示する。ループフィルタII42,
ループフィルタI41は共に、図5に示すように抵抗r
1,r2、コンデンサc1,c2によって構成され、電流の
出入りによってc1,c2に蓄積される電荷によって出力
の直流電圧が生成される。従って、入出力端子に電流が
流れる負荷が接続されない限り出力直流電圧は保持され
るようなローパスフィルタから構成される。これらのル
ープフィルタは、直流電圧を電圧オフセット手段15,
可変利得アンプ手段16へ出力される。電圧ホールド4
3に接続された場合は、接続される直前の電位を保持す
ることになる。
【0016】周波数設定手段12から0〜nの値で出力
される周波数データとしての周波数チャンネルに相当す
る番号はD/A変換手段17へ入力され、図2(a)に
示すように周波数番号に比例した電圧値を0〜VDAO
範囲で出力する。該出力は可変利得アンプ手段16に入
力され、図2(b)に示すようにループフィルタI41
出力電圧S41にて指示された利得分だけ増幅されて、
0〜VACの電圧範囲で振幅波形を出力する。該出力S1
6は更に電圧加算部15に入力されて、図2(c)に示
すようにループフィルタII42の出力S42の直流電圧
値VDCと加算されてVDC〜VAC+VDCの範囲で振れる波
形S15を出力する。
【0017】上記の動作を行いながら、周波数設定手段
12が0を出力した時に基準周波数の分周器18rの分
周比はR1に、VCO11の出力の分周器18mのカウ
ンタはM1に設定され、スイッチ部14は位相比較出力
S18cをループフィルタII42に接続することでPL
Lループを構成し、VDCレベルをVCO11が周波数f
0で発振する電圧値に制御する。次に、周波数設定手段
12がnを出力した時に、分周器18rの基準周波数カ
ウンタの分周比はR2に、VCO11の出力の分周器1
8mのカウンタはM2に設定され、スイッチ部14は位
相比較出力S18cをループフィルタI41に接続する
ことで、先とは違ったPLLループを構成し、VAC+V
DCレベルをVCO11が周波数fnで発振するように可
変利得手段16の利得を電圧値によって決定する。以上
のような制御によってVCO11の発振周波数は下記
(式4)に示すf0,fnに制御される。 f0=(M1×fr)/R1 ,fn=(M2×fr)/R2 (式4) 更に0,n以外の周波数番号を周波数設定部が出力した
場合は、スイッチ部14は43へ接続されて設定電圧V
AC,VDCはそれぞれにそのまま維持される。
【0018】以上3種の動作を連続的に繰り返すことで
2つのPLLをそれぞれ特定の周波数のみで動作を行
い、図3に示すようにD/A変換器17出力電圧S17
対VCO11の発振周波数特性は、周波数データ(番
号)が0の時にf0となる点と、nの時にfnとなる2点
を通過する特性に制御される。該特性に制御されたVC
O11は、D/A変換出力17の刻み幅△Vに相当する
周波数△fを最小の単位にして周波数番号kの時にVC
O発振周波数fkとなるように設定することが可能とな
る。更に、周波数番号が1〜n−1の間での周波数切り
換えはD/A変換出力の電圧切り換え時間と等しい時間
で可能となるため、従来のPLL制御で生じるダンピン
グの影響を受けない高速な周波数切り換えが可能とな
る。
【0019】上記実施例とは違ったVCOを用いた実施
例を図6にもとづき説明する。図6において、かかるV
CO21は、V1電圧に比例して発振部の共振周波数を
変化させることができ、なおかつV2電圧によってV1
圧による周波数変化幅を増減させる特性を有するもので
ある。そして、周波数変化幅を制御するV2にループフ
ィルタII32の出力を入力する。更に、D/A変換器2
7の出力S27は直接電圧オフセット手段25に入力さ
れて、このオフセット出力はV1としてVCO21に入
力される。こうした構成によって、前述の実施例(図4
参照)のループフィルタII42の出力電圧値S42がこ
の実施例のV1に、ループフィルタI41の出力電圧S
41(図4参照)がV2S32に相当する働きを行うこ
とで、前述の実施例と同様の周波数幅△fで高速な周波
数切り換えを実現する発振器を構成する。
【0020】次いで、本発明によるもう1つの発振装置
の実施形態を説明する。図1において、位相比較手段8
による比較結果S8が電圧振幅可変手段6,電圧オフセ
ット手段5へ反映される特定の周波数以外を比較動作指
示手段3が指示した際に位相比較手段8および基準周波
数源9の動作を停止するようにしたものである。
【0021】この場合の本装置の動作について述べる
と、図2(d)に示すように装置の位相比較手段8によ
る比較出力は、電圧振幅可変手段6,電圧オフセット手
段5への接続、電圧を維持の3種類の動作を連続させる
ことで周波数制御を行っている。この中で電圧維持を行
っている間は位相比較出力を得る必要がない。そこで、
位相比較手段8,基準周波数源9の動作を停止させた場
合、位相比較手段8で消費される電流は下式のようにな
る。 PL=P0(2/n) (n≧2) (式3) PL:ホールド時に位相比較手段,基準周波数源が停止
した消費電力 P0:比較動作を行っている時の消費電力 n:D/A変換手段の電圧ステップ数 従って、電圧ステップ数nを大きくすればする程に消費
電力を低減することが可能となる。
【0022】上述の実施形態をより具体化した実施例を
図4にもとづき説明する。周波数設定手段12からの出
力データは分周器18m,位相比較器18c,分周器1
8rへ入力され、スイッチ部14がホールド端子へ接続
されている期間だけ、それぞれの動作を停止させる。こ
れによって位相比較手段18の消費電力は2/nに低減
されることになる。従って、図4で示す装置全体の消費
電力を低減させることが可能となる。
【0023】次に、本発明によるさらに他の発振装置の
実施形態を説明する。これは、2種のPLL回路を動作
させる周波数点f0,fnを本装置で通信を行う際に規定
された最大の周波数値および、最小の周波数値に設定す
るようにしたもので、規定される周波数範囲の最小周波
数をf0,最大周波数をfnに設定することで、VCO発
振周波数は基準発振器が持つ精度と同等の精度で規定さ
れた周波数範囲内に確実に納めることが可能となる。
【0024】このための実施例を図3を使って説明する
と、通信に使用する周波数の中で規定した最も低い周波
数を0とし、周波数ステップ毎に番号をふり付け、規定
した最も高い周波数番号をnとした時、周波数番号0で
0,周波数番号nでfnを出力するようにfr,M1,M
2,R1,R2を(式4)に従って設定する。これによっ
て、もしD/A変換手段の出力電圧値が多少の誤差を含
んでいたり、VCOの発振周波数特性に誤差がある場合
においてもVCOの発振周波数はf 0からfnの範囲で得
られ、規定の周波数範囲外で発振することなく、他のシ
ステムへの妨害を防ぐことが可能となる。
【0025】
【発明の効果】
請求項1の効果:VCOの制御電圧値を周波数設定手段
により設定されるホッピング周波数データにより直接変
えるようにし、また、所定の設定周波数データにおいて
該周波数に対応して用意した基準周波数によりPLL動
作を行うようにしているので、従来技術に比して高速の
周波数の切り換えが可能となる。
【0026】請求項2の効果:請求項1の効果に加え
て、周波数設定手段による複数の周波数データにもとづ
いてホッピング出力電圧幅を増幅する電圧振幅可変手
段、該出力を電圧値に比例した電圧分だけオフセットす
る電圧オフセット手段からのVCOに印加する制御電圧
波形のACレベル,DCレベルを制御することで2つの
PLLループを動作させ、単独の発振では不安定なVC
Oの発振周波数を安定な発振器出力と同程度に安定化さ
せながら、電圧値切り換えによってVCO発振周波数の
切り換えを行うことも可能となる。
【0027】請求項3の効果:請求項1,2の効果に加
えて、設定される周波数データについて全て基準発振周
波数を用意しなくても、用意のない周波数については、
それまでの制御電圧値を維持することによっても動作が
可能となる。
【0028】請求項4の効果:請求項1〜3の効果に加
えて、請求項3の制御電圧値を維持している間にPLL
ループによる動作を停止することにより消費電力を低減
させることも可能となる。
【0029】請求項5の効果:請求項1〜4の効果に加
えて、規定された発振周波数を周波数範囲内に確実に納
めることが可能になり、他の通信システムへの妨害を防
ぐことも可能となる。
【図面の簡単な説明】
【図1】本発明による周波数ホッピング発振装置の一実
施形態を示すブロック図である。
【図2】本発明による周波数ホッピング発振装置の動作
信号波形図及び比較動作のタイムチャートを示す。
【図3】本発明による周波数ホッピング発振装置の動作
状態に対する発振周波数を示す動作特性図を示す。
【図4】図1に示される実施形態をより具体化した装置
の一実施例を示す図である。
【図5】図4に示される装置を構成する回路要素の実施
例を示す図である。
【図6】図4に示される実施例とは違ったVCOを用い
た実施例を示す図である。
【図7】周波数ホッピング発振装置の従来例を示す図で
ある。
【符号の説明】
1…VCO、2…周波数設定手段、3…比較動作指示手
段、4…位相比較結果出力選択手段、5…電圧オフセッ
ト手段、6…電圧振幅可変手段、7…D/A変換手段、
8…位相比較手段、9…基準周波数源、11…VCO、
12…周波数設定手段、13…比較動作指示部、14,
24…スイッチ部、15…電圧加算手段、16…可変利
得アンプ手段、17…D/A変換手段、18…位相比較
手段、18c,28c…位相比較器、18m,18r,
28m,28r…分周器、19,29…基準発振器、2
1…VCO、25…電圧オフセット手段、27…D/A
変換器、31,41…ループフィルタI、32,42…
ループフィルタII、43…電圧ホールド、70…基準周
波数発振器、71…分周器、72…位相比較器、73…
ループフィルタ、74…VCO、75…プログラマブル
カウンタ、77…カウントデータ。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 目標とするホッピング周波数に対応する
    周波数データを設定する周波数設定手段と、該周波数設
    定手段により設定される各周波数データにもとづいて発
    生される電圧を制御電圧値として発振周波数を制御する
    ことができる電圧制御発振器と、該電圧制御発振器の出
    力発振周波数を基準周波数発振源の発振周波数と比較
    し、得られる比較結果により前記制御電圧値を補正する
    制御電圧値補正手段を有する周波数ホッピング発振装置
    において、前記制御電圧値補正手段は、前記周波数設定
    手段により所定の周波数データが設定される場合に前記
    基準周波数発振源に該所定の周波数データに対応した基
    準発振周波数を用意するとともに、該基準発振周波数と
    前記電圧制御発振器の発振出力との比較結果をフィード
    バックしてPLLループを構成するようにしたことを特
    徴とする周波数ホッピング発振装置。
  2. 【請求項2】 前記制御電圧値補正手段は、前記所定の
    周波数データとして複数のデータを用い、前記制御電圧
    値の補正を電圧振幅可変手段及び/又は電圧オフセット
    手段を動作させることにより行うようにしたことを特徴
    とする請求項1記載の周波数ホッピング発振装置。
  3. 【請求項3】 前記制御電圧値補正手段は、前記周波数
    設定手段により所定の周波数データが設定された場合
    に、その補正動作を指示し、前記周波数設定手段により
    前記所定の周波数以外のデータが設定された場合に、前
    記制御電圧値のそれまでの補正状態を維持するようにし
    たことを特徴とする請求項1又は2記載の周波数ホッピ
    ング発振装置。
  4. 【請求項4】 前記所定の周波数以外のデータが設定さ
    れた場合に、前記PLLループを構成する前記基準周波
    数発振源及び基準発振周波数と前記電圧制御発振器の発
    振出力との比較手段の動作を停止するようにしたことを
    特徴とする請求項3記載の周波数ホッピング発振装置。
  5. 【請求項5】 前記制御電圧値補正手段を動作させる前
    記所定の周波数データとして前記電圧制御発振器の出力
    発振周波数を通信で使用する際に規定される周波数帯域
    の最も高い周波数および低い周波数としたことを特徴と
    する請求項1ないし4いずれかに記載の周波数ホッピン
    グ発振装置。
JP03158297A 1997-02-17 1997-02-17 周波数ホッピング発振装置 Expired - Fee Related JP3393172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03158297A JP3393172B2 (ja) 1997-02-17 1997-02-17 周波数ホッピング発振装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03158297A JP3393172B2 (ja) 1997-02-17 1997-02-17 周波数ホッピング発振装置

Publications (2)

Publication Number Publication Date
JPH10229352A true JPH10229352A (ja) 1998-08-25
JP3393172B2 JP3393172B2 (ja) 2003-04-07

Family

ID=12335191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03158297A Expired - Fee Related JP3393172B2 (ja) 1997-02-17 1997-02-17 周波数ホッピング発振装置

Country Status (1)

Country Link
JP (1) JP3393172B2 (ja)

Also Published As

Publication number Publication date
JP3393172B2 (ja) 2003-04-07

Similar Documents

Publication Publication Date Title
KR101012510B1 (ko) 자동적인 주파수 동조를 구비한 위상 고정 루프
JPH03157018A (ja) 周波数シンセサイザ
US6275115B1 (en) PLL circuit having current control oscillator receiving the sum of two control currents
US20040109521A1 (en) Phase locked loop frequency synthesizer where frequency gain variation controlled oscillator is compensated
WO2007046304A1 (ja) Fm変調器
JP3852939B2 (ja) 広帯域変調pllおよびその変調度調整方法
JP2001016103A (ja) Pllシンセサイザ
JP3393172B2 (ja) 周波数ホッピング発振装置
US20110260760A1 (en) Voltage control oscillator and control method thereof
EP1030453A1 (en) A method for reducing transition time in a PLL frequency synthesizer having a programmable frequency divider
JP2644890B2 (ja) 位相同期回路
US6914491B2 (en) Controlling an oscillator or a phase-delay device in a phase-control circuit
JP2007295027A (ja) スペクトラム拡散クロックジェネレータ
JP4815572B2 (ja) 補償された高速pll回路
JP3226838B2 (ja) Pll周波数シンセサイザ
JP3216610B2 (ja) プログラマブル水晶発振器
KR0148180B1 (ko) 클램프회로를 이용한 위상검출기
KR19990030658A (ko) 고속 위상 동기 루프 및 그의 로킹 방법
JP2656546B2 (ja) 位相同期発振器
KR960015575B1 (ko) 에프엠 반송파 신호 발생회로
US20050266816A1 (en) PLL synthesizer
JPH0786931A (ja) 周波数シンセサイザ
JPH0787368B2 (ja) 外部制御型原子発振器
JPH077328A (ja) Fm復調回路
JPH1117580A (ja) アンテナ整合器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees