WO2007046304A1

WO2007046304A1 - Ｆｍ変調器

Info

Publication number: WO2007046304A1
Application number: PCT/JP2006/320490
Authority: WO
Inventors: Masakatsu Maeda; Kaoru Ishida
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2005-10-21
Filing date: 2006-10-13
Publication date: 2007-04-26
Also published as: CN101292419B; US20070093217A1; CN101292419A; US7587180B2; EP1940018A4; JP2011147169A; JP5011440B2; JP4755193B2; JPWO2007046304A1; EP1940018A1

Abstract

　電圧制御発振器のｆ－Ｖ特性の測定を短時間で行うことができるＦＭ変調器を提供する。特性測定タイミング制御部（１１０）が、搬送波周波数の遷移過程において、ＶＣＯ（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ）（１０３）のｆ－Ｖ特性を測定する開始タイミング及び終了タイミングを補正部（１０８）に通知することにより、補正部（１０８）は、ＶＣＯ（１０３）のｆ－Ｖ特性の測定を短時間で行うことができる。

Description

明細書

FM変調器

技術分野

[0001] 本発明は、 FM変調器に関し、より特定的には、電圧制御発振器 (Voltage Cont rolled Oscillator: VCO)を用いた FM変調器に関する。

背景技術

[0002] 図 17は、従来のアナログ FM変調器の構成を示す図である。図 17において、 FM 変調器 90は、基準信号発生器 91と、制御回路 92と、電圧制御発振器 93 (以下、 V C093という）とを備える。制御回路 92は、位相比較器 911と、ローパスフィルタ (Lo w Path Filter :LPF) 912と、加算器 913と、周波数分周器 914と、 VCOゲイン補正回路 915と、掛け算器 916及び、 917とを含む。

[0003] 図 17において、制御回路 92と VC093とは、位相同期ループ回路（以下、 PLL (P hase Locked Loop)回路という）を構成する。 PLL回路は、入力される基準信号と VCOカゝら出力される出力信号を分周した信号との位相差を検出し、位相を同期させることによって、 VCOから出力される出力信号の位相を固定することができる。

[0004] VC093は、 VCO制御端子に印加される制御電圧に応じた出力信号を出力するために用いられる。制御電圧と、制御電圧に対応して VCOから出力される出力信号との関係を f—V特性という。図 17に示される VC093は、 VCOゲイン補正回路 915から、 VC093の非線形な f—V特性を考慮した補正信号が入力されることによって、線形な特性を持った VCOと等価な出力を行うことができる。

[0005] 位相比較器 911は、掛け算器 917からの出力信号と、周波数分周器 914からの出力信号との位相を比較し、比較結果に応じたパルス信号を出力する。具体的には、入力される掛け算器 917から出力される信号と周波数分周器 914から出力される信号との間の位相差を検出し、ずれてヽる時間と同じパルス幅を持ったパルス信号を出力する。

[0006] LPF912は、位相比較器 911から出力されるパルス信号を、積分して平均化するなどの方法を用いて、パルス信号の高周波成分を取り除き、直流成分のみを出力する。この動作によって、 LPF912は、位相差の大きさに応じたノルス信号を、直流信号に変換することができる。変換された直流信号は、加算器 913を通して VCOゲイン補正回路 915に出力される。

[0007] VCOゲイン補正回路 915は、 VC093の f— V特性が非線形な場合に、線形な VC Oと等価な出力を得るための補正信号を出力する。当該補正信号を出力するために、 VCOゲイン補正回路 915は、たとえば、 VCO制御端子に印加する制御電圧と、 V C093の出力信号とを対応させて記憶する補正テーブルを保持する。

[0008] VC093から出力された出力信号は、乗算器 916に入力され、 FM変調器 90の外部力入力される変調信号と乗算されて、周波数分周器 914に入力される。周波数分周器 914は、入力された信号の周波数を 1 ÷Nに分周し、分周後の信号を出力する。以後、 Nを分周比という。周波数分周器 914には、チャンネルデータと変調信号とを加算した信号が入力される。周波数分周器 914は、入力される加算信号に含まれるチャンネルデータカゝら分周比を決定する。図 17において示される FM変調器 90の搬送波周波数は、周波数分周器 914の分周比と、基準信号発生器 91の周波数との積によって決められる。例えば、基準信号発生器 91が、 100kHzで分周比 Nが 50ならば、 100kHz X 50で 5. OMHzとなる。

[0009] 図 17の PLL回路は、 VC093の出力信号を、周波数分周器 914を介して、制御回路 92にフィードバックすることによって、 VC093の出力信号と掛け算器 917から出力される出力信号との位相差を収束させ、 FM変調器 90の外部から入力される変調信号と VC093の出力信号とを同期させることができる。

[0010] 図 17で意味する FM変調とは、一定の搬送波周波数を基準に、時間変化する周波数を意味している。具体的には、一定の電圧を基準として時間変化する制御電圧が、 VCO制御端子に、印加されることで FM変調を実現できる。図 17において複数の変調信号力 SFM変調器 90の外部から同時に入力されるのは、制御回路 92と VC09 3とからなる PLL回路の低周波力も高周波までの変調特性を確保するためである。掛け算器 917に入力される変調信号と、周波数分周器 914に入力される変調信号と、掛け算器 916に入力される変調信号とは、低周波域の変調特性を確保するために入力される。また、加算器 913に入力される変調信号は、高周波域の変調特性を確保するために入力される。

[0011] 図 18は、 VC093による FM変調を説明するための図である。図 18において、直線 C1は、 VCOの線形な特性を表している。つまり、 VCO出力周波数 ÷VCO制御端子電圧が一定となっている。曲線 C2は、 VC093の非線形な特性を表している。曲線 S1は、 VC093が有する VCO制御端子に印加される制御電圧である。曲線 S2は、 VCOが C1で表される特性を有している場合の、曲線 S1に対応する出力を表している。曲線 S3は、 VC093が C2で表される特性を有している場合の、曲線 S1に対応する出力を表している。なお、図 18において V[V]は VCO制御端子に印加される制御電圧であり、 f[Hz]は VCOの発振周波数である。 Vcc[V]は VCOの制御電圧の上限値を示している。

[0012] VC093の f— V特性が、曲線 C2で表されるように非線形である場合、 VC093の制御電圧 S1に対応する出力は、曲線 S3の様に好ましくない波形となってしまう。この好ましくな、出力が FM変調器 90の特性を劣化させる。

[0013] 図 19は、 VCOゲイン補正回路 915の補正方法を説明するための図である。図 17 の従来技術では、 ¥じ093の電源投入時に¥じ0ゲィン補正回路915カ VC093 の入力可能電圧範囲（0 [V]〜Vcc [V] )の全域にわたって、 VC093に制御電圧を印加する。制御電圧は、 VC093の入力可能電圧範囲を複数に分割した値に応じて、順番に印加される。次に、 VCOゲイン補正回路 915は、印加電圧と対応する VCO 93の出力信号を、 VCOゲイン補正回路 915が保持する補正テーブルに記憶する。図 19にお、て示される曲線 C4を、測定された VC093の f— V特性とする。

[0014] VCOゲイン補正回路 915は、制御電圧と VC093の出力信号の記憶が終了すると、補正信号を出力するための線形な特性を表す数式を算出する。算出の方法を説明するための、数式を式 1に示す。

[数 1]

= A X V + B ( A , B = c o n s t )

f ： V C O出力周波数 [ H z ]

V ： V C O制御端子電圧 [ V ]

(式 1 ) [0015] VCOゲイン補正回路 915は線形な数式を導くために、連立方程式を解く。連立する方程式は、 VCO制御端子電圧が 0[V]の時の VCO発振周波数を式 1に代入して得られる式と、 VCO制御端子電圧が Vcc[V]の時の VCO発振周波数を式 1に代入して得られる式とである。

[0016] VCOゲイン補正回路 915は、得られた 2つの式を連立させて解き、式 1において A と Bとで表される定数を求めて、一つの線形な特性を表す数式を導く。図 19において直線 C3が求められた線形な特性である。 FM変調が開始されると VCOゲイン補正回路 915が補正動作を開始する。 VCOゲイン補正回路 915は、補正動作を開始し、 V 2という電圧が入力されると、算出した式 1に V2を代入し、 VC093が発振したい周波数 f2を得る。次に VCOゲイン補正回路 915は、図 19において C4で示される測定した VC03の f— V特性から、 f2に対応する制御電圧 VIを見つけ出し、 VC093に印加する。上記の動作によって、 VC093は線形な f— V特性を有している VCOと等価な出力を行うことができる。

特許文献 1：特開平 10— 115677号公報

特許文献 2：実開平 5— 25810号公報

非特許文献 1 :ハルヒコイチ入サトミクサナギ、キヨゥコフジモト、ケイジキシネ（ Haruhiko Ichmo^ ¾atomi Kusanagi、 Kyoko Fujimoto、 Keiji KishineJ着、「ァデジタリイコントローノレドピーエノレエノレフォーエスォーシ一アプリケーシヨンズ（A Digitally Controlled PLL for SoC Applications)、アイイーィーィージャーナノレォブソリッドステイトサーキッッ（IEEE JOURNAL OF S OLID -STATE CIRCUITS)、 2004年 5月、 39卷、 5号、 p. 751

発明の開示

発明が解決しょうとする課題

[0017] 従来の技術では VC093の電源投入時に、 VC093の入力可能電圧範囲の全てにわたつて制御電圧を印加し、 VC093の f— V特性の測定を行っていた。したがつて、 f V特性を測定する範囲が、広範囲になるので特性測定に長時間を要してしまうという問題点があった。

[0018] それゆえに、本発明の目的は、 f—V特性の測定を短時間で行うことができる FM変調器を提供することである。

課題を解決するための手段

[0019] 上記目的を達成するために本発明は以下のような特徴を有する。本発明は、変調成分を含む信号を FM変調し、 FM変調された信号を出力信号として出力する FM変調器であって、基準信号を発生する基準信号発生器と、印加される制御電圧に応じた信号を発振して、前記出力信号として出力する電圧制御発振器と、基準信号を用いて、電圧制御発振器の発振周波数を所望の周波数に収束させ、発振周波数が収束した後、変調成分を含む信号に基づいて、電圧制御発振器に入力する制御電圧を変化させて、電圧制御発振器に FM変調された出力信号を出力させるための制御回路とを備え、制御回路は、電圧制御発振器の発振周波数と電圧制御発振器に入力される制御電圧とに基づいて、発振周波数と制御電圧との間の関係である f—V特性を測定し、測定した f—V特性に従って、補正された制御電圧を電圧制御発振器に印加する補正部を含み、補正部は、発振周波数が収束する過程において、 f一 V特性を測定し、測定した f一 V特性に基づいて、電圧制御発振器が線形な f一 V特性を持った場合と等価な信号を出力するように電圧制御発振器へ補正された制御電圧を印加することを特徴とする。

[0020] これにより、本発明に係る FM変調器は、発振周波数が収束する過程において、電圧制御発振器の f一 V特性を測定するので、 f—V特性の測定を短時間で行うことができる。

また、測定するデータが FM変調に必要な発振周波数の周辺のデータのみで済むので、補正部が備えるメモリを少なくすることができる。

[0021] 好ましくは、補正部に対して f一 V特性を測定するタイミングを通知する特性測定タイミング制御部をさらに備えるとよい。

[0022] これにより、補正部は特性測定タイミング制御部力通知されるタイミングで電圧制御発振器の f一 V特性を測定することができるので、補正部自らが電圧制御発振器の f—V特性のタイミングを判断する場合と比べ、制御回路の処理を軽減することができる。

[0023] 好ましくは、制御回路は、デジタル処理によって前記発振周波数を収束させるとよい。

[0024] これにより、制御回路にコンピュータを使用でき、補正部が電圧制御発振器の f—V 特性を測定するタイミングを容易に設定できると、う効果が得られる。

[0025] 好ましくは、制御回路は、アナログ処理によって発振周波数を収束させるとよい。

[0026] これにより、制御回路に、 DAC (Digital— Analog Converter)及び ADC (Anal og- Digital Converter)などの、デジタル信号とアナログ信号とを変換する変換器を含まなくてもよくなるので、一般的に使用されているアナログ回路を利用して、 FM 変調器を製造できる。

[0027] 制御回路及び電圧制御発振器によって構成される PLL (Phase Locked Loop) 回路は、発振周波数を所望の周波数に収束させるための過程として、当該過程が開始して力発振周波数が所望の周波数を中心とした所定の変動幅内に収まるまでの第 1の期間と、発振周波数が所望の周波数を中心とした所定の変動幅内に収まって力発振周波数が固定されるまでの第 2の期間とを有しており、補正部は、第 1の期間における任意の区間にお、て、 f—V特性を測定するとよ、。

[0028] これにより、第 1の期間では、 f V特性を測定するために必要な制御電圧を自然に得ることができるので、 PLL回路の収束時間を利用して f V特性を短時間に測定できる。

[0029] 好ましくは、補正部は、第 1の期間の開始時に f V特性の測定を開始し、第 1の期間の終了時に f—V特性の測定を終了するとよい。

[0030] これにより、補正部は、第 1の期間における全ての時間を利用して、電圧制御発振器の f V特性を測定することができ、より精度の高い f V特性を測定できる。

[0031] 好ましくは、第 1の期間において、発振周波数は、所望の周波数を中心に極性の反転を繰り返して、所定の変動幅内に収束していき、補正部は、発振周波数が変曲点となる時間から、発振周波数がその次に変曲点となる時間までの間において、 f—v 特性を測定するとよい。

[0032] これにより、補正部は、変曲点という電圧制御発振器の発振周波数が、所望の周波数に収束する過程において必然的に有する特徴を利用して f V特性測定の時間を短縮できる。 [0033] 好ましくは、第 1の期間において、前記発振周波数は、前記所望の周波数を中心に極性の反転を繰り返して、前記所定の変動幅内に収束していき、

前記補正部は、前記発振周波数の極性が反転する時間から、前記発振周波数の極性が当該時間から二回目に反転する時間までの間において、前記 f V特性を測定するとよい。

[0034] これにより、補正部は、発振周波数の極性の反転という、電圧制御発振器の発振周波数が所望の周波数に収束する過程において必然的に有する特徴を利用して f V 特性測定の時間を短縮できる。

[0035] 制御回路及び電圧制御発振器によって構成される PLL (Phase Locked Loop) 回路は、発振周波数を所望の周波数に収束させるための過程として、当該過程が開始して力発振周波数が所望の周波数を中心とした所定の変動幅内に収まるまでの第 1の期間と、発振周波数が所望の周波数を中心とした所定の変動幅内に収まって力発振周波数が固定されるまでの第 2の期間とを有しており、補正部は、第 2の期間における任意の区間において、電圧制御発振器に印加する制御電圧を変化させて、所望の周波数を用いて FM変調する際に必要な f V特性を測定するとよい。

[0036] これにより、補正部が測定する f V特性は、所望の周波数を用いて FM変調する際に必要とされる範囲のみとなるので、測定に要する時間を短縮できると共に、補正部が記憶する f—V特性のデータを少なくできる。

[0037] 好ましくは、補正部は、第 2の期間の開始時に f V特性の測定を開始し、所望の周波数を用いて FM変調する際に必要な f V特性を測定したら、制御電圧の変化を終了するとよい。

[0038] これにより、補正部は、所望の周波数を用いて FM変調する際に必要な f V特性を測定したら、自動的に f V特性の測定を終了することができ、終了条件の判断の動作を省略できる。

[0039] 好ましくは、補正部は、電圧制御発振器が発振するチャネルが切り替えられた後、 f

—V特性を測定するとよい。

[0040] これにより、補正部は、電圧制御発振器の f V特性を測定する期間を、チャンネルが切り替えられて力発振周波数が所望の周波数へ自然に収束する過程にぉ、て、自由に選択できる。

[0041] 好ましくは、補正部は、 FM変調器に電源が投入された後、 f V特性を測定するとよい。

[0042] これにより、補正部は、 FM変調器に電源が投入された後、電圧制御発振器の f V特性を測定する期間を、チャンネルが切り替えられてから発振周波数が所望の周波数へ自然に収束する過程にお!、て、自由に選択できる。

[0043] FM変調された無線信号を送信する無線装置であって、変調成分を含む信号を F M変調し、 FM変調された信号を出力信号として出力する FM変調器を含み、 FM変調器は、基準信号を発生する基準信号発生器と、印加される制御電圧に応じた信号を発振して、出力信号として出力する電圧制御発振器と、基準信号を用いて、電圧制御発振器の発振周波数を所望の周波数に収束させ、発振周波数が収束した後、変調成分を含む信号に基づヽて、電圧制御発振器に入力する制御電圧を変化させて、電圧制御発振器に FM変調された出力信号を出力させるための制御回路とを備え、制御回路は、電圧制御発振器の発振周波数と電圧制御発振器に入力される制御電圧とに基づいて、発振周波数と制御電圧との間の関係である f—V特性を測定し、測定した f V特性に従って、補正された制御電圧を電圧制御発振器に印加する補正部を含み、補正部は、発振周波数が収束する過程において、 f V特性を測定することを特徴とする。

[0044] これにより、本発明に係る FM変調器を備える無線装置は、 FM変調器の電源投入後、及びチャンネル切り替え後から FM変調を開始するまでの時間を短縮できる。発明の効果

[0045] 上記のように本発明の FM変調器によれば、発振周波数が収束する過程にお!ヽて、電圧制御発振器の f V特性を測定するので、 f V特性の測定を短時間で行うことができる。また、測定するデータが FM変調に必要な発振周波数の周辺のデータのみで済むので、補正部が備えるメモリを少なくすることができる。

図面の簡単な説明

[0046] [図 1]図 1は、本発明における第 1の実施形態の FM変調器 1の概略構成を示すプロック図である。 [図 2]図 2は、本発明における第 1の実施形態における FM変調器 1の詳細な構成を示すブロック図である。

[図 3]図 3は、本発明の補正部の動作タイミングを示した図である。

[図 4]図 4は、本発明における、図 2に示される補正部 108と、図 9に示される補正部 1

08aと、図 12に示される VCOゲイン補正回路 204と、図 15に示される VCOゲイン補正回路 204aとが保持する補正テーブルのメモリ構成の一例である。

[図 5]図 5は、本発明の第 1の実施形態における補正部 108の動作を説明するフローチャートである。

[図 6]図 6は、 VCOの非線形性の補正方法を示した図である。

[図 7]図 7は、複数本の f—V特性を備えた VCOを示した図である。

[図 8]図 8は、本発明の第 2の実施形態における FM変調器 laの概略構成を示すブロック図である。

[図 9]図 9は、本発明の第 2の実施形態における FM変調器 laの詳細な構成を示すブロック図である。

[図 10]図 10は、本発明の第 2の実施形態における補正部 108aの動作を説明するフローチャートである。

[図 11]図 11は、本発明の第 3の実施形態における FM変調器 2の概略構成を示すブロック図である。

[図 12]図 12は、本発明の第 3の実施形態における FM変調器 2の詳細な構成を示すブロック図である。

[図 13]図 13は、本発明の第 3の実施形態における VCOゲイン補正回路 204の動作を説明するフローチャートである。

[図 14]図 14は、本発明の第 4の実施形態における FM変調器 2aの概略構成を示すブロック図である。

[図 15]図 15は、本発明の第 4の実施形態における FM変調器 2aの詳細な構成を示すブロック図である。

[図 16]図 16は、本発明の第 4の実施形態における VCOゲイン補正回路 204aの動作を説明するフローチャートである。 [図 17]図 17は、従来の FM変調器 90の構成を示すブロック図である。

[図 18]図 18は、電圧制御発振器 (VCO)の動作原理を説明する図である。

[図 19]図 19は、従来技術における VCOの非線形性の補正方法を示した図である。

[図 20]図 20は、本発明に係る FM変調器を備える無線装置を示した図である。符号の説明

1 FM変調器

101 基準信号発生器

102 制御回路

103 電圧制御発振器 (VCO)

104 デジタル一アナログ変換器（DAC)

105 加算器

106 ローパスフィルタ（LPF)

107 誤差検出回路

108 補正部

109 周波数一デジタル変換器

110 特性測定タイミング制御部

111 掛け算器

112 アナログ一デジタル変翻 (ADC)

113 アナログ一デジタル変翻 (ADC)

la FM変調器

102a 制御回路

108a 補正部

110a 特性測定タイミング制御部

2 FM変調器

201 基準信号発生器

202 制御回路

203 電圧制御発振器 (VCO)

204 VCOゲイン補正回路 205 加算器

206 ローパスフィルタ（LPF)

207 位相比較器

208 掛け算器

209 周波数分周器

210 掛け算器

211 特性測定タイミング制御部

2a FM変調器

202a 制御回路

204a VCOゲイン補正回路

211a 特性測定タイミング制御部

発明を実施するための最良の形態

[0048] (第 1の実施形態）

以下、第 1の実施形態について、図面を参照しながら説明する。図 1は、第 1の実施形態における FM変調器 1の概略構成を示す図である。図 1において、 FM変調器 1 は、基準信号発生器 101と、制御回路 102と、電圧制御発振器 103 (以下、 VCO10 3という）と、特性測定タイミング制御部 110とを備える。

[0049] 基準信号発生器 101は、基準信号を生成する。生成された基準信号は、 FM変調器 1の外部力入力される周波数信号と乗算されて FM変調に用いられると共に、デジタル回路で構成されている制御回路 102の動作に必要なクロック信号を発生するために用いられる。 FM変調器 1の外部力も入力される周波数信号は、変調信号と、 FM変調に用、る搬送波の所望の周波数のためのチャンネルデータとを含む。

[0050] 制御回路 102は、基準信号発生器 101によって生成された基準信号と、 FM変調器 1の外部力も入力される周波数信号とを乗算する。乗算された信号と、 VCO103 の出力信号とは、制御回路 102の内部で位相が比較される。制御回路 102は、乗算された信号の位相と、 VCO103の出力信号の位相とを比較して、乗算された信号の位相と、 VCO103の出力信号の位相とを同期させる。

[0051] VCO103は、 VCO制御端子に印加される制御電圧に対応した発振周波数を有する出力信号を発振する。 VCO制御端子には、制御回路 102から出力されるアナログ電圧が印加される。

[0052] 特性測定タイミング制御部 110は、 VCO 103に印加される制御電圧の補正値を求めるタイミングを制御回路 102に知らせる。制御回路 102は、特性測定タイミング制御部 110から通知されたタイミングに従って、制御電圧の補正値を求め VCO103に入力する制御電圧を当該補正値に従って補正する。

以下、 FM変調器の詳細な構成について説明する。

[0053] 図 2は、本発明の第 1の実施形態に係る FM変調器 1の詳細な構成を示すブロック図である。図 2において、制御回路 102は、デジタル—アナログ変翻 104 (Digital -Analog Converter:以下、 DAC104という）と、カロ算器 105と、ローパスフィルタ 106 (以下、 LPF106という）と、誤差検出回路 107と、補正部 108と、周波数—デジタノレ変 109と、掛け算器 111と、アナログ—デジタノレ変 112、 113 (Analog -Digital Converter:以下、 ADC112、ADC113という）を含む。図 9で示される従来の FM変調器 90に含まれる制御回路 92は、 VCOゲイン補正回路 915以外がァナログ回路で構成されている。しかし、本発明の第 1の実施形態における制御回路 1 02は、全てデジタル回路で構成されている点力従来技術と大きく異なる点である。したがって、動作のためのクロック信号力図 2における制御回路 102に必要となる。制御回路 102の動作のためのクロック信号には基準信号発生器 101が生成する信号を直接用いるか、基準信号発生器 101が生成する基準信号を元に生成したものを用いる。

[0054] VCO103は、 VCO103が有する VCO制御端子に印加される制御電圧に応じた周波数を有する出力信号を発振する。

[0055] 周波数一デジタル変翻 109は、 VCO 103の出力信号の周波数をデジタル値に変換して補正部 108と誤差検出回路 107とに入力する。具体的には、周波数一デジタル変翻 109が、 VCO103の出力信号をある一定時間、内部に備えているカウンターに入力し、入力された VCO 103の出力信号がピークとなるタイミングをカウントし、カウントした値をデジタル値として出力する。ある一定時間とは、基準信号発生器 1 01に予め設定されている時間である。例えば、周波数一デジタル変翻 109が lms ecにカウントした値が 100, 000であれば、 100, 000÷ lmsec = 100MHzとなる。この計算方法を用いれば、 VCO103の出力信号力デジタル値に変換されたことと等価になる。詳しくは、ハルヒコイチ入サトミクサナギ、キヨゥコフジモト、ケイジ =Τン不 (Haruhiko Icnmo^ ¾atomi Kusanagi、 Kyoko Fujimoto、 Keiji Kish ine)著、「ァデジタリィコントロールドピーエルエルフォーエスォーシ一ァプリケーシヨンズ（A Digitally Controlled PLL for SoC Applications)、アイィーィーィージャーナノレォブソリッドステイトサーキッッ（IEEE JOURNAL OF SOLID-STATE CIRCUITS) , 2004年 5月、 39卷、 5号、 p. 751に記載されている。

[0056] また、周波数一デジタル変換器 109は、 FM変調器 1の外部から入力される周波数信号に含まれるチャンネルデータから、周波数一デジタル変換器 109の内部に含まれる分周器の分周比を変更する。所望の周波数は、基準信号発生器 101の生成する基準信号の周波数と、分周比との積の値となる。

[0057] ADC112は、基準信号発生器 101が生成した基準信号の周波数をデジタル値に変換して、掛け算器 111に入力する。

[0058] ADC113は、 FM変調器 1の外部力入力される、チャンネルデータと変調成分とを含む周波数信号を、デジタル値に変換して掛け算器 111に入力する。

[0059] 掛け算器 111は、 ADC112からの出力値と、 ADC 113からの出力値とを乗算する

[0060] 誤差検出回路 107には、掛け算器 111からの出力信号と、周波数一デジタル変換器 109からの出力信号とが入力される。誤差検出回路 107は、入力された信号の位相差に対応する方形波を出力する。具体的には、誤差検出回路 107は、掛け算器 1 11から出力されるビット列と、周波数一デジタル変翻109から出力されるビット列とについて、排他的論理和を求め、求めた排他的論理和に対応するビット列を方形波として出力する。

[0061] LPF106は、誤差検出回路 107から出力される方形波を、フィルタリングする。

[0062] カロ算器 105は、 LPF106からの出力信号と、 ADC 113からデジタル値として入力される周波数信号とを加算する。制御回路 102の外部力も入力される周波数信号は、変調成分を含んでいる。加算器 105に直接入力される周波数信号は、 LPF106を通過しな、ため、高周波成分を含んで、るので FM変調器 1の高周波域の変調特性が確保される。

[0063] 特性測定タイミング制御部 110は、 FM変調器の外部力も入力される周波数信号に含まれるチャンネルデータを監視する。特性測定タイミング制御部 110は、チャンネルデータの変更を検出することで、 FM変調の開始及び終了のタイミングと、 VCO10 3の f—V特性測定の開始及び終了のタイミングとを判断し、補正部 108に通知する。

[0064] 図 3は、本発明における補正部 108の動作タイミングを説明する図である。図 2に示される FM変調器 1が、無線通信システムで用いられる場合、搬送波周波数は一定ではなく切り替えられる。図 3は、第 1の搬送波周波数から、所望の周波数である第 2の搬送波周波数への切り替えの時間遷移の一例を示す。図 3において tO力 tlまでの期間は、第 1の搬送波周波数において、制御回路 102、すなわちデジタル PLL回路が定常状態にある様子を示している。例として図 3では、時間 tlにて第 1の搬送波周波数力への遷移が開始され、時間 t5以降にて第 2の搬送波周波数を中心とした、 s in波の変調がかけられて、る場合を示す。

[0065] 図 3において、時間 tlは、第 1の搬送波周波数による FM変調が終了し、チャンネルデータが変更され、搬送波周波数が第 2の搬送波周波数への遷移を開始する時間である。時間 t2は、搬送波周波数が所望の周波数を横切る時間である。時間 t3は搬送波周波数を時間で微分した値が 0になる変曲点を迎える時間である。時間 t4は、搬送波周波数が所望の周波数を中心とした所定の変動範囲内に収束する時間である。時間 t5は、所望の周波数にて FM変調が開始される時間である。

[0066] 図 3において示される時間 tlは、特性測定タイミング制御部 110が FM変調器 1の外部から入力されるチャンネルデータが変更されることによって検出されるタイミングである。時間 t2、 t3、 t4、 t5は特性測定タイミング制御部 110に予め設定されている時間である。

[0067] 第 1の実施形態において、特性測定タイミング制御部 110が判断する f—V特性測定開始のタイミングとは、チャンネルデータが変更され、搬送波周波数が遷移を開始した時間 tlである。また、第 1の実施形態において特性測定タイミング制御部 110が判断する f—v特性測定終了のタイミングとは、搬送波周波数が所望の周波数を中心とした所定の変動幅内に収束する時間 t4である。時間 tlから時間 t4の期間を第 1の期間と呼ぶ。

[0068] なお、第 1の実施形態において VCO103の f V特性測定開始及び終了のタイミングは、上記に限定されるものではないが、その他のタイミングの例については後述する。

[0069] 図 4は、補正部 108が保持する補正テーブルの構成の一例を示す図である。補正部 108は、特性測定タイミング制御部 110からの f—V特性測定の開始タイミングの通知を受けると、 DAC104への入力値と、周波数デジタル変翻 109からの出力値とを対応させて、図 4に示した補正テーブルに記憶する。

[0070] 時間 tlにて搬送波周波数の遷移が開始され、搬送波周波数が変更後の所望の周波数を中心とした所定の変動幅内に収束する時間 t4が到来すると、特性測定タイミング制御部 110は、 f—V特性測定終了タイミングを補正部 108に通知する。補正部 108は、特性測定タイミング制御部 110から f—V特性測定終了タイミングの通知を受けると、 DAC104への入力値と、周波数一デジタル変翻 109の出力値との記憶を終了する。

[0071] 補正部 108が VCO103の f—V特性の測定を終了すると、補正部 108は記憶した DAC104への入力値と、周波数一デジタル変換器 109の出力値とから、 VCO103 の理想とする線形な特性を計算して数式を算出する。

[0072] 特性測定タイミング制御部 110は、変更後の所望の周波数における FM変調の開始時間 t5が到来すると、特性測定タイミング制御部 110は補正部 108に補正動作開始のタイミングを通知する。

[0073] 補正部 108は、特性測定タイミング制御部 110から補正動作開始のタイミングを受けると、加算器 105から入力される信号に基づいて、算出した数式を利用して VCOl 03の出力信号の周波数を計算する。補正部 108は、計算した周波数に対応する補正値を補正テーブルから選び、 DAC 104に対してデジタル値として出力する。した力て、補正部 108は VCO103の出力を補正することができる。

[0074] ここで、第 1の搬送波周波数力所望の周波数への遷移が開始されてから、所望の周波数による FM変調が開始されるまでの間、補正部 108は加算器 105からの入力信号を直接 DAC104に出力する。なぜなら、補正部 108が誤差検出回路 107において検出された位相差信号を VCO103に出力しないと、搬送波周波数が所望の周波数に収束しな、からである。

[0075] DAC104は、補正部 108から入力される補正値を、 0次ホールドなどの手法を用いて、アナログの制御電圧に変換して出力する。 DAC104から出力される制御電圧は、 VCO103が有する VCO制御端子に印加される。

[0076] 上記の通り、図 2に示される FM変調器 1の構成を用いることにより、制御回路 102 は、 VCO103の出力信号を周波数一デジタル変翻 109を介して、デジタル値として取り込むことができる。取り込まれたデジタル値は、掛け算器 111の出力信号と共に誤差検出回路 107に入力される。誤差検出回路 107は、掛け算器 111から出力される信号と周波数一デジタル変翻109から出力される信号との位相差を検出し、検出した位相差に対応した方形波を出力する。 LPF106は、誤差検出回路 107の出力信号に応じた直流値を出力する。 LPF106から出力される位相差に応じた直流値は、補正部 108に入力される。補正部 108は、特性測定タイミング制御部 110からのタイミングの通知に基づいて、加算器 105からの入力信号力も計算した補正値を、デジタル値として DAC 104に出力する。 DAC104は、補正部 108から入力されたデジタル値をアナログ電圧に変換し、 VCO103に印加する。以上の動作を繰り返すことで、誤差検出回路 107において検出される位相差が収束し、誤差検出回路 107に入力される掛け算器 111の出力信号の位相と、 VCO103の出力信号の位相とが同期することとなる。

[0077] 図 5は補正部 108の動作を説明するフローチャートである。以下、図 2、図 4及び図 5を用いて、本発明の第 1の実施形態に係る補正部 108の動作について詳しく説明する。

[0078] 図 5において搬送波周波数の遷移開始の時間 tlが到来し、特性測定タイミング制御部 110がチャンネルデータの変更を検出する。特性測定タイミング制御部 110は、チャンネルデータの変更を検出すると、補正部 108に f—V特性測定開始のタイミングを通知する。補正部 108は、特性測定タイミング制御部 110から f—V特性測定開始の通知がある力否かを判断する (ステップ S101)。通知がある場合、補正部 108は、ステップ S102の動作へ進む。一方、通知がない場合、補正部 108はステップ S10 1の動作へ戻る。

[0079] ステップ S102において、補正部 108は、 DAC104への入力値と、周波数一デジタル変翻 109からの出力値とを記憶する。補正部 108は、特性測定タイミング制御部 110からの、 f—V特性測定終了タイミングの通知があるか否かを判断する (ステップ S 103)。通知がある場合、補正部 108は、ステップ S 104の動作へ進む。一方、通知がない場合、補正部 S108は、ステップ S 102の動作へ戻る。

[0080] ステップ S104において、 VCO103の f—V特性の測定を終了する。

[0081] 次に、補正部 108は、時間 t4力所望の周波数を中心とした FM変調が開始される時間 t5までの間で、測定した DAC104への入力値と、周波数一デジタル変換器 10 9の出力信号とから線形な特性の数式を算出する (ステップ S 105)。

[0082] 次に、補正部 108は、特性測定タイミング制御部 110から、所望の周波数による F M変調開始タイミングの通知がある力否かを判断する (ステップ S106)。通知がある場合、ステップ S 107の動作へ進む。一方、通知がない場合、ステップ S 106の動作へ戻る。

[0083] ステップ S107において、補正部 108は、算出した数式に基づいて、カロ算器 105力らの入力値に応じて補正値を計算し、補正した値を DAC104に出力する。

[0084] 図 6は、補正部 108の補正方法を説明するための図である。図 6において、曲線 Sa 1は、 VCO103に入力される補正信号であり、曲線 Sa2は VCO103に入力された補正信号に対応する理想の VCO103の出力信号である。また、直線 Calは理想の VC O103の f— V特性であり、曲線 Ca2は補正部 108が実際に測定した VCO103の f— V特性である。

[0085] 補正部 108は、周波数一デジタル変翻 109からの入力値と、 VCO103の出力信号の記憶を終了すると、補正信号を出力するための線形な特性を表す数式を算出する。算出の方法を説明するための、数式を式 2に示す。

[数 2] A X V + B ( A， B = c

f ： V C O出力周波数 [ H z ]

V ： V C O制御端子電圧 [ V ]

[0086] 補正部 108は線形な数式を導くために、連立方程式を解く。連立する方程式は、補正部 108が補正テーブルに記憶した値の内、 VCO制御端子電圧が 0[V]の時に対応する VCO103の出力信号を式 2に代入して得られる式と、 VCO制御端子電圧が Vacc[V]の時に対応する VCO103の出力信号を式 2に代入して得られる式とである

[0087] 補正部 108は、得られた 2つの式を連立させて解き、式 2において Aと Bとで表される定数を求めて、一つの線形な特性を表す数式を導く。図 6において直線 Calが求められた線形な特性である。所望の周波数にて FM変調が開始されると補正部 108 が補正動作を開始する。補正部 108は、補正動作を開始し、 Va2という電圧が入力されると、算出した式 2に Va2を代入し、制御回路 102が発振したい周波数 falを得る。次に補正部 108は、図 6において曲線 Ca2で示される測定した VCO103の f— V特性から、 falに対応する制御電圧 Valを見つけ出し、 VCO103に印加する。上記の動作によって、 VCO103は線形な f— V特性を有している VCOと等価な出力を行うことがでさる。

[0088] このように、第 1の実施形態によれば、補正部 108は、第 1の期間において、 f—V 特性を測定する。したがって、補正部 108が測定する DAC104への入力値と、周波数一デジタル変翻109からの入力値とは、第 1の期間における搬送波周波数曲線にて示される遷移後の所望の周波数の周辺の値のみとなる。したがって、従来では V COの電源投入時に f—V特性測定を行っていたのに対し、補正部 108は、搬送波周波数の遷移時間において VCO103の f—V特性を測定するので、短時間で VCO10 3の f—V特性を測定することができ、且つ補正テーブルのためのメモリを小さくすることができる。また、図 5における時間 tl力も t4にて示される第 1の期間は、 PLL回路をロックするのに必ず必要な期間である。したがって、本発明の第 1の実施形態では不要であった時間を有効に利用することができることとなる。 [0089] さらに、 VCO103の f— V特性は、温度や、電源電圧の低減によって変化する。本発明の第 1の実施形態が、無線システムで用いられる場合には、非常に小さな製品の中で大きな発熱をするパワーアンプ力 VCO103と同一基盤上に実装されることとなる。したがって、 FM変調器 1の稼働中に補正部 108の補正信号に誤差が生じる場合がある。しかし、本発明において補正部 108は、搬送波周波数の遷移の度に、 VC O103の f— V特性を測定する。したがって、本発明は FM変調器 1の動作中における、温度変化や電源電圧の低減による、 VCO103の f— V特性の変化によって生ずる補正信号の誤差を、抑制することができる。

[0090] なお、第 1の実施形態において補正部 108が、 VCO103の f— V特性測定を開始するタイミングを、図 3における時間 tlとした力それ以外のタイミングでも良い。例えば、 VCO 103の電源投入時を開始点としても良い。この場合、図 3において時間 tl にて VCO103の電源投入が行われると、時間 tl以降の搬送波周波数曲線の収束過程は図 3に示される収束過程と同様となる。

[0091] なお、第 1の実施形態において補正部 108が、 VCO103の f— V特性測定を開始するタイミングを、図 5における時間 tlとした力それ以外のタイミングでも良い。例えば、補正部 108が VCO103の f— V特性の測定を開始するタイミングは、図 4の第 1 の期間において、時間 t2で表されている、搬送波周波数の極性が反転する時間でもよい。この場合、特性測定タイミング制御部 110は、時間 t2が到来すると VCO103の f—V特性測定開始タイミングを、補正部 108に通知する。特性測定タイミング制御部 110は、測定を開始した時間から極性が 2回目に反転する時間（図示せず)が到来すると、 f—V特性測定終了タイミングを補正部 108に通知する。測定を開始した時間極性が 2回目に反転する時間とは、予め特性測定タイミング制御部 110に設定されている時間である。この方法によっても、補正部 108は、 VCO103の f— V特性を測定することができる。

[0092] なお、第 1の実施形態において補正部 108が、 VCO103の f— V特性測定を開始するタイミングを、図 3における時間 tlとした力それ以外のタイミングでも良い。例えば、補正部 108が VCO103の f—V特性の測定を開始するタイミングは、図 4の第 1 の期間において、時間 t3で表されている、搬送波周波数の変曲点としてもよい。この場合、特性測定タイミング制御部 110は、時間 t3が到来すると VCO103の f— V特性測定開始タイミングを、補正部 108に通知する。そして、特性測定タイミング制御部 1 10は、測定を開始した時点以降の次の変曲点（図示せず)が到来すると、 f V特性測定終了タイミングを補正部 108に通知する。測定を開始した時間以降の次の変曲点とは、予め特性測定タイミング制御部 110に設定されている時間である。この方法によっても、補正部 108は、 VCO103の f— V特性を測定することができる。

[0093] なお、第 1の実施形態において補正部 108が、 VCO103の f— V特性測定を開始するタイミングを、図 3における時間 tlとした力それ以外のタイミングでも良い。例えば、補正部 108が VCO103の f— V特性の測定を開始するタイミングは、図 3の第 1 の期間の開始時間 tlを基準に、その基準以降の任意の時間（図示せず)を開始点とする一定期間を利用しても良い。この場合、特性測定タイミング制御部 110は、搬送波周波数切り替え開始時間 tl力予め設定されている任意の時間（図示せず)が経過すると、 VCO103の f— V特性測定開始タイミングを補正部 108に通知する。特性測定タイミング制御部 110は、 f V特性測定開始タイミングを通知してから、予め設定されている一定時間が経過すると、 f—V特性測定終了タイミングを補正部 108〖こ通知する。この方法によっても、補正部 108は、 VCO103の f— V特性を測定することがでさる。

[0094] なお、図 7は複数の f—V特性を備えている VCOを説明する図である。図 7に示すように使用する VCOによっては、複数の f—V特性を備えている場合がある。これは、 VCOが出力できる搬送波周波数の範囲を広くするためである。このような VCOを用いても、本発明の第 1の実施形態では、同様の効果が得られる。

[0095] (第 2の実施形態）

本発明の第 2の実施形態について、図面を参照しながら説明する。図 8は、本発明の第 2の実施形態における FM変調器 laの概略構成を示す図である。図 9は、本発明の第 2の実施形態に係る FM変調器 laの詳細な構成を示すブロック図である。図 8 において、 FM変調器 laは、基準信号発生器 101と、制御回路 102aと、 VCO103と、特性測定タイミング制御部 110aとを備える。図 9において、制御回路 102aは、 DA C104と、加算器 105と、 LPF106と、誤差検出回路 107と、補正部 108aと、周波数 —デジタル変^^ 109と、掛け算器 111と、 ADC112と、 ADC113とを含む。本実施形態の構成要素のうち、第 1の実施形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。図 8及び図 9に示す FM変調器 laは、以下に示す 2つの点で、図 2に示す FM変調器 1と異なる。

[0096] 第 1に、特性測定タイミング制御部 110a及び制御回路 102aに含まれる補正部 10 8aの動作タイミングが異なる。図 2に示す FM変調器 1では、補正部 108が特性測定タイミング制御部 110から f—V特性測定開始のタイミングの通知を受けて、 VCO 10 3の f V特性測定を行う時間は、第 1の期間であった。しかし、図 9において示す FM 変調器 laは、 VCO103の f—V特性を、図 3において示す時間 t4から時間 t5である第 2の期間に測定する点が、図 2において示す FM変調器 1の動作と異なる点である

[0097] 第 2に、図 2に示す補正部 108は、特性測定タイミング制御部 110から VCO103の f—V特性測定開始タイミングの通知を受けると、 DAC104への入力値と、周波数一デジタル変 109からの入力値とを記憶する。しかし、図 9に示す補正部 108aは、特性測定タイミング制御部 110aから VCO 103の f—V特性測定開始タイミングの通知を受けると、自発的に正負の制御電圧に対応するデジタル値を DAC104に対して出力する。 DAC104の VCO103への入力値は、補正部 108aが自発的に出力したデジタル値に対応して変動する。 VCO103の出力信号は、 DAC104力も入力される変動する値に対応して、変動する。 VCO103の出力信号が変動すると、周波数一デジタル変換器 109の出力値が変動する。補正部 108aは、補正部 108aが出力したデジタル値と、対応して変動する周波数一デジタル変翻 109からの入力値とを、対応させて記憶する点が、図 2に示す補正部 108の動作と異なる点である。

[0098] 補正部 108aが出力する複数の正負のデジタル値は、遷移後の所望の周波数にて FM変調が開始された後の、 VCO103の出力信号の周波数を全て網羅するデジタル値である必要がある。

[0099] 第 2の実施形態にぉヽて、特性測定タイミング制御部 110aが判断する f—V特性測定開始のタイミングは、第 2の期間の開始時間 t4である。また、第 2の実施形態にお V、て、特性測定タイミング制御部 110aが判断する f—V特性測定終了のタイミングは、補正部 108aが必要な正負のデジタル値の出力を終了する時間である。

[0100] 図 10は、第 2の実施形態における補正部 108aの動作を説明するフローチャートである。以下、図 3、図 9及び図 10を用いて第 2の実施形態における FM変調器 laの動作を詳細に説明する。

[0101] 図 10において搬送波周波数の遷移開始の時間 tlが到来し、特性測定タイミング制御部 110aがチャンネルデータの変更を検出する。特性測定タイミング制御部 110a は、チャンネルデータの変更を検出してから、時間 t4が到来すると、補正部 108aに f —V特性測定開始のタイミングを通知する。補正部 108aは、特性測定タイミング制御部 110aから f—V特性測定開始の通知があるか否かを判断する (ステップ S 201)。通知がある場合、補正部 108aは、ステップ S202の動作へ進む。一方、通知がない場合、補正部 108aはステップ S201の動作へ戻る。

[0102] ステップ S202において、補正部 108aは、複数の正負のデジタル値の DAC104への入力を開始し、 VCO103の f— V特性測定を開始する。補正部 108aは自身が出力した複数の正負のデジタル値と、周波数一デジタル変翻 109からの入力値とを、対応させて記憶する（ステップ S 203)。

[0103] 次に、補正部 108aは、必要な正負のデジタル値の出力を終了した力否かを判断する (ステップ S204)。終了した場合は、ステップ S205の動作へ進む。一方、終了していない場合は、ステップ S202の動作へ戻る。

[0104] ステップ S205にて、補正部 108aは、 VCO103の f—V特性測定を終了する。

[0105] 次に、補正部 108aは、補正部 108aが記憶した補正部 108aの出力した複数の正負のデジタル値と、周波数一デジタル変翻 109の出力信号とから VCO103の線形な特性の数式を算出する (ステップ S206)。

[0106] 次に、補正部 108aは、特性測定タイミング制御部 110aから、所望の周波数による FM変調開始タイミングの通知があるか否かを判断する (ステップ S 207)。通知がある場合、ステップ S208の動作へ進む。一方、通知がない場合、ステップ S207の動作へ戻る。

[0107] ステップ S208において、補正部 108aは、算出した数式に基づいて、加算器 105 力もの入力値に応じて補正値を計算し、補正した値を DAC104に出力する。 [0108] 補正部 108aが、測定した VCO103の f— V特性力も線形な特性を算出し、補正値を決定する方法は、第 1の実施形態と同じ方法である。

[0109] このように、第 2の実施形態によれば、補正部 108aは、搬送波周波数切り替えの際の搬送波周波数が所望の周波数を中心として所定の変動幅内に収束する第 2の期間に f—V特性を測定する。補正部 108aが記憶する値は、補正部 108aが出力する、必要な周波数のみを網羅した正負のデジタル値と、周波数一デジタル変換器 109 力もの入力値とである。したがって、 VCO103の f— V特性を短時間で測定でき、且つ補正テーブルのためのメモリを小さくすることができる。また、図 3における時間 t4 力 t5にて示される第 2の期間は、 PLL回路をロックするのに必ず必要な期間である。したがって、本発明の第 2の実施形態では不要であった時間を有効に利用すること力でさることとなる。

[0110] さらに、 VCO103の f— V特性は、温度や、電源電圧の低減によって変化する。本発明の第 2の実施形態が、無線システムで用いられる場合には、非常に小さな製品の中で大きな発熱をするパワーアンプ力 VCO103と同一基盤上に実装されることとなる。したがって、 FM変調器 laの稼働中に補正部 108aの補正信号に誤差が生じる場合がある。しかし、本発明の第 2の実施形態において補正部 108aは、搬送波周波数の遷移の度に、 VCO103の f— V特性を測定する。したがって、本発明の第 2の実施形態は FM変調器 laの動作中における、温度変化や電源電圧の低減による、 VC O103の f—V特性の変化によって生ずる補正信号の誤差を、抑制することができる。

[0111] なお、補正部 108aが VCO103の f—V特性の測定を開始するタイミングは図 3において示す時間 t4でなくともよい。例えば、第 2の期間における、任意の時間であってちょい。

[0112] (第 3の実施形態）

本発明の第 3の実施形態について、図面を参照しながら説明する。図 11は、本発明の実施形態における FM変調器 2の概略構成を示す図である。図 11において、 F M変調器 2は、基準信号発生器 201と、制御回路 202と、 VCO203と、特性測定タイミング制御部 211とを備える。本発明の第 3の実施形態が、第 1の実施形態と異なる点は、第 1の実施形態における制御回路がデジタル回路で構成されているのに対し、第 3の実施形態における制御回路 202は、制御回路 202に含まれる VCOゲイン補正回路以外が全てアナログ回路で構成されている点である。

[0113] 基準信号発生器 201は、基準信号を生成する。生成された基準信号は、 FM変調器 2の外部力入力される変調信号と乗算されて FM変調に用いられる。

[0114] 制御回路 202は、基準信号発生器 201と、 FM変調器 2の外部力も入力される変調信号とを乗算する。乗算された信号と、 VCO203の出力信号とは、制御回路 202の内部で位相が比較される。制御回路 202は、乗算された信号の位相と、 VCO203の出力信号の位相とを比較して、乗算された信号の位相と、 VCO203の出力信号の位相とを同期させる。

[0115] VCO203は、 VCO制御端子に印加される制御電圧に対応した周波数を有する信号を発振する。 VCO制御端子には、制御回路 202から出力されるアナログ電圧が印加される。

[0116] 特性測定タイミング制御部 211は、 VCO203に印加される制御電圧の補正値を求めるタイミングを制御回路 202に知らせる。制御回路 202は、特性測定タイミング制御部 211から通知されたタイミングに従って、制御電圧の補正値を求め VCO203に入力する制御電圧を当該補正値に従って補正する。

以下、 FM変調器 2の詳細な構成について説明する。

[0117] 図 12は、本発明の第 3の実施形態に係る FM変調器 2の詳細な構成を示すブロック図である。図 12において、制御回路 202は、 VCOゲイン補正回路 204と、加算器 205と、 LPF206と、位ネ目 it較器 207と、掛け算器 208、 210と、周波数分周器 209 とを含む。

[0118] 掛け算器 210は、 FM変調器 2の外部力も入力される変調信号と、 VCO203の出力信号とを乗算し、周波数分周器 209に入力する。

[0119] 周波数分周器 209は、掛け算器 210から入力される信号を分周して、位相比較器 207へ入力する。周波数分周器 209の分周比は、 FM変調器 2の外部力も入力されるチャンネルデータにしたがって決定する。 FM変調器 2の搬送波周波数は、周波数分周器 209の分周比と、基準信号の周波数との積の値となる。

[0120] 掛け算器 208は、基準信号発生器 201の生成する基準信号と、 FM変調器 2の外部から入力される変調信号とを乗算する。掛け算器 208は乗算した信号を位相比較器 207へ入力する。

[0121] 位相比較器 207は、掛け算器 208からの入力信号と、周波数分周器 209からの出力信号との位相を比較し、比較結果に応じたパルス信号を出力する。具体的には、入力される掛け算器 208からの出力信号と周波数分周器 209からの出力信号との間のずれを検出し、ずれている時間と同じパルス幅を持ったパルス信号を出力する。

[0122] LPF206は、位相比較器 207から出力されるパルス信号を、積分して平均化するなどの方法を用いて、パルス信号の高周波成分を取り除き、フィルタリングする。

[0123] 加算器 205は、 LPF206からの出力信号と、 FM変調器 2の外部力も入力される変調信号とを加算する。

[0124] 特性測定タイミング制御部 211は、 FM変調器 2の外部力入力されるチャンネルデータを監視する。特性測定タイミング制御部 211は、チャンネルデータの変更を検出することで、 FM変調の開始及び終了のタイミングと、 VCO203の f—V特性測定の開始及び終了のタイミングとを判断し、 VCOゲイン補正回路 204に通知する。

[0125] 図 3を用いて本発明の第 3の実施形態における、特性測定タイミング制御部 211の動作タイミングを説明する。特性測定タイミング制御部 211が判断する f—V特性測定開始のタイミングは、チャンネルデータが変更され、搬送波周波数が遷移を開始する時間 tlである。また、第 3の実施形態において特性測定タイミング制御部 211が判断する f—V特性測定終了のタイミングとは、第 1の期間である。

[0126] なお、第 3の実施形態において VCO203の f—V特性測定開始及び終了のタイミングは、上記に限定されるものではないが、その他のタイミングの例については後述する。

[0127] 第 3の実施形態における VCOゲイン補正回路 204が有する補正テーブル、及び動作は、第 1の実施形態と同様なので説明を省略する。

[0128] 時間 tlにて搬送波周波数の遷移が開始され、搬送波周波数が変更後の所望の周波数を中心とした所定の変動幅内に収束する時間 t4が到来すると、特性測定タイミング制御部 211は、 f—V特性測定終了タイミングを VCOゲイン補正回路 204に通知する。 VCOゲイン補正回路 204は、特性測定タイミング制御部 211から f—V特性測定終了タイミングの通知を受けると、 VCO203への制御電圧と、 VCO203からの出力信号との記憶を終了する。

[0129] VCOゲイン補正回路 204が VCO203の f V特性の測定を終了すると、 VCOゲイン補正回路 204は記憶した VCO203への制御電圧と、 VCO203の出力信号とから

、 VCO203の理想とする線形な特性を計算して数式を算出する。

[0130] 特性測定タイミング制御部 211は、変更後の所望の周波数における FM変調の開始時間 t5が到来すると、 VCOゲイン補正回路 204に補正動作開始のタイミングを通知する。

[0131] VCOゲイン補正回路 204は、特性測定タイミング制御部 211から補正動作開始のタイミングを受けると、加算器 205から入力される信号に基づいて、算出した数式を利用して VCO203の出力信号の周波数を計算する。 VCOゲイン補正回路 204は、計算した周波数に対応する補正値を補正テーブル力も選び、 VCO203に出力する。したがって、 VCOゲイン補正回路 204は VCO203の出力信号を補正することができる

[0132] ここで、第 1の搬送波周波数力所望の周波数への遷移が開始されてから、所望の周波数による FM変調が開始されるまでの間、 VCOゲイン補正回路 204は加算器 2 05からの入力信号を直接 VCO203に出力する。なぜなら、 VCOゲイン補正回路 20 4が位相比較器 207において検出された位相差信号を VCO203に出力しないと、搬送波周波数が所望の周波数に収束しな、からである。

[0133] また、図 12において複数の変調信号が同時に入力されるのは、制御回路 202と V CO203と力もなる PLL回路の低周波力も高周波までの変調特性を確保するためである。掛け算器 210に入力される変調信号と、周波数分周器 209に入力される変調信号と、掛け算器 208に入力される変調信号とは、低周波域の変調特性を確保するために入力される。加算器 205に入力される変調信号は、高周波域の変調特性を確保するために入力される。

[0134] 上記の通り、図 12に示される FM変調器 2の構成を用いることにより、制御回路 202 は、 VCO203の出力信号と、 FM変調器 2の外部力入力される変調信号とを掛け算器 210にて乗算する。掛け算器 210は、乗算した信号を周波数分周器 209へ入力する。周波数分周器 209は掛け算器 210から入力される信号を分周して、位相比較器 207へ入力する。位相比較器 207は、掛け算器 208から出力される信号と周波数分周器 209から出力される信号との位相差を検出し、検出した位相差に対応したパルス信号を出力する。 LPF206は、位相比較器 207から出力されるパルス信号をフィルタリングし、直流値を出力する。加算器 205は、外部から入力される変調信号と、 LPF206から出力される位相差に応じた直流値とを加算する。 VCOゲイン補正回路 204は、特性測定タイミング制御部 211からのタイミングの通知に基づいて、加算器 205からの入力信号力も計算した補正値を、 VCO203に印加する。以上の動作を繰り返すことで、位相比較器 207において検出される位相差が収束し、位相比較器 2 07に入力される掛け算器 208の出力信号の位相と、 VCO203の出力信号の位相とが同期することとなる。

[0135] 図 13は VCOゲイン補正回路 204の動作を説明するフローチャートである。以下、図 3、図 12及び図 13を用いて、本発明の第 3の実施形態に係る VCOゲイン補正回路 204の動作にっ、て詳しく説明する。

[0136] 図 13において搬送波周波数の遷移開始の時間 tlが到来し、特性測定タイミング制御部 211がチャンネルデータの変更を検出する。特性測定タイミング制御部 211は、チャンネルデータの変更を検出すると、 VCOゲイン補正回路 204に f V特性測定開始のタイミングを通知する。 VCOゲイン補正回路 204は、特性測定タイミング制御部 211から f—V特性測定開始の通知がある力否かを判断する (ステップ S301)。通知がある場合、 VCOゲイン補正回路 204は、ステップ S302の動作へ進む。一方、通知がない場合、 VCOゲイン補正回路 204はステップ S301の動作へ戻る。

[0137] ステップ S302において、 VCOゲイン補正回路 204は、 VCO203への制御電圧と、 VCO203からの出力信号とを記憶する。 VCOゲイン補正回路 204は、特性測定タイミング制御部 211からの、 f—V特性測定終了タイミングの通知がある力否かを判断する（ステップ S303)。通知がある場合、 VCOゲイン補正回路 204は、ステップ S30 4の動作へ進む。一方、通知がない場合、 VCOゲイン補正回路 204は、ステップ S3 02の動作へ戻る。

[0138] ステップ S304において、 VCOゲイン補正回路 204は VCO203の f— V特性の測定を終了する。

[0139] 次に、 VCOゲイン補正回路 204は、時間 t4力も所望の周波数を中心とした FM変調が開始される時間 t5までの間で、測定した VCO203への制御電圧と、 VCO203 の出力信号とから線形な特性の数式を算出する (ステップ S305)。

[0140] 次に、 VCOゲイン補正回路 204は、特性測定タイミング制御部 211から、所望の周波数による FM変調開始タイミングの通知がある力否かを判断する (ステップ S306)。通知がある場合、ステップ S307の動作へ進む。一方、通知がない場合、ステップ S3 06の動作へ戻る。

[0141] ステップ S307において、 VCOゲイン補正回路 204は、算出した数式に基づいて、加算器 205からの入力値に応じて補正値を計算し、補正した値を制御電圧として VC O203に出力する。

[0142] VCOゲイン補正回路 204が、測定した VCO203の f— V特性から、線形な特性を算出し、補正値を出力する方法は第 1の実施形態と同じである。

[0143] このように、第 3の実施形態によれば、 VCOゲイン補正回路 204は、第 1の期間において、 f— V特性を測定する。したがって、 VCOゲイン補正回路 204が記憶する V CO203へ印加する制御電圧と、 VCO203からの出力信号とは、図 3における時間 t 1から時間 t4までの間の搬送波周波数曲線にて示される遷移後の所望の周波数の周辺の値のみとなる。したがって、従来では VCOの電源投入時に f— V特性測定を行っていたのに対し、 VCOゲイン補正回路 204は、搬送波周波数の遷移時間にお Vヽて VCO203の f V特性を測定するので、短時間で VCO203の f V特性を測定することができ、且つ補正テーブルのためのメモリを小さくすることができる。また、図 3における時間 tl力 t4にて示される第 1の期間は、 PLL回路をロックするのに必ず必要な期間である。したがって、本発明の第 3の実施形態では不要であった時間を有効に利用することができることとなる。

[0144] さらに、 VCO203の f— V特性は、温度や、電源電圧の低減によって変化する。本発明の第 3の実施形態が、無線システムで用いられる場合には、非常に小さな製品の中で大きな発熱をするパワーアンプ力 VCO203と同一基盤上に実装されることとなる。したがって、 FM変調器 2の稼働中に VCOゲイン補正回路 204の補正信号に誤差が生じる場合がある。しかし、本発明第 3の実施形態において VCOゲイン補正回路 204は、搬送波周波数の遷移の度に、 VCO203の f— V特性を測定する。したがって、本発明は FM変調器 2の動作中における、温度変化や電源電圧の低減による、 VCO203の f— V特性の変化によって生ずる補正信号の誤差を、抑制することができる。

[0145] なお、第 3の実施形態において VCOゲイン補正回路 204力 VCO203の f V特性測定を開始するタイミングを、図 3における時間 tlとした力それ以外のタイミングでも良い。例えば、 VCO203の電源投入時を開始点としても良い。この場合、図 3において時間 tlにて VCO203の電源投入が行われると、時間 tl以降の搬送波周波数曲線の収束過程は図 3に示される収束過程と同様となる。

[0146] なお、第 3の実施形態において VCOゲイン補正回路 204力 VCO203の f V特性測定を開始するタイミングを、図 3における時間 tlとした力それ以外のタイミングでも良い。例えば、 VCOゲイン補正回路 204が VCO203の f— V特性の測定を開始するタイミングは、第 1の期間において、時間 t2で表されている、搬送波周波数の極性が反転する時間でもよい。この場合、特性測定タイミング制御部 211は、時間 t2が到来すると VCO203の f— V特性測定開始タイミングを、 VCOゲイン補正回路 204 に通知する。特性測定タイミング制御部 211は、測定を開始した時間から極性が 2回目に反転する時間（図示せず)が到来すると、 f V特性測定終了タイミングを VCO ゲイン補正回路 204に通知する。測定を開始した時間から極性が 2回目に反転する時間とは、予め特性測定タイミング制御部 211に設定されている時間である。この方法によっても、 VCOゲイン補正回路 204は、 VCO203の f— V特性を測定することができる。

[0147] なお、第 3の実施形態において VCOゲイン補正回路 204力 VCO203の f— V特性測定を開始するタイミングを、図 3における時間 tlとした力それ以外のタイミングでも良い。例えば、 VCOゲイン補正回路 204が VCO203の f— V特性の測定を開始するタイミングは、図 3の搬送波周波数切り替え過程において、時間 t3で表されている、搬送波周波数曲線の変曲点としてもよい。この場合、特性測定タイミング制御部 2 11は、時間 t3が到来すると VCO203の f— V特性測定開始タイミングを、 VCOゲイン補正回路 204に通知する。そして、特性測定タイミング制御部 211は、測定を開始した時点以降の次の変曲点（図示せず)が到来すると、 f V特性測定終了タイミングを VCOゲイン補正回路 204に通知する。測定を開始した時間以降の次の変曲点とは、予め特性測定タイミング制御部 211に設定されている時間である。この方法によつても、 VCOゲイン補正回路 204は、 VCO203の f— V特性を測定することができる

[0148] なお、第 3の実施形態において VCOゲイン補正回路 204力 VCO203の f V特性測定を開始するタイミングを、図 3における時間 tlとした力それ以外のタイミングでも良い。例えば、 VCOゲイン補正回路 204が VCO203の f— V特性の測定を開始するタイミングは、第 1の期間において、搬送波周波数切り替え開始の時間 tlを基準に、その基準以降の任意の時間（図示せず)を開始点とする一定期間を利用しても良い。この場合、特性測定タイミング制御部 211は、搬送波周波数切り替え開始時間 tlから予め設定されている任意の時間（図示せず）が経過すると、 VCO203の f V 特性測定開始タイミングを VCOゲイン補正回路 204に通知する。特性測定タイミング制御部 211は、 f—V特性測定開始タイミングを通知してから、予め設定されている一定時間が経過すると、 f—V特性測定終了タイミングを VCOゲイン補正回路 204に通知する。この方法によっても、 VCOゲイン補正回路 204は、 VCO203の f— V特性を柳』定することができる。

[0149] なお、図 7に示したように、使用する VCOによっては、複数の f—V特性を備えている場合がある。これは、 VCOが出力できる搬送波周波数の範囲を広くするためである。このような VCOを用いても、本発明の第 3の実施形態では、同様の効果が得られる。

[0150] (第 4の実施形態）

以下、本発明の第 4の実施形態について、図面を参照しながら説明する。図 14は、本発明の第 4の実施形態における FM変調器 2aの概略構成を示す図である。図 15 は、本発明の第 4の実施形態に係る FM変調器 2aの詳細な構成を示すブロック図である。図 14において、 FM変調器 2aは、基準信号発生器 201と、制御回路 202aと、 VCO203と、特性測定タイミング制御部 21 laとを備える。図 15において、制御回路 202aは、 VCOゲインネ甫正回路 204aと、カロ算器 205と、 LPF206と、位ネ目 it較器 20 7と、掛け算器 208、 210と、周波数分周器 209とを含む。本実施形態の構成要素のうち、第 3の実施形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。図 14及び 15に示す FM変調器 2aは、以下に示す 2つの点で、図 12 に示す FM変調器 2と異なる。

[0151] 第 1に、特性測定タイミング制御部 21 la及び制御回路 202aに含まれる VCOゲイン補正回路 204aの動作タイミングが異なる。図 12に示す FM変調器 2では、 VCOゲイン補正回路 204が特性測定タイミング制御部 211から f—V特性測定開始のタイミングの通知を受けて、 VCO203の f—V特性測定を行う時間は、第 1の期間であった。し力し、図 15において示す FM変調器 2aは、 VCO203の f— V特性を、第 2の期間に測定する点力図 12において示す FM変調器 2の動作と異なる点である。

[0152] 第 2に、図 12に示す VCOゲイン補正回路 204は、特性測定タイミング制御部 211 力 VCO203の f—V特性測定開始タイミングの通知を受けると、 VCO203への制御電圧と、 VCO203からの出力信号とを記憶する。しカゝし、図 15に示す VCOゲイン補正回路 204aは、特性測定タイミング制御部 21 laから VCO203の f—V特性測定開始タイミングの通知を受けると、自発的に正負の制御電圧を VCO203に対して出力する。 VCO203の出力信号は、 VCOゲイン補正回路 204aから入力される変動する制御電圧に対応して、変動する。 VCOゲイン補正回路 204aは、 VCOゲイン補正回路 204aが出力した正負の制御電圧と、対応して変動する VCO203からの出力信号とを、対応させて記憶する点が、図 12に示す VCOゲイン補正回路 204の動作と異なる点である。

[0153] 補正部 108aが出力する複数の正負の制御電圧は、遷移後の所望の周波数にて F M変調が開始された後の、 VCO103の出力信号の周波数を全て網羅する制御電圧である必要がある。

[0154] 図 3を用いて、本発明の第 4の実施形態における VCOゲイン補正回路 204aの動作タイミングを説明する。図 15に示される FM変調器 2aが、無線通信システムで用いられる場合、搬送波周波数は一定ではなく切り替えられる。図 3は、第 1の搬送波周波数から、所望の周波数への切り替えの時間遷移の一例を示す。図 3において t0から tlまでの期間は、第 1の搬送波周波数において、制御回路 202a、すなわちデジタル PLL回路が定常状態にある様子を示している。例として図 3では、時間 tlにて第 1 の搬送波周波数力所望の周波数への遷移が開始され、時間 t5以降にて所望の周波数を中心とした、 sin波の変調がかけられている場合を示す。

[0155] 第 4の実施形態において、特性測定タイミング制御部 211aが判断する f—V特性測定開始のタイミングは、第 2の期間の開始時間 t4である。また、第 4の実施形態にお V、て、特性測定タイミング制御部 21 laが判断する f—V特性測定終了のタイミングは、VCOゲイン補正回路 204aが必要な正負のデジタル値の出力を終了する時間である。

[0156] 図 3、図 15及び図 16を用いて第 4の実施形態における FM変調器 2aの動作を詳細に説明する。図 16は、第 4の実施形態における VCOゲイン補正回路 204aの動作を説明するフローチャートである。

[0157] 図 16において搬送波周波数の遷移開始の時間 tlが到来し、特性測定タイミング制御部 21 laがチャンネルデータの変更を検出する。特性測定タイミング制御部 21 la は、チャンネルデータの変更を検出してから、時間 t4が到来すると、 VCOゲイン補正回路 204aに f—V特性測定開始のタイミングを通知する。 VCOゲイン補正回路 204 aは、特性測定タイミング制御部 21 laから f—V特性測定開始の通知があるか否かを判断する (ステップ S401)。通知がある場合、 VCOゲイン補正回路 204aは、ステツプ S402の動作へ進む。一方、通知がない場合、 VCOゲイン補正回路 204aはステップ S401の動作へ戻る。

[0158] ステップ S402にお!/、て、 VCOゲイン補正回路 204aは、 VCO203への複数の正負の制御電圧の入力を開始し、 VCO203の f— V特性測定を開始する。 VCOゲイン補正回路 204aは、 VCOゲイン補正回路 204aが出力した複数の正負の制御電圧と、 VCOゲイン補正回路 204aからの出力信号とを、対応させて記憶する (ステップ S4 03)。

[0159] 次に、 VCOゲイン補正回路 204aは、必要な正負の制御電圧の出力を終了したか否かを判断する (ステップ S404)。終了した場合は、ステップ S405の動作へ進む。一方、終了していない場合は、ステップ S402の動作へ戻る。 [0160] ステップ S405にて、 VCOゲイン補正回路 204aは、 VCO203の f— V特性測定を終了する。

[0161] 次に、 VCOゲイン補正回路 204aは、記憶した VCOゲイン補正回路 204aの出力した複数の正負の制御電圧と、 VCO203からの出力信号とから VCO203の線形な特性の数式を算出する (ステップ S406)。

[0162] 次に、 VCOゲイン補正回路 204aは、特性測定タイミング制御部 21 laから、所望の周波数による FM変調開始タイミングの通知があるカゝ否かを判断する（ステップ S407 ) o通知がある場合、ステップ S408の動作へ進む。一方、通知がない場合、ステップ S407の動作へ戻る。

[0163] ステップ S408において、 VCOゲイン補正回路 204aは、算出した数式に基づいて、加算器 205からの入力値に応じて補正値を計算し、補正した値を VCO203に出力する。

[0164] VCOゲイン補正回路 204aが、測定した VCO203の f— V特性力も線形な特性を算出し、補正値を決定する方法は、第 1の実施形態と同じ方法である。

[0165] このように、第 4の実施形態によれば、 VCOゲイン補正回路 204aは、第 2の期間に f— V特性を測定する。 VCOゲイン補正回路 204aが記憶する値は、 VCOゲイン補正回路 204aが出力する、必要な周波数のみを網羅した正負の制御電圧と、 VC02 03からの出力信号である。したがって、 VCO203の f—V特性を短時間で測定でき、且つ補正テーブルのためのメモリを小さくすることができる。また、第 2の期間は、 PL L回路をロックするのに必ず必要な期間である。したがって、本発明の第 4の実施形態では不要であった時間を有効に利用することができることとなる。

[0166] さらに、 VCO203の f— V特性は、温度や、電源電圧の低減によって変化する。本発明の第 4の実施形態が、無線システムで用いられる場合には、非常に小さな製品の中で大きな発熱をするパワーアンプ力 VCO203と同一基盤上に実装されることとなる。したがって、 FM変調器 2aの稼働中に VCOゲイン補正回路 204aの補正信号に誤差が生じる場合がある。しかし、本発明の第 4の実施形態において VCOゲイン補正回路 204aは、搬送波周波数の遷移の度に、 VCO203の f— V特性を測定する。したがって、本発明の第 4の実施形態は FM変調器 2aの動作中における、温度変化や電源電圧の低減による、 VCO203の f—V特性の変化によって生ずる補正信号の誤差を、抑制することができる。

[0167] なお、 VCOゲイン補正回路 204aが VCO203の f—V特性の測定を開始するタイミングは図 3において示す時間 t4でなくともよい。例えば、第 2の期間における、任意の時間であってもよい。

[0168] 図 20は、本発明に係る FM変調器を送信回路に備えた、無線装置を示す図である。本発明に係る FM変調器を送信回路に備えることで、電源投入時、及びチャンネル切り替え開始時間から、 FM変調を開始するまでの時間を短縮できる無線装置を提供できる。

産業上の利用可能性

[0169] 本発明によれば、 FM変調器の線形性改善手法の効率ィ匕を図ることができ、無線通信等の分野に有用である。

Claims

請求の範囲

[1] 変調成分を含む信号を FM変調し、 FM変調された信号を出力信号として出力する FM変調器であって、

基準信号を発生する基準信号発生器と、

印加される制御電圧に応じた信号を発振して、前記出力信号として出力する電圧制御発振器と、

前記基準信号を用いて、前記電圧制御発振器の発振周波数を所望の周波数に収束させ、前記発振周波数が収束した後、前記変調成分を含む信号に基づいて、前記電圧制御発振器に入力する前記制御電圧を変化させて、前記電圧制御発振器に FM変調された前記出力信号を出力させるための制御回路とを備え、

前記制御回路は、前記電圧制御発振器の前記発振周波数と前記電圧制御発振器に入力される前記制御電圧とに基づいて、前記発振周波数と前記制御電圧との間の関係である f—V特性を測定し、測定した前記 f一 V特性に従って、補正された前記制御電圧を前記電圧制御発振器に印加する補正部を含み、

前記補正部は、前記発振周波数が収束する過程において、前記 f一 V特性を測定し、測定した前記 f一 V特性に基づいて、前記電圧制御発振器が線形な前記 f一 V特性を持った場合と等価な信号を出力するように前記電圧制御発振器へ補正された制御電圧を印加することを特徴とする、 FM変調器。

[2] 前記補正部に対して前記 f一 V特性を測定するタイミングを通知する特性測定タイミング制御部をさらに備える、請求項 1に記載の FM変調器。

[3] 前記制御回路は、デジタル処理によって前記発振周波数を収束させる、請求項 1 に記載の FM変調器。

[4] 前記制御回路は、アナログ処理によって前記発振周波数を収束させる、請求項 1に記載の FM変調器。

[5] 前記制御回路及び前記電圧制御発振器によって構成される PLL (Phase Locke d Loop)回路は、前記発振周波数を前記所望の周波数に収束させるための過程として、当該過程が開始して力前記発振周波数が前記所望の周波数を中心とした所定の変動幅内に収まるまでの第 1の期間と、前記発振周波数が前記所望の周波数を中心とした前記所定の変動幅内に収まって力前記発振周波数が固定されるまでの第 2の期間とを有しており、

前記補正部は、前記第 1の期間における任意の区間において、前記 f V特性を測定することを特徴とする、請求項 1に記載の FM変調器。

[6] 前記補正部は、前記第 1の期間の開始時に前記 f V特性の測定を開始し、前記第 1の期間の終了時に前記 f V特性の測定を終了することを特徴とする、請求項 5 に記載の FM変調器。

[7] 前記第 1の期間において、前記発振周波数は、前記所望の周波数を中心に極性の反転を繰り返して、前記所定の変動幅内に収束していき、

前記補正部は、前記発振周波数が変曲点となる時間から、前記発振周波数がその次に変曲点となる時間までの間において、前記 f V特性を測定することを特徴とする、請求項 5に記載の FM変調器。

[8] 前記第 1の期間において、前記発振周波数は、前記所望の周波数を中心に極性の反転を繰り返して、前記所定の変動幅内に収束していき、

前記補正部は、前記発振周波数の極性が反転する時間から、前記発振周波数の極性が当該時間から二回目に反転する時間までの間において、前記 f V特性を測定することを特徴とする、請求項 5に記載の FM変調器。

[9] 前記制御回路及び前記電圧制御発振器によって構成される PLL (Phase Locke d Loop)回路は、前記発振周波数を前記所望の周波数に収束させるための過程として、当該過程が開始して力前記発振周波数が前記所望の周波数を中心とした所定の変動幅内に収まるまでの第 1の期間と、前記発振周波数が前記所望の周波数を中心とした前記所定の変動幅内に収まって力前記発振周波数が固定されるまでの第 2の期間とを有しており、

前記補正部は、前記第 2の期間における任意の区間において、前記電圧制御発振器に印加する前記制御電圧を変化させて、前記所望の周波数を用いて FM変調する際に必要な前記 f V特性を測定することを特徴とする、請求項 1に記載の FM変調^。

[10] 前記補正部は、前記第 2の期間の開始時に前記 f V特性の測定を開始し、前記所望の周波数を用いて FM変調する際に必要な前記 f一 V特性を測定したら、前記制御電圧の変化を終了することを特徴とする、請求項 9に記載の FM変調器。

[11] 前記補正部は、前記電圧制御発振器が発振するチャネルが切り替えられた後、前記 f一 V特性を測定することを特徴とする、請求項 1に記載の FM変調器。

[12] 前記補正部は、前記 FM変調器に電源が投入された後、前記 f一 V特性を測定することを特徴とする、請求項 1に記載の FM変調器。

[13] FM変調された無線信号を送信する無線装置であって、

変調成分を含む信号を FM変調し、 FM変調された信号を出力信号として出力する

FM変調器を含み、

前記 FM変調器は、

基準信号を発生する基準信号発生器と、

前記補正部は、前記発振周波数が収束する過程において、前記 f一 V特性を測定し、測定した前記 f一 V特性に基づいて、前記電圧制御発振器が線形な前記 f一 V特性を持った場合と等価な信号を出力するように前記電圧制御発振器へ補正された制御電圧を印加することを特徴とする、無線装置。