JP3883411B2 - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP3883411B2 JP3883411B2 JP2001320719A JP2001320719A JP3883411B2 JP 3883411 B2 JP3883411 B2 JP 3883411B2 JP 2001320719 A JP2001320719 A JP 2001320719A JP 2001320719 A JP2001320719 A JP 2001320719A JP 3883411 B2 JP3883411 B2 JP 3883411B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- oscillation
- circuit
- frequency
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 106
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims 1
- 238000010897 surface acoustic wave method Methods 0.000 description 43
- 230000006870 function Effects 0.000 description 21
- 230000008859 change Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2092—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner with digital generation of the modulated carrier (does not include the modulation of a digitally generated carrier)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/027—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発振回路、例えばＳＡＷ（Surface Acoustic Wave ）共振素子を用いた発振回路に関するものである。
【０００２】
【従来の技術】
ＳＡＷ共振器を用いた発振回路は、位相雑音（また、ジッタとも呼ばれる）を低いレベルに抑制することができ、他の発振回路に較べて優れた位相雑音特性が得られる。さらに、ＳＡＷ共振器は機械的な振動に強く、発振周波数が外部から与えられた機械的な衝撃にほとんど影響されないので、携帯型の通信端末、例えば、移動電話などに広く利用されている。
【０００３】
【発明が解決しようとする課題】
ところで、ＳＡＷ発振器を用いた発振回路において、素子の構造上発振周波数を調整することは困難である。例えば、ＳＡＷ発振器を用いた発振回路の負荷の容量を変化させてもその発振周波数の変化範囲は狭い。このことから、負荷容量を調整することによってＳＡＷ発振器の発振周波数を制御する場合、周波数の制御可能な範囲は非常に狭いという不利益がある。
【０００４】
また、ＳＡＷ発振器は温度変化に従ってその発振周波数が大きく遷移する、いわゆる温度特性が大きいので、動作環境の温度変化に影響されることなく、安定した発振信号を供給するために、何らかの補正回路を用いて温度変化によって生じた発振周波数の変動を補正する必要がある。しかし、上述した原因で、ＳＡＷ発振器の発振周波数の制御が困難であるため、温度特性の補正は容易ではなかった。
【０００５】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ＳＡＷ発振器を用いながら、発振周波数を容易に制御でき、かつ発振器の温度特性を補正でき、高い温度安定性を持つ発振信号を生成できる発振回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明の発振回路は、発振信号を出力する発振器と、上記発振信号を所定の分周値で分周して分周信号を出力する分周回路と、上記分周信号に応じて入力データを取り込んで保持するデータ保持回路と、温度センサーにより検出された温度に応じて上記発振信号に対する補正データを生成する補正データ生成回路と、上記データ保持回路から出力される保持データと上記補正データとを加算して上記データ保持回路に出力する加算器と、上記保持データに応じて互いに直交する第１の信号と第２の信号とを出力する直交信号生成回路と、上記第１の信号と上記第２の信号とに応じて上記発振信号を変調して上記直交信号の周波数分だけずれた出力信号を出力する変調回路とを有する。
【０００７】
また本発明の発振回路においては、温度を検出するための温度センサーを更に有し、上記補正データ生成回路が上記温度センサーにより検出された温度に応じて上記発振信号に対する補正データを生成する。
【０００８】
また、本発明では、好適には、上記加算器は桁上げ信号を除いた加算値を上記データ保持回路に出力する。
【０００９】
また、本発明では、好適には、上記変調回路は上記第１の信号と上記第２の信号とに応じて上記発振信号を位相変調する。
【００１０】
更に、本発明では、好適には、上記発振器がＳＡＷ発振器であり、上記変調回路がＩＱ変調器である。
【００１１】
【発明の実施の形態】
第１実施形態
図１は本発明に係る発振回路の第１の実施形態を示す回路図である。
図示のように、本実施形態の発振回路は、ＳＡＷ発振器１０、分周器２０、レジスタ３０、加算器４０、三角関数ＲＯＭ５０、ディジタル／アナログ変換回路（ＤＡＣ）６０−１，６０−２、及びＩＱ変調器７０によって構成されている。
【００１２】
以下、本実施形態の発振回路を構成する各部分について説明する。
ＳＡＷ発振器１０は、所定の発振周波数で発振し、クロック信号ＣＬＫを出力する。クロック信号ＣＬＫは、分周器２０及びＩＱ変調器７０にそれぞれ供給される。
【００１３】
分周器２０は、クロック信号ＣＬＫを予め設定された分周比ｍで分周し、分周クロック信号ＣＫＤを出力する。ここで、例えば、ＳＡＷ発振器１０によって出力されるクロック信号ＣＬＫの周波数ｆ0 が３１５．２ＭＨｚで、分周器２０の分周比ｍが６４であるとすると、分周クロック信号ＣＫＤの周波数ｆd は、３１５．２／６４＝４．９２５ＭＨｚとなる。分周クロック信号ＣＫＤは、レジスタ３０に供給される。
【００１４】
レジスタ３０は、分周クロック信号ＣＫＤによって駆動される。即ち、レジスタ３０は、分周クロック信号ＣＫＤの周期毎に加算器４０の出力データＤs を取り込み、次回の取り込みを行うまでに、取り込んだデータを保持し、三角関数ＲＯＭ５０及び加算器４０にそれぞれ出力する。なお、図１において、区別のため加算器４０からレジスタ３０に出力される加算データをＤs と表記し、レジスタ３０から出力されるデータをＤa と表記する。
【００１５】
加算器４０は、外部から入力される加算値Ｆとレジスタ３０の出力データＤaとの加算値Ｄs を算出してレジスタ３０に出力する。即ち、加算器４０に入力される入力加算値Ｆ、レジスタ３０の出力データＤa に基づき、加算器４０の出力データＤs は、次式によって計算される。
【００１６】
【数１】
Ｄs ＝Ｆ＋Ｄa …（１）
【００１７】
ここで、例えば、加算器４０は１２ビットのデータ幅を持つとする。即ち、加算器４０の出力データＤs は、最小値０から最大値４０９５までである。加算器４０の加算結果が最大値４０９５を越える、いわゆるオーバーフローが発生した場合、キャリー（桁上げ）データが吐き捨てられ、加算結果は残りの下位ビット値となる。このため、レジスタ３０と加算器４０によって、分周クロック信号ＣＫＤの周期毎に加算値Ｆだけ増加する１２ビットの加算データＤs が得られ、この加算データＤs は最小値０と最大値４０９５の間で繰り返される。
同様に、レジスタ３０も１２ビットのデータ幅を持ち、レジスタ３０に１２ビットの加算データＤs が順次取り込まれ、分周クロック信号ＣＫＤのタイミングで、加算器４０及び三角関数ＲＯＭ５０に出力される。
【００１８】
三角関数ＲＯＭ５０は、レジスタ３０の出力データＤa に応じて、当該出力データＤa が換算した角度に対応するＳＩＮ関数値Ｄsin とＣＯＳ関数値ＤCOS を出力する。例えば、レジスタ３０の出力データＤa を１２ビットのデータとし、２12＝４０９６を角度３６０度に対応させ、任意の出力データＤa に対応する角度θが次式によって求められる。
【００１９】
【数２】
θ＝３６０Ｄa ／４０９６ …（２）
【００２０】
式（２）によって求められた角度θに対応するＳＩＮ関数値Ｄsin とＣＯＳ関数値ＤCOS はそれぞれ次のように計算できる。
【００２１】
【数３】
Ｄsin ＝ｓｉｎθ
ＤCOS ＝ｃｏｓθ …（３）
【００２２】
実際の発振回路において、レジスタ３０の出力データＤa に応じて、毎回式（２）及び式（３）に示す演算でＳＩＮ関数値とＣＯＳ関数値を求めてもよいが、図１に示す本実施形態の発振回路のように、予めすべての出力データＤa に対応したＳＩＮ関数値とＣＯＳ関数値を求めて、ＳＩＮ関数とＣＯＳ関数のテーブルを作成して三角関数ＲＯＭ５０に記憶しておけば、レジスタ３０の出力データＤa に応じて毎回演算することなく、三角関数ＲＯＭ５０からそれぞれＳＩＮ関数値とＣＯＳ関数値を読み出せばよい。
【００２３】
ＤＡＣ６０−１とＤＡＣ６０−２は、それぞれ三角関数ＲＯＭ５０から読み出したＳＩＮ関数値Ｄsin とＣＯＳ関数値ＤCOS をアナログ信号に変換する。ＳＩＮ関数値Ｄsin をアナログ信号に変換して、直交信号ＳI が得られ、ＣＯＳ関数値ＤCOS をアナログ信号に変換して、同相信号ＳQ が得られる。なお、直交信号ＳI と同相信号ＳQ はそれぞれＩＱ変調器７０に供給される。
【００２４】
ＩＱ変調器７０は、ＤＡＣ６０−１とＤＡＣ６０−２から供給される直交信号ＳI と同相信号ＳQ に応じて、ＳＡＷ発振器１０から出力されるクロック信号ＣＬＫに対してＩＱ変調、即ち位相変調を行う。ＩＱ変調器７０における位相変調の結果、直交信号ＳI と同相信号ＳQ に応じて、入力クロック信号ＣＬＫに対して位相（周波数）の調整が行われる。即ち、ＩＱ変調器７０によってクロック信号ＣＬＫに対して位相変調を行なうことにより、ＳＡＷ発振器１０によって発生されたクロック信号ＣＬＫの周波数を調整することができる。
【００２５】
以下、具体的に数値例を用いて本実施形態の発振回路における周波数調整について説明する。
ここで、例えば、理想の発振周波数をｆ＝３１５ＭＨｚとし、実際のＳＡＷ発振器１０の発振周波数がｆ0 ＝３１５．２ＭＨｚであるとする。即ち、本実施形態の発振回路の目的は、ＳＡＷ発振器１０の発振周波数３１５．２ＭＨｚを調整し、理想の発振周波数３１５ＭＨｚの発振信号を出力することにある。
【００２６】
分周器２０から出力される分周クロック信号ＣＫＤの周波数ｆd は、３１５．２ＭＨｚ／６４＝４．９２５ＭＨｚである。分周クロック信号ＣＫＤがレジスタ３０に出力されるので、レジスタ３０は分周クロック信号ＣＫＤの周期毎に加算器４０の出力データＤs を取り込み、加算器４０にフィードバックするとともに、三角関数ＲＯＭ５０に出力する。
【００２７】
加算器４０に入力される加算値Ｆは、レジスタ３０及び加算器４０の最大値Ｄmax 、ＳＡＷ発振器の発振周波数ｆ0 と所望の周波数ｆとの差分Δｆ及び分周クロック信号ＣＫＤの周波数ｆd に応じて、次式によって計算される。
【００２８】
【数４】
Ｆ＝Ｄmax ・Δｆ／ｆd …（４）
【００２９】
ここで、レジスタ３０及び加算器４０が１２ビットのデータ幅を持つとして、かつ、Δｆ＝ｆ0 −ｆ＝（３１５．２−３１５）ＭＨｚ＝０．２ＭＨｚ、ｆd ＝４．９２５ＭＨｚとすると、式（４）によって、加算値Ｆが次のように算出される。Ｆ＝４０９６×０．２／４．９２５≒１６６である。
【００３０】
即ち、加算値Ｆ＝１６６を加算器４０に入力すれば、ＳＡＷ発振器１０の発振周波数と理想の発振周波数とのずれを補正することができる。以下、これについて説明する。
【００３１】
レジスタ３０から、分周クロック信号ＣＫＤの周期毎に加算値Ｆずつ値が増加する加算データＤa が出力される。この加算結果Ｄa が三角関数ＲＯＭ５０に入力され、それに応じたＳＩＮ関数値Ｄsin 及びＣＯＳ関数値ＤCOS がそれぞれ出力される。さらに、ＤＡＣ６０−１とＤＡＣ６０−２によって、ＳＩＮ関数値Ｄsin 及びＣＯＳ関数値ＤCOS に応じた直交信号ＳI と同相信号ＳQ がそれぞれ出力される。
【００３２】
直交信号ＳI と同相信号ＳQ の周波数ｆa は、加算値Ｆ、データＤa の最大値Ｄmax 及び分周クロック信号ＣＫＤの周波数ｆd に応じて、次式によって計算できる。
【００３３】
【数５】
ｆa ＝Ｆ・ｆd ／Ｄmax …（５）
【００３４】
ここで、Ｆ＝１６６、ｆd ＝４．９２５ＭＨｚ、かつＤmax ＝４０９６であるので、式（５）によって、周波数ｆa が１９９．６ｋＨｚとなる。ＩＱ変調器７０において直交信号ＳI と同相信号ＳQ に応じて、クロック信号ＣＬＫに対して位相変調した結果、周波数ｆa だけずれた発振信号が得られる。即ち、ＩＱ変調器７０の出力信号Ｓout の周波数は、３１５．２ＭＨｚ−１９９．６ｋＨｚ＝３１５．０００４ＭＨｚとなる。
【００３５】
このように、本実施形態の発振回路を用いることによって、ＳＡＷ発振器１０の発振周波数のずれに応じて加算器４０に入力する加算値Ｆの値を適宜設定することによって、発振周波数を補正し、所望の発振周波数を持つクロック信号を生成することができる。
【００３６】
なお、上述した例は、ＳＡＷ発振器１０の発振周波数が理想値より例えば、２００ｋＨｚが高くなる場合の周波数の補正例であるが、本実施形態の発振回路は加算値Ｆの値を適宜設定することによって、任意の周波数ずれを補正することができる。例えば、ＳＡＷ発振器１０の発振周波数が理想値より２００ｋＨｚ低くなっている場合、加算器４０に入力する加算値Ｆを４０９６−１６６＝３９３０にすれば、三角関数ＲＯＭ５０によって出力されるＳＩＮ関数値とＣＯＳ関数値に応じて生成した直交信号ＳI と同相信号ＳQ の周波数は、−１９９．６ｋＨｚである。これに応じてＩＱ変調器７０によって、ＳＡＷ発振器１０の発振周波数を１９９．６ｋＨｚだけ高くずらした発振信号が得られる。
【００３７】
以上説明したように、本実施形態によれば、ＳＡＷ発振器１０によって理想の発振周波数から所定の周波数誤差を持つクロック信号ＣＬＫを生成し、当該クロック信号を所定の分周比で分周した分周クロック信号でレジスタ３０を駆動し、分周クロック信号の周期毎に所定の加算値Ｆを足した加算値Ｄa に応じて発生した直交信号ＳI と同相信号ＳQ を出力し、さらにこれらの信号に応じてクロック信号ＣＬＫをＩＱ変調することによって、クロック信号ＣＬＫの周波数誤差が補正され、理想の発振周波数を持つ出力信号Ｓout が得られる。
【００３８】
第２実施形態
図２は、本発明に係る発振回路の第２の実施形態を示す回路図である。
図示のように、本実施形態の発振回路は、上述した第１の実施形態の発振回路に温度センサー８０と補正値演算回路９０を追加したものである。即ち、本実施形態において、温度センサー８０及び補正値演算回路９０を除く他の各構成部分は、上述した第１の実施形態の発振回路の各構成部分とほぼ同じである。このため、図２において図１と同じ構成部分に同じ符号を付して表記している。
【００３９】
本実施形態の発振回路は、発振回路の動作環境温度に応じてＳＡＷ発振器１０の発振周波数のずれを補正することによって、温度変化にほとんど依存しない高安定性の発振信号を供給できる。
【００４０】
ＳＡＷ発振器は、周波数ノイズが低く、安定した周波数の発振信号を供給できる反面、温度変化によって発振周波数が大きく変動する温度特性を有する。例えば、動作環境の温度変化に応じて、１００ｐｐｍ（１０-6）前後若しくはそれ以上の温度特性を持つことがある。このため、温度変化に依存性せず安定した周波数を持つ発振信号を提供するために、ＳＡＷ発振器に温度補償回路を設ける必要がある。
【００４１】
図２に示すように、本実施形態の発振回路において、温度センサー８０及び補正値演算回路９０を設けることによって、発振回路の動作環境の温度を検出し、この環境温度及び既知のＳＡＷ発振器の温度特性に従って、ＳＡＷ発振器の発振周波数を補正する補正値Ｆを算出し、これに従ってＳＡＷ発振器の出力クロック信号ＣＬＫに対してＩＱ変調することによって、温度変化による発振周波数の変化を補正し、ほとんど温度依存性のない安定した発振信号を提供できる。
【００４２】
以下、本実施形態の発振回路の構成及び動作について説明する。
温度センサー８０は、発振回路の動作環境温度を測定し、環境温度に対応する温度データＤT を出力する。
補正値演算回路９０は、温度センサー８０によって得られた温度データＤT に応じて、ＳＡＷ発振器１０の発振周波数を補正するための補正値Ｆを計算し、加算器４０に出力する。
【００４３】
ＳＡＷ発振器１０の温度特性は、予め測定することによって既知である。そして、この温度特性に従って、現在の動作環境温度におけるＳＡＷ発振器１０の発振周波数ｆ0 を推定することができる。現在の発振周波数ｆ0 と理想の発振周波数との誤差Δｆを求めることができるので、上述した第１の実施形態の周波数補正の原理に従って、補正値演算回路９０によって補正値Ｆを算出して加算器４０に出力すればよい。
【００４４】
例えば、ＳＡＷ発振器１０は、図３に示す温度特性を有する。ここで、ｆC は温度ＴC における発振周波数である。理想的には、ＳＡＷ発振器１０の発振周波数は温度変化に依存せずｆC に安定することが望まれるが、実際に温度Ｔに従って図３に示す曲線で発振周波数が遷移する。
補正値演算回路９０において、まず、温度センサー８０によって検出された温度データＤT に従って、現在の動作環境温度Ｔ0 における発振周波数のずれΔｆを取得できる。そして、周波数ずれΔｆに従って、上述した式（４）に基づき、補正値Ｆを求めることができる。補正値演算回路９０は、こうして求めた補正値Ｆを加算器４０に出力すれば、これに応じて温度変化によって生じた周波数のずれΔｆを補正する直交信号ＳI と同相信号ＳQ がそれぞれ生成され、さらにＩＱ変調器７０によって、クロック信号ＣＬＫに対する位相変調の結果、周波数のずれが補正され、理想の発振周波数ｆC を持つ発振信号Ｓout が出力される。
【００４５】
なお、本実施形態の発振回路において、補正値演算回路９０は、演算手段、例えば、ＣＰＵなどを用いるほか、予め温度データＤT に対応する補正値Ｆの値を演算したテーブルをメモリ、例えばＲＯＭに記憶することによって、温度センサー８０で測定した温度データＤT に基づき、ＲＯＭから補正値Ｆを読み出して、加算器４０に出力することができる。これによって、ＣＰＵなどの演算回路及び演算のためのプログラムを作成する必要がなく、補正値を容易に取得できる。
【００４６】
以上説明したように、本実施形態によれば、温度センサー８０によって動作環境温度に応じて温度データＤT を取得し、それに対応する補正値Ｆを補正値演算回路９０によって取得して加算器４０に出力する。補正値Ｆに応じて温度変化によって生じたＳＡＷ発振器１０の発振周波数のずれを補正するための直交信号ＳI と同相信号ＳQ が生成され、ＩＱ変調器７０によってＳＡＷ発振器１０の出力クロック信号ＣＬＫの周波数ずれが補正され、温度変化に依存せず、高い温度安定性を持つ発振信号Ｓout を出力できる。
【００４７】
【発明の効果】
以上説明したように、本発明の発振回路によれば、ＳＡＷ発振器の周波数のずれに応じて設定した補正値を用いて周波数補正用直交信号及び同相信号をそれぞれ生成し、これらの信号に基づきＩＱ変調によって発振周波数を補正することで所望の発振周波数を持つ発振信号を提供することが可能である。
さらに、本発明の発振回路によれば、温度センサーを用いて発振回路の動作環境温度を計測して温度データを取得し、当該温度データに基づきＳＡＷ発振器の発振周波数のずれを求め、これに応じた補正値を算出してＳＡＷ発振器の出力信号の周波数を補正することによって、動作温度の変化によって生じた発振周波数のずれを補正することができ、温度変化に依存せず安定した発振周波数を持つ発振信号を提供できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る発振回路の第１の実施形態を示す回路図である。
【図２】本発明に係る発振回路の第２の実施形態を示す回路図である。
【図３】ＳＡＷ発振器の温度特性の一例を示すグラフである。
【符号の説明】
１０…ＳＡＷ発振器、
２０…分周器、
３０…レジスタ、
４０…加算器、
５０…三角関数ＲＯＭ、
６０−１，６０−２…ディジタル／アナログ変換回路（ＤＡＣ）、
７０…ＩＱ変調器、
８０…温度センサー、
９０…補正値演算回路。
【発明の属する技術分野】
本発明は、発振回路、例えばＳＡＷ（Surface Acoustic Wave ）共振素子を用いた発振回路に関するものである。
【０００２】
【従来の技術】
ＳＡＷ共振器を用いた発振回路は、位相雑音（また、ジッタとも呼ばれる）を低いレベルに抑制することができ、他の発振回路に較べて優れた位相雑音特性が得られる。さらに、ＳＡＷ共振器は機械的な振動に強く、発振周波数が外部から与えられた機械的な衝撃にほとんど影響されないので、携帯型の通信端末、例えば、移動電話などに広く利用されている。
【０００３】
【発明が解決しようとする課題】
ところで、ＳＡＷ発振器を用いた発振回路において、素子の構造上発振周波数を調整することは困難である。例えば、ＳＡＷ発振器を用いた発振回路の負荷の容量を変化させてもその発振周波数の変化範囲は狭い。このことから、負荷容量を調整することによってＳＡＷ発振器の発振周波数を制御する場合、周波数の制御可能な範囲は非常に狭いという不利益がある。
【０００４】
また、ＳＡＷ発振器は温度変化に従ってその発振周波数が大きく遷移する、いわゆる温度特性が大きいので、動作環境の温度変化に影響されることなく、安定した発振信号を供給するために、何らかの補正回路を用いて温度変化によって生じた発振周波数の変動を補正する必要がある。しかし、上述した原因で、ＳＡＷ発振器の発振周波数の制御が困難であるため、温度特性の補正は容易ではなかった。
【０００５】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ＳＡＷ発振器を用いながら、発振周波数を容易に制御でき、かつ発振器の温度特性を補正でき、高い温度安定性を持つ発振信号を生成できる発振回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明の発振回路は、発振信号を出力する発振器と、上記発振信号を所定の分周値で分周して分周信号を出力する分周回路と、上記分周信号に応じて入力データを取り込んで保持するデータ保持回路と、温度センサーにより検出された温度に応じて上記発振信号に対する補正データを生成する補正データ生成回路と、上記データ保持回路から出力される保持データと上記補正データとを加算して上記データ保持回路に出力する加算器と、上記保持データに応じて互いに直交する第１の信号と第２の信号とを出力する直交信号生成回路と、上記第１の信号と上記第２の信号とに応じて上記発振信号を変調して上記直交信号の周波数分だけずれた出力信号を出力する変調回路とを有する。
【０００７】
また本発明の発振回路においては、温度を検出するための温度センサーを更に有し、上記補正データ生成回路が上記温度センサーにより検出された温度に応じて上記発振信号に対する補正データを生成する。
【０００８】
また、本発明では、好適には、上記加算器は桁上げ信号を除いた加算値を上記データ保持回路に出力する。
【０００９】
また、本発明では、好適には、上記変調回路は上記第１の信号と上記第２の信号とに応じて上記発振信号を位相変調する。
【００１０】
更に、本発明では、好適には、上記発振器がＳＡＷ発振器であり、上記変調回路がＩＱ変調器である。
【００１１】
【発明の実施の形態】
第１実施形態
図１は本発明に係る発振回路の第１の実施形態を示す回路図である。
図示のように、本実施形態の発振回路は、ＳＡＷ発振器１０、分周器２０、レジスタ３０、加算器４０、三角関数ＲＯＭ５０、ディジタル／アナログ変換回路（ＤＡＣ）６０−１，６０−２、及びＩＱ変調器７０によって構成されている。
【００１２】
以下、本実施形態の発振回路を構成する各部分について説明する。
ＳＡＷ発振器１０は、所定の発振周波数で発振し、クロック信号ＣＬＫを出力する。クロック信号ＣＬＫは、分周器２０及びＩＱ変調器７０にそれぞれ供給される。
【００１３】
分周器２０は、クロック信号ＣＬＫを予め設定された分周比ｍで分周し、分周クロック信号ＣＫＤを出力する。ここで、例えば、ＳＡＷ発振器１０によって出力されるクロック信号ＣＬＫの周波数ｆ0 が３１５．２ＭＨｚで、分周器２０の分周比ｍが６４であるとすると、分周クロック信号ＣＫＤの周波数ｆd は、３１５．２／６４＝４．９２５ＭＨｚとなる。分周クロック信号ＣＫＤは、レジスタ３０に供給される。
【００１４】
レジスタ３０は、分周クロック信号ＣＫＤによって駆動される。即ち、レジスタ３０は、分周クロック信号ＣＫＤの周期毎に加算器４０の出力データＤs を取り込み、次回の取り込みを行うまでに、取り込んだデータを保持し、三角関数ＲＯＭ５０及び加算器４０にそれぞれ出力する。なお、図１において、区別のため加算器４０からレジスタ３０に出力される加算データをＤs と表記し、レジスタ３０から出力されるデータをＤa と表記する。
【００１５】
加算器４０は、外部から入力される加算値Ｆとレジスタ３０の出力データＤaとの加算値Ｄs を算出してレジスタ３０に出力する。即ち、加算器４０に入力される入力加算値Ｆ、レジスタ３０の出力データＤa に基づき、加算器４０の出力データＤs は、次式によって計算される。
【００１６】
【数１】
Ｄs ＝Ｆ＋Ｄa …（１）
【００１７】
ここで、例えば、加算器４０は１２ビットのデータ幅を持つとする。即ち、加算器４０の出力データＤs は、最小値０から最大値４０９５までである。加算器４０の加算結果が最大値４０９５を越える、いわゆるオーバーフローが発生した場合、キャリー（桁上げ）データが吐き捨てられ、加算結果は残りの下位ビット値となる。このため、レジスタ３０と加算器４０によって、分周クロック信号ＣＫＤの周期毎に加算値Ｆだけ増加する１２ビットの加算データＤs が得られ、この加算データＤs は最小値０と最大値４０９５の間で繰り返される。
同様に、レジスタ３０も１２ビットのデータ幅を持ち、レジスタ３０に１２ビットの加算データＤs が順次取り込まれ、分周クロック信号ＣＫＤのタイミングで、加算器４０及び三角関数ＲＯＭ５０に出力される。
【００１８】
三角関数ＲＯＭ５０は、レジスタ３０の出力データＤa に応じて、当該出力データＤa が換算した角度に対応するＳＩＮ関数値Ｄsin とＣＯＳ関数値ＤCOS を出力する。例えば、レジスタ３０の出力データＤa を１２ビットのデータとし、２12＝４０９６を角度３６０度に対応させ、任意の出力データＤa に対応する角度θが次式によって求められる。
【００１９】
【数２】
θ＝３６０Ｄa ／４０９６ …（２）
【００２０】
式（２）によって求められた角度θに対応するＳＩＮ関数値Ｄsin とＣＯＳ関数値ＤCOS はそれぞれ次のように計算できる。
【００２１】
【数３】
Ｄsin ＝ｓｉｎθ
ＤCOS ＝ｃｏｓθ …（３）
【００２２】
実際の発振回路において、レジスタ３０の出力データＤa に応じて、毎回式（２）及び式（３）に示す演算でＳＩＮ関数値とＣＯＳ関数値を求めてもよいが、図１に示す本実施形態の発振回路のように、予めすべての出力データＤa に対応したＳＩＮ関数値とＣＯＳ関数値を求めて、ＳＩＮ関数とＣＯＳ関数のテーブルを作成して三角関数ＲＯＭ５０に記憶しておけば、レジスタ３０の出力データＤa に応じて毎回演算することなく、三角関数ＲＯＭ５０からそれぞれＳＩＮ関数値とＣＯＳ関数値を読み出せばよい。
【００２３】
ＤＡＣ６０−１とＤＡＣ６０−２は、それぞれ三角関数ＲＯＭ５０から読み出したＳＩＮ関数値Ｄsin とＣＯＳ関数値ＤCOS をアナログ信号に変換する。ＳＩＮ関数値Ｄsin をアナログ信号に変換して、直交信号ＳI が得られ、ＣＯＳ関数値ＤCOS をアナログ信号に変換して、同相信号ＳQ が得られる。なお、直交信号ＳI と同相信号ＳQ はそれぞれＩＱ変調器７０に供給される。
【００２４】
ＩＱ変調器７０は、ＤＡＣ６０−１とＤＡＣ６０−２から供給される直交信号ＳI と同相信号ＳQ に応じて、ＳＡＷ発振器１０から出力されるクロック信号ＣＬＫに対してＩＱ変調、即ち位相変調を行う。ＩＱ変調器７０における位相変調の結果、直交信号ＳI と同相信号ＳQ に応じて、入力クロック信号ＣＬＫに対して位相（周波数）の調整が行われる。即ち、ＩＱ変調器７０によってクロック信号ＣＬＫに対して位相変調を行なうことにより、ＳＡＷ発振器１０によって発生されたクロック信号ＣＬＫの周波数を調整することができる。
【００２５】
以下、具体的に数値例を用いて本実施形態の発振回路における周波数調整について説明する。
ここで、例えば、理想の発振周波数をｆ＝３１５ＭＨｚとし、実際のＳＡＷ発振器１０の発振周波数がｆ0 ＝３１５．２ＭＨｚであるとする。即ち、本実施形態の発振回路の目的は、ＳＡＷ発振器１０の発振周波数３１５．２ＭＨｚを調整し、理想の発振周波数３１５ＭＨｚの発振信号を出力することにある。
【００２６】
分周器２０から出力される分周クロック信号ＣＫＤの周波数ｆd は、３１５．２ＭＨｚ／６４＝４．９２５ＭＨｚである。分周クロック信号ＣＫＤがレジスタ３０に出力されるので、レジスタ３０は分周クロック信号ＣＫＤの周期毎に加算器４０の出力データＤs を取り込み、加算器４０にフィードバックするとともに、三角関数ＲＯＭ５０に出力する。
【００２７】
加算器４０に入力される加算値Ｆは、レジスタ３０及び加算器４０の最大値Ｄmax 、ＳＡＷ発振器の発振周波数ｆ0 と所望の周波数ｆとの差分Δｆ及び分周クロック信号ＣＫＤの周波数ｆd に応じて、次式によって計算される。
【００２８】
【数４】
Ｆ＝Ｄmax ・Δｆ／ｆd …（４）
【００２９】
ここで、レジスタ３０及び加算器４０が１２ビットのデータ幅を持つとして、かつ、Δｆ＝ｆ0 −ｆ＝（３１５．２−３１５）ＭＨｚ＝０．２ＭＨｚ、ｆd ＝４．９２５ＭＨｚとすると、式（４）によって、加算値Ｆが次のように算出される。Ｆ＝４０９６×０．２／４．９２５≒１６６である。
【００３０】
即ち、加算値Ｆ＝１６６を加算器４０に入力すれば、ＳＡＷ発振器１０の発振周波数と理想の発振周波数とのずれを補正することができる。以下、これについて説明する。
【００３１】
レジスタ３０から、分周クロック信号ＣＫＤの周期毎に加算値Ｆずつ値が増加する加算データＤa が出力される。この加算結果Ｄa が三角関数ＲＯＭ５０に入力され、それに応じたＳＩＮ関数値Ｄsin 及びＣＯＳ関数値ＤCOS がそれぞれ出力される。さらに、ＤＡＣ６０−１とＤＡＣ６０−２によって、ＳＩＮ関数値Ｄsin 及びＣＯＳ関数値ＤCOS に応じた直交信号ＳI と同相信号ＳQ がそれぞれ出力される。
【００３２】
直交信号ＳI と同相信号ＳQ の周波数ｆa は、加算値Ｆ、データＤa の最大値Ｄmax 及び分周クロック信号ＣＫＤの周波数ｆd に応じて、次式によって計算できる。
【００３３】
【数５】
ｆa ＝Ｆ・ｆd ／Ｄmax …（５）
【００３４】
ここで、Ｆ＝１６６、ｆd ＝４．９２５ＭＨｚ、かつＤmax ＝４０９６であるので、式（５）によって、周波数ｆa が１９９．６ｋＨｚとなる。ＩＱ変調器７０において直交信号ＳI と同相信号ＳQ に応じて、クロック信号ＣＬＫに対して位相変調した結果、周波数ｆa だけずれた発振信号が得られる。即ち、ＩＱ変調器７０の出力信号Ｓout の周波数は、３１５．２ＭＨｚ−１９９．６ｋＨｚ＝３１５．０００４ＭＨｚとなる。
【００３５】
このように、本実施形態の発振回路を用いることによって、ＳＡＷ発振器１０の発振周波数のずれに応じて加算器４０に入力する加算値Ｆの値を適宜設定することによって、発振周波数を補正し、所望の発振周波数を持つクロック信号を生成することができる。
【００３６】
なお、上述した例は、ＳＡＷ発振器１０の発振周波数が理想値より例えば、２００ｋＨｚが高くなる場合の周波数の補正例であるが、本実施形態の発振回路は加算値Ｆの値を適宜設定することによって、任意の周波数ずれを補正することができる。例えば、ＳＡＷ発振器１０の発振周波数が理想値より２００ｋＨｚ低くなっている場合、加算器４０に入力する加算値Ｆを４０９６−１６６＝３９３０にすれば、三角関数ＲＯＭ５０によって出力されるＳＩＮ関数値とＣＯＳ関数値に応じて生成した直交信号ＳI と同相信号ＳQ の周波数は、−１９９．６ｋＨｚである。これに応じてＩＱ変調器７０によって、ＳＡＷ発振器１０の発振周波数を１９９．６ｋＨｚだけ高くずらした発振信号が得られる。
【００３７】
以上説明したように、本実施形態によれば、ＳＡＷ発振器１０によって理想の発振周波数から所定の周波数誤差を持つクロック信号ＣＬＫを生成し、当該クロック信号を所定の分周比で分周した分周クロック信号でレジスタ３０を駆動し、分周クロック信号の周期毎に所定の加算値Ｆを足した加算値Ｄa に応じて発生した直交信号ＳI と同相信号ＳQ を出力し、さらにこれらの信号に応じてクロック信号ＣＬＫをＩＱ変調することによって、クロック信号ＣＬＫの周波数誤差が補正され、理想の発振周波数を持つ出力信号Ｓout が得られる。
【００３８】
第２実施形態
図２は、本発明に係る発振回路の第２の実施形態を示す回路図である。
図示のように、本実施形態の発振回路は、上述した第１の実施形態の発振回路に温度センサー８０と補正値演算回路９０を追加したものである。即ち、本実施形態において、温度センサー８０及び補正値演算回路９０を除く他の各構成部分は、上述した第１の実施形態の発振回路の各構成部分とほぼ同じである。このため、図２において図１と同じ構成部分に同じ符号を付して表記している。
【００３９】
本実施形態の発振回路は、発振回路の動作環境温度に応じてＳＡＷ発振器１０の発振周波数のずれを補正することによって、温度変化にほとんど依存しない高安定性の発振信号を供給できる。
【００４０】
ＳＡＷ発振器は、周波数ノイズが低く、安定した周波数の発振信号を供給できる反面、温度変化によって発振周波数が大きく変動する温度特性を有する。例えば、動作環境の温度変化に応じて、１００ｐｐｍ（１０-6）前後若しくはそれ以上の温度特性を持つことがある。このため、温度変化に依存性せず安定した周波数を持つ発振信号を提供するために、ＳＡＷ発振器に温度補償回路を設ける必要がある。
【００４１】
図２に示すように、本実施形態の発振回路において、温度センサー８０及び補正値演算回路９０を設けることによって、発振回路の動作環境の温度を検出し、この環境温度及び既知のＳＡＷ発振器の温度特性に従って、ＳＡＷ発振器の発振周波数を補正する補正値Ｆを算出し、これに従ってＳＡＷ発振器の出力クロック信号ＣＬＫに対してＩＱ変調することによって、温度変化による発振周波数の変化を補正し、ほとんど温度依存性のない安定した発振信号を提供できる。
【００４２】
以下、本実施形態の発振回路の構成及び動作について説明する。
温度センサー８０は、発振回路の動作環境温度を測定し、環境温度に対応する温度データＤT を出力する。
補正値演算回路９０は、温度センサー８０によって得られた温度データＤT に応じて、ＳＡＷ発振器１０の発振周波数を補正するための補正値Ｆを計算し、加算器４０に出力する。
【００４３】
ＳＡＷ発振器１０の温度特性は、予め測定することによって既知である。そして、この温度特性に従って、現在の動作環境温度におけるＳＡＷ発振器１０の発振周波数ｆ0 を推定することができる。現在の発振周波数ｆ0 と理想の発振周波数との誤差Δｆを求めることができるので、上述した第１の実施形態の周波数補正の原理に従って、補正値演算回路９０によって補正値Ｆを算出して加算器４０に出力すればよい。
【００４４】
例えば、ＳＡＷ発振器１０は、図３に示す温度特性を有する。ここで、ｆC は温度ＴC における発振周波数である。理想的には、ＳＡＷ発振器１０の発振周波数は温度変化に依存せずｆC に安定することが望まれるが、実際に温度Ｔに従って図３に示す曲線で発振周波数が遷移する。
補正値演算回路９０において、まず、温度センサー８０によって検出された温度データＤT に従って、現在の動作環境温度Ｔ0 における発振周波数のずれΔｆを取得できる。そして、周波数ずれΔｆに従って、上述した式（４）に基づき、補正値Ｆを求めることができる。補正値演算回路９０は、こうして求めた補正値Ｆを加算器４０に出力すれば、これに応じて温度変化によって生じた周波数のずれΔｆを補正する直交信号ＳI と同相信号ＳQ がそれぞれ生成され、さらにＩＱ変調器７０によって、クロック信号ＣＬＫに対する位相変調の結果、周波数のずれが補正され、理想の発振周波数ｆC を持つ発振信号Ｓout が出力される。
【００４５】
なお、本実施形態の発振回路において、補正値演算回路９０は、演算手段、例えば、ＣＰＵなどを用いるほか、予め温度データＤT に対応する補正値Ｆの値を演算したテーブルをメモリ、例えばＲＯＭに記憶することによって、温度センサー８０で測定した温度データＤT に基づき、ＲＯＭから補正値Ｆを読み出して、加算器４０に出力することができる。これによって、ＣＰＵなどの演算回路及び演算のためのプログラムを作成する必要がなく、補正値を容易に取得できる。
【００４６】
以上説明したように、本実施形態によれば、温度センサー８０によって動作環境温度に応じて温度データＤT を取得し、それに対応する補正値Ｆを補正値演算回路９０によって取得して加算器４０に出力する。補正値Ｆに応じて温度変化によって生じたＳＡＷ発振器１０の発振周波数のずれを補正するための直交信号ＳI と同相信号ＳQ が生成され、ＩＱ変調器７０によってＳＡＷ発振器１０の出力クロック信号ＣＬＫの周波数ずれが補正され、温度変化に依存せず、高い温度安定性を持つ発振信号Ｓout を出力できる。
【００４７】
【発明の効果】
以上説明したように、本発明の発振回路によれば、ＳＡＷ発振器の周波数のずれに応じて設定した補正値を用いて周波数補正用直交信号及び同相信号をそれぞれ生成し、これらの信号に基づきＩＱ変調によって発振周波数を補正することで所望の発振周波数を持つ発振信号を提供することが可能である。
さらに、本発明の発振回路によれば、温度センサーを用いて発振回路の動作環境温度を計測して温度データを取得し、当該温度データに基づきＳＡＷ発振器の発振周波数のずれを求め、これに応じた補正値を算出してＳＡＷ発振器の出力信号の周波数を補正することによって、動作温度の変化によって生じた発振周波数のずれを補正することができ、温度変化に依存せず安定した発振周波数を持つ発振信号を提供できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る発振回路の第１の実施形態を示す回路図である。
【図２】本発明に係る発振回路の第２の実施形態を示す回路図である。
【図３】ＳＡＷ発振器の温度特性の一例を示すグラフである。
【符号の説明】
１０…ＳＡＷ発振器、
２０…分周器、
３０…レジスタ、
４０…加算器、
５０…三角関数ＲＯＭ、
６０−１，６０−２…ディジタル／アナログ変換回路（ＤＡＣ）、
７０…ＩＱ変調器、
８０…温度センサー、
９０…補正値演算回路。
Claims (5)
- 発振信号を出力する発振器と、
上記発振信号を所定の分周値で分周して分周信号を出力する分周回路と、
上記分周信号に応じて入力データを取り込んで保持するデータ保持回路と、
温度センサーにより検出された温度に応じて上記発振信号に対する補正データを生成する補正データ生成回路と、
上記データ保持回路から出力される保持データと上記補正データとを加算して上記データ保持回路に出力する加算器と、
上記保持データに応じて互いに直交する第１の信号と第２の信号とを出力する直交信号生成回路と、
上記第１の信号と上記第２の信号とに応じて上記発振信号を変調して上記直交信号の周波数分だけずれた出力信号を出力する変調回路と、
を有する発振回路。 - 温度を検出するための温度センサーを更に有し、
上記補正データ生成回路が当該温度センサーにより検出された温度に応じて上記発振信号に対する補正データを生成する請求項１に記載の発振回路。 - 上記加算器は桁上がり信号を除いた加算値を上記データ保持回路に出力する
請求項１又は２に記載の発振回路。 - 上記変調回路は上記第１の信号と上記第２の信号とに応じて上記発振信号を位相変調する
請求項１又は２に記載の発振回路。 - 上記発振器がＳＡＷ発振器であり、上記変調回路がＩＱ変調器である
請求項１又は２に記載の発振回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001320719A JP3883411B2 (ja) | 2001-10-18 | 2001-10-18 | 発振回路 |
| US10/256,175 US6700449B2 (en) | 2001-10-18 | 2002-09-26 | Saw oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001320719A JP3883411B2 (ja) | 2001-10-18 | 2001-10-18 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124804A JP2003124804A (ja) | 2003-04-25 |
| JP3883411B2 true JP3883411B2 (ja) | 2007-02-21 |
Family
ID=19138063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001320719A Expired - Fee Related JP3883411B2 (ja) | 2001-10-18 | 2001-10-18 | 発振回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6700449B2 (ja) |
| JP (1) | JP3883411B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4679782B2 (ja) * | 1999-12-10 | 2011-04-27 | 富士通株式会社 | 温度センサ |
| US20050084047A1 (en) * | 2003-09-30 | 2005-04-21 | Seiko Epson Corporation | Clock signal correcting circuit and communicating apparatus |
| US7075377B2 (en) * | 2004-06-10 | 2006-07-11 | Theta Microeletronics, Inc. | Quadrature voltage controlled oscillators with phase shift detector |
| JP6709454B2 (ja) * | 2015-11-20 | 2020-06-17 | デ・ファクト・スタンダード合同会社 | 位相同期回路、ｒｆフロントエンド回路、無線送受信回路、携帯型無線通信端末装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748047A (en) * | 1996-08-15 | 1998-05-05 | Northrop Grumman Corporation | Microwave frequency generator and method of generating a desired microwave frequency signal |
| US5770977A (en) * | 1996-09-25 | 1998-06-23 | Texas Instruments Incorporated | Microwave frequency synthesizer with ultra-fast frequency settling and very high frequency resolution |
-
2001
- 2001-10-18 JP JP2001320719A patent/JP3883411B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-26 US US10/256,175 patent/US6700449B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6700449B2 (en) | 2004-03-02 |
| JP2003124804A (ja) | 2003-04-25 |
| US20030076186A1 (en) | 2003-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10268164B2 (en) | Circuit device, physical quantity measurement device, electronic apparatus, and vehicle | |
| US10908558B2 (en) | Circuit device, physical quantity measurement device, electronic apparatus, and vehicle | |
| US20110286510A1 (en) | Electronic device for generating a fractional frequency | |
| US7755443B2 (en) | Delay-based modulation of RF communications signals | |
| JP5011440B2 (ja) | Ｆｍ変調器 | |
| JP3934585B2 (ja) | 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法 | |
| JP4745102B2 (ja) | 基準電流制御回路、温度補償機能付き水晶発振器制御ｉｃ、水晶発振器および携帯電話機 | |
| TW201534057A (zh) | 使用三角積分調變之用於信號錯誤更正之方法及裝置 | |
| US7791416B2 (en) | PLL circuit | |
| JP3883411B2 (ja) | 発振回路 | |
| JP4113207B2 (ja) | 位相制御方法及び位相制御発振装置、送信用アレーアンテナ | |
| US11043954B2 (en) | Oscillation circuit, oscillator, communication device, and method of controlling oscillation circuit | |
| JP5253318B2 (ja) | 発振装置 | |
| KR100795478B1 (ko) | 전압제어발진기 | |
| JP5424473B2 (ja) | 発振回路 | |
| JP2005295014A (ja) | 圧電発振器の周波数温度特性の補償方法、温度補償型発振器およびこれを用いた電子機器 | |
| JP2010206720A (ja) | Ｐｌｌ装置及びその制御方法 | |
| JP2001077670A (ja) | 周波数補正回路、移動体通信機 | |
| US20230336162A1 (en) | Reference Clock Frequency Correction By Mixing With Digitally-Controlled Low-Frequency Compensation Signal | |
| JP2005198120A (ja) | ジッタ発生装置 | |
| JP2004072244A (ja) | デジタルｖｃｏ及びそのデジタルｖｃｏを用いたｐｌｌ回路 | |
| JP5918546B2 (ja) | 温度補償型水晶発振器 | |
| JP4835596B2 (ja) | シンセサイザまたは発振器モジュールと、このシンセサイザを用いたシンセサイザモジュール、受信装置、及び電子機器 | |
| JP2015154249A (ja) | 位相同期回路および同期方法 | |
| JP5786184B2 (ja) | Ｉｆｆｔクロック調整装置、デジタルテレビジョン放送装置およびｉｆｆｔクロックの調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3883411 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |