TW201534057A - 使用三角積分調變之用於信號錯誤更正之方法及裝置 - Google Patents

使用三角積分調變之用於信號錯誤更正之方法及裝置 Download PDF

Info

Publication number
TW201534057A
TW201534057A TW103141033A TW103141033A TW201534057A TW 201534057 A TW201534057 A TW 201534057A TW 103141033 A TW103141033 A TW 103141033A TW 103141033 A TW103141033 A TW 103141033A TW 201534057 A TW201534057 A TW 201534057A
Authority
TW
Taiwan
Prior art keywords
error
phase
error correction
signal
oscillator
Prior art date
Application number
TW103141033A
Other languages
English (en)
Inventor
Donald Jeffrey Dionne
Brian Leonard William Howse
Jennifer Marie Mccann
Original Assignee
Smart Energy Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smart Energy Instr Inc filed Critical Smart Energy Instr Inc
Publication of TW201534057A publication Critical patent/TW201534057A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Algebra (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本文描述一種用於更正數值控制振盪器中晶體振盪器之長期相位漂移之方法。該方法包括以下步驟：決定與外部時基相比之振盪信號中的相位誤差；三角積分調變相位誤差，以產生三角積分誤差位元流；基於三角積分誤差位元流，有條件地自各時脈週期中相位增量值加上或減去誤差更正步幅，以形成經調變之相位增量值；以及將經調變之相位增量值添加至相位累積器，以產生誤差更正輸出數位信號。基於三角積分之誤差更正方法避免使用乘法器。同一三角積分誤差信號可用多個數值控制振盪器中，該等數值控制振盪器經設置為如若藉由同一參考振盪器驅動但具有不同輸出頻率。

Description

使用三角積分調變之用於信號錯誤更正之方法及裝置
本申請案一般而言係關於頻率合成器，且詳言之本申請案係關於用於在數值控制振盪器中產生誤差更正信號之方法及裝置。
直接數位合成器(DDS)為一類數值振盪器，該數值振盪器能夠從單一的、固定頻率的參考振盪器，在多種易於調整之頻率下產生一範圍內的波形。然而，相對於絕對時基(諸如由GPS或其他此類標準時基參考提供之絕對時基)，參考振盪器總是經歷準確度及穩定性誤差。參看第1圖，第1圖顯示實例DDS 10之簡化方塊圖。DDS 10包括參考時鐘振盪器12，在此實例中，參考時鐘振盪器12顯示為壓電晶體振盪器。DDS 10包括數值控制振盪器(NCO)14。在此特定實例中，DDS 10包括數位類比轉換器(DAC)16及為達產生類比輸出信號之目的之低通濾波器(LPF)18，但在其他實例中，在無類比轉換的情況下可使用來自NCO 14之數位信號輸出。NCO 14接收來自參考振盪器12之固定頻率振盪器計時 信號，且在選擇之頻率下形成具有所要之波形(例如在許多實施例中的正弦曲線)的數位信號。
用於產生固定頻率振盪信號之參考振盪器12通常 為壓電晶體振盪器。壓電晶體振盪器使用振盪晶體(諸如石英)之機械共振，以形成具有非常精確之頻率的信號。基於晶體之形狀及安裝，由於晶體振盪器在產生精確頻率之電信號中的穩定性，所以需要使用彼等晶體振盪器。晶體振盪器具有準確度及穩定性，但易受短期及長期漂移影響，此漂移有時係由環境因素(諸如溫度)引起，而有時係由於晶體之老化引起。短期及長期漂移影響用於NCO 14中之所產生的時脈信號的相位及/或頻率。此舉導致晶體振盪器之標稱操作頻率的相對頻率偏移。在一些實施例中，參考振盪器12可為計時源而非壓電晶體。幾乎所有的計時源均遭受一些量的準確度及穩定性漂移。來自參考振盪器之振盪信號中的誤差直接導致由NCO 14產生之信號之相位及/或頻率中的誤差。
已使用多種方法來更正由來自參考振盪器之信號中 的誤差所導致的由直接數位合成器產生之信號中的輸出誤差。例如，就晶體振盪器而言，可經由電壓之輸入調整晶體共振電容負載。對晶體電容之調整可偏移或部分地補償漂移誤差。在另一實例中，藉由改變用於數值控制振盪器中之具有常數偏移(亦即調整步幅)之頻率字，可在NCO內更正來自參考振盪器之振盪信號中之誤差的影響。遺憾地是，此等當前方法可能過於複雜及/或缺少調整漂移誤差所必須的精細準確度。
本文描述用於補償參考振盪器之長期相位漂移的方法、裝置及系統。參考振盪器可用於產生(諸如在數值控制振盪器中的)數位輸出信號。該方法包括以下步驟：決定與外部時基相比之振盪信號中的相位誤差；三角積分調變相位誤差，以產生三角積分誤差位元流；基於三角積分誤差位元流，有條件地自各時脈週期中相位增量值加上或減去誤差更正步幅，以形成經調變之相位增量值；以及將經調變之相位增量值添加至相位累積器，以產生誤差更正輸出數位信號。基於三角積分之誤差更正方法避免使用乘法器。同一三角積分誤差信號可用多個數值控制振盪器中，該等數值控制振盪器經設置為如若藉由同一參考振盪器驅動但具有不同輸出頻率。
在一個態樣中，本申請案揭示一種用於在數值控制振盪器中產生誤差更正計時信號之方法，該數值控制振盪器包括由振盪信號在時脈週期時控之相位累積器。該方法包括以下步驟：在各時脈週期中，藉由以下步驟，基於儲存之相位增量值產生經調變之相位增量值：移位相位增量值預定位元移位，以形成一誤差更正步幅；基於三角積分調變誤差信號將正負號添加至誤差更正步幅，以產生帶正負號誤差更正步幅；以及將帶正負號誤差更正步幅添加至相位增量值，以產生經調變之相位增量值。該方法進一步包括以下步驟：在各時脈週期中，將經調變之相位增量值添加至相位累積器中的輸出值，以形成經更新的輸出值，隨後該經更新之輸出值 保存在相位累積器中。
在另一態樣中，本申請案揭示用於更正數值控制振 盪器中晶體振盪器之長期相位漂移的方法，該數值控制振盪器具有相位增量值且包括相位累積器，在時脈週期藉由來自晶體振盪器之振盪信號對相位累積器進行時控。該方法包括以下步驟：決定與外部時基相比之振盪信號中的相位誤差；三角積分調變相位誤差，以產生三角積分誤差位元流；基於三角積分誤差位元流，在各時脈週期中自相位增量值有條件地加上或減去誤差更正步幅，以形成經調變之相位增量值；以及將經調變之相位增量值添加至相位累積器，以產生誤差更正輸出數位信號。
在另一態樣中，本申請案揭示一種用於基於參考晶 體振盪器產生具有經選擇之頻率之誤差更正數位信號之系統，其中該振盪器輸出振盪頻率之振盪信號。系統包括：記憶體元件，該記憶體元件儲存相位增量值；相位累積器，在振盪頻率下時控相位累積器；誤差量測電路，該誤差量測電路決定與外部時基相比之振盪信號中的相位誤差；三角積分調變器，該三角積分調變器調變相位誤差，且產生三角積分誤差位元流；以及誤差更正電路，該誤差更正電路基於三角積分誤差位元流自各時脈週期中有條件地自相位增量值加上或減去誤差更正步幅，以形成經調變之相位增量值。在各時脈週期中將經調變之相位增量值添加至相位累積器，以產生誤差更正數位信號。
在又一態樣中，本申請案揭示一種用於基於參考晶 體振盪器產生具有經選擇之頻率之誤差更正數位信號之數值控制振盪器，其中該振盪器輸出振盪頻率之振盪信號。該數值控制振盪器包含：記憶體元件，該記憶體元件儲存相位增量值；誤差更正電路，該誤差更正電路包括位元移位器，該位元移位器移位相位增量值預定位元移位，以形成誤差更正步幅，其中基於三角積分調變誤差信號給定誤差更正步幅正負號，以產生帶正負號誤差更正步幅，且包括加法器，該加法器從相位增量值與帶正負號誤差更正步幅之和產生經調變之相位增量值；以及相位積累器，該相位積累器經時控在振盪頻率下，以將經調變之相位增量值添加至輸出值，以更新及儲存該輸出值，其中該經更新之輸出值為誤差更正數位信號。
在一個態樣中，本申請按揭示在不要求乘法器的情況下，用於更正數值控制振盪器中長期漂移的方法及裝置。在另一態樣中，本申請案揭示用於更正複數個數值控制振盪器中長期漂移之方法及裝置，該數值控制振盪器具有不同的設置頻率並由同一參考振盪器驅動且具有共用誤差量測電路。
瀏覽以下結合附圖描述之實例，彼等一般技術者將瞭解本申請案之其他態樣及特徵。
10‧‧‧DDS
12‧‧‧參考時鐘振盪器
14‧‧‧數值控制振盪器
16‧‧‧數位類比轉換器
18‧‧‧低通濾波器
20‧‧‧相位增量暫存器
22‧‧‧相位累積器
24‧‧‧相位振幅轉換器
100‧‧‧數值控制振盪器
102‧‧‧頻率字暫存器
104‧‧‧三角積分調變器
106‧‧‧DSM誤差信號
108‧‧‧帶正負號誤差更正步幅
110‧‧‧誤差更正電路
112‧‧‧位元移位器
114‧‧‧調變相位增量值/調變誤差更正相位增量值
120‧‧‧相位增量暫存器
122‧‧‧相位累積器
124‧‧‧PAC
140‧‧‧直接數位合成器
140a‧‧‧DDS
140b‧‧‧DDS
140c‧‧‧DDS
140n‧‧‧DDS
142‧‧‧壓電晶體振盪器/晶體參考振盪器/參考振盪器
150‧‧‧誤差量測電路
152‧‧‧NCO
154‧‧‧鎖相回路
156‧‧‧外部時基
158‧‧‧誤差ke
202‧‧‧正弦查找表
300‧‧‧實例系統
舉例而言，現將參考附圖，該等附圖顯示本申請案之實例實施例，且在該等附圖中：第1圖顯示直接數位合成器之簡化方塊圖； 第2圖顯示用於直接數位合成器中之數值控制振盪器的部分方塊圖；第3圖顯示根據本申請案之一個態樣之數值控制振盪器之一個實例的簡化方塊圖；第4圖以方塊圖之形式顯示示例性數值控制振盪器以及誤差量測電路；以及第5圖顯示具有共享一共用參考振盪器及誤差量測電路之多個DDS之示例性系統的圖表；第6圖以方塊圖之形式顯示數值控制振盪器以及誤差量測電路之另一實例。
首先參看第2圖，第2圖顯示典型數值控制振盪器14之部分方塊圖。在此實例中，數值控制振盪器14包括相位增量暫存器20及相位累積器22。相位增量暫存器20儲存相位增量/步幅。相位累積器22由時脈信號(諸如來自參考振盪器之振盪信號)進行時控。在某些情況下，參考振盪器可為晶體振盪器。反饋相位累積器22之輸出，以在各時脈週期將相位增量添加至該輸出。實際上，當相位增量保持不變時，相位累積器22之輸出為線性數位斜坡。當相位累積器22溢出時，數值繞回導致輸出信號有效地轉換為具有週期性及幅度之數位鋸齒波形，該週期性為時脈信號頻率之函數及該幅度為2的w(相位累積器22之位元寬度)次冪。
數值控制振盪器14之此實例進一步包括數位波形產生器，在此實例中該數位波形產生器顯示為相位振幅轉換 器(PAC)24。PAC 24經設置以產生具有頻率之輸出數位信號(諸如正弦曲線)，該頻率基於來自相位累積器22之輸出信號而經設定。在一些情況下，可使用查找表實施PAC 24。
應瞭解，用於時控相位累積器之參考振盪信號中的 漂移誤差將直接影響來自相位累積器之輸出信號的所得相位。
根據本申請案之一個態樣，以下描述一新穎的數值 控制振盪器，該數值控制振盪器應用得自較高準確度源(例如GPS或IRIG B)之誤差更正，以補償由於較低準確度參考(諸如晶體振盪器)之不完美振盪信號造成的誤差。所描述之誤差更正方法及裝置能夠經由使用誤差信號之三角積分調變精細相位增量調整步幅。有利地，誤差信號之三角積分調變可用於在不要求乘法的情況下修改相位增量。根據三角積分調變誤差信號，藉由有選擇地加上或減去相位增量之經移位版本調整相位增量。此外，在一些實施例中，多個NCO可共享同一參考振盪信號及三角積分誤差更正信號，進而減少分量計算。在多通道實施例中，各NCO可設定為其自身所要的頻率，而不依賴彼此。
現參看第3圖，第3圖顯示誤差更正數值控制振盪 器(NCO)100之一個示例性實施例的簡化方塊圖。示例性NCO 100包括經設置以儲存多位元頻率字之頻率字暫存器102。該多位元頻率字為意欲用於NCO 100中之相位增量步幅。如將在以下進一步進行解釋，多位元頻率字之選擇決定NCO 100之輸出頻率。在本文中可互換地使用術語「頻率字」 及「相位增量」。
NCO 100進一步包括相位增量暫存器120、相位累 積器122及PAC 124。誤差更正電路110從頻率字暫存器102讀取多位元頻率字，且基於由三角積分調變器(DSM)104抽樣之高度準確的誤差信號k e ，產生用於誤差更正的次要相位增量調整。將經更正之頻率字加載至相位增量暫存器120中。因此，誤差更正電路110可調整各時脈週期(例如在振盪頻率下)之頻率字，且必要時，誤差更正電路110可在各時脈週期將新調變之更正頻率字加載至相位增量暫存器120中，進而產生用於相位累積器122之各個時控中之經更正之步幅增量。以下詳細地描述了誤差更正電路110。
頻率字暫存器102可為能夠儲存二進制字之標準記 憶體暫存器。在一簡單實施例中，頻率字暫存器102可含有固定預定之二進制字。在其他實施例中，可在DDS或能夠偶而改變所要頻率之其他裝置內實施NCO 100。因此，藉由寫入信號(串行或並行)可能夠覆寫頻率字暫存器102，以改變多位元頻率字。在一些實施中，可在通用電腦上或其他處理裝置上之軟體中實施NCO 100，在該情況下，頻率字暫存器102可為一或更多個處理器可存取之記憶體分配。該記憶體可與一或更多個處理裝置整合，或實體地獨立於一或更多個處理裝置。在個別數位晶片實施例中，頻率字暫存器102在某些情況下可為獨立積體電路。在一些其他情況下，可將頻率字暫存器102整合在IC套裝內，該IC套裝含有NCO 100之部件之一或更多者、整個的NCO 100或NCO 100及額外的數 位信號處理元件。如彼等一般熟習此項技術者應瞭解，關於頻率字暫存器102之可能實施的以上評論適用於本申請案中描述之其他暫存器。因此，如本文所用之術語「暫存器」不意欲將實施之本質限制為獨立的數位IC暫存器，但可能包括能夠儲存二進制資料的較寬範圍記憶體元件，該等記憶體元件可與NCO 100之其他部件整合。此外，術語「字」並不欲暗示頻率字具有特定數目之位元。字大小可包括8、16、24、32或64個位元之典型的CPU大小或任意位元長度之其他變化(包括非2的冪的字長，該非2的冪字長易於在FPGA或ASIC設計中實施)。如將在下文中討論，可能需要該最小暫存器大小，以便藉由頻率字暫存器102或NCO 100中的其他暫存器達成頻率輸出之預定準確度。
例如，誤差更正電路110包括三角積分調變器 (DSM)104，三角積分調變器(DSM)104從高準確度鎖相信號(諸如GPS計時參考之信號)取樣誤差信號k e 。在此實例中，圖示DSM 104為誤差更正電路110之一部分。在其他實例中，可在含有一或更多個NCO 100之更寬的裝置內實施DSM 104。DSM 104輸出DSM誤差信號106 k d (k d 為1位元信號(以二元0及1編碼±1)脈衝密度)，DSM誤差信號106基於鎖相至較高準確度源的振盪頻率編碼信號之相位中的誤差。以下進一步描述用於獲取誤差信號k e 之示例性電路。
誤差更正電路110包括位元移位器112，位元移位 器112從頻率字暫存器102讀取多位元頻率字，且應用b個位元之位元右移。所得經移位頻率字為誤差更正步幅。因為 正經移位之頻率字暫存器為無正負號的，故經由算術右移之邏輯右移係足夠的。此經移位值隨後與DSM誤差信號106「相乘」。然而，不要求實際的乘法，因為：單一位元DSM輸出經分解為簡單的有條件地相加或相減；不論是在硬體還是在軟體中實施，具有誤差更正步幅之DSM誤差信號106的「乘法」效果視DSM誤差信號106而定使誤差更正步幅呈現為正或負(亦即，有條件地改變誤差更正步幅之正負號)，以產生帶正負號誤差更正步幅108。隨後使帶正負號誤差更正步幅108與來自頻率字暫存器102之頻率字相加，以產生用於在相位增量暫存器120中儲存的經調變之相位增量值114。可取決於單一位元DSM串流(零或一)之二進位值，將DSM誤差信號106視為有條件的加上或減去。取決於實施例，可以許多方式(包括經由軟體、標準IC部件(例如位元移位器、離散邏輯部件等)硬連線移位等)實施移位、有條件的正負號修改及相加操作。
來自DSM 104之DSM誤差信號106位元流為一位 元信號，該一位元信號編碼在從參考振盪器產生且與高準確度時基相比之信號的相位中所測量的誤差k e 。在一個實例中，參考振盪信號用於時控振盪器驅動之NCO(未圖示)，該NCE經設置以產生與高準確度時基頻率相同的計時信號。 在一個實例中，高準確度時基可包括GPS信號(例如1Hz之GPS信號)，且可將振盪器驅動之NCO設置為相同頻率，諸如1Hz。參考振盪信號中的任何誤差將導致來自振盪器驅動之NCO之輸出計時信號中的相位或頻率誤差。誤差量測可基 於振盪器驅動之NCO之計時信號與外部時基信號之間的相位比較(例如鎖相回路)。在一個實施例中，相位比較可經設置作為鎖相回路，以過濾出短期變化且擷取長期穩定性。在一個實例中，外部時基信號可包括由原子鐘驅動之GPS信號，而在另一實例中，時基可為IRIG B或高準確度計時參考之其他源。外部時基信號可具有短期抖動或雜訊，但可具有穩定的長期頻率，該長期頻率相對於長期輸出信號致能準確相位誤差量測。
DSM誤差信號106導致在每一時脈週期應用至多位 元頻率字之正或負誤差更正步幅108，進而藉由各時脈週期上之誤差更正步幅108向上或向下移位相位增量(名義上為基於多位元頻率字之步幅)。在DSM誤差信號106中編碼的相位誤差說明+1或-1位元出現的相對數，且因此說明增加或減少之相位增量值之出現的相對數。
仍參看第3圖，NCO 100可進一步包括用於產生所 要形狀之數位波形的PAC 124，PAC 124具有基於相位累積器122輸入信號之頻率及相位。
NCO 100之所要的準確度可用於選擇相位累積器 122之大小。暫存器之大小(寬度)表示為w。若各週期中暫存器增量n，則繞回週期由以下方程式給出：
若f osc 為振盪信號之頻率，亦即在該頻率下暫存器增量(例如用於NCO 100之時脈頻率)，則所得之暫存器繞回頻率f cyc 為：
可設立目標準確度。例如，在一個實例中，所要的 準確度可在每24小時6μs之內，該準確度折算為69.44x10-12的數值精確度。
基於所要的準確度，且假定振盪頻率為例如125 MHz，藉由將f cyc /n設定為所要的準確度可決定寬度：
2 w =1.8×1018
w=60.64
因此，在此實例中，達成所要準確度所需之最小暫存器寬度為61位元。隨後由以下方程式決定達成NCO(具有累積器大小w)之所要的設定頻率f set 的相位增量步幅P step ：
產生參考時脈信號之外部振盪器可從多種可能振盪器中選擇。例如，在至少一些示例性實施例中，外部振盪器可為晶體振盪器(XO)、溫度控制振盪器(TCXO)或恆溫控制晶體振盪器(OCXO)。特定類型之振盪器可進一步包括一系列不同特徵(諸如頻率、功率輸出位準、雜訊位準、相位漂移等)。
在一示例性實施例中，基於振盪器(亦即振盪信號之長期相位漂移)之指定老化漂移可決定預期或預估長期誤差。振盪信號之老化漂移係由特定振盪器之製造商提供的預定值。例如，對於原型OCXO振盪器，可將老化漂移指定為每年±3×10-8，亦即十億分之30(ppb)。相比之下，GPS時 間之準確度為±1×10-13，且並非每年漂移。
通常指定每年的老化漂移。在某些情況下，可能需 要將NCO 100之誤差校正容量基於多年(例如10-20年)的老化漂移。例如，若典型OCXO振盪器具有每年±3×10-8的長期漂移，則可能需要確保NCO之校正範圍能夠高達±6×10-7，以完全補償20年期間的老化漂移(亦即±3×10-8x 20)。使用年限及漂移之近似值可取決於實施及設計考慮變化。
在決定所要的更正範圍e之後，更正範圍可能係關於NCO頻率值，該NCO頻率值如下：f out =f set (1±e)
經更正相位增量值可表示為，
在此方程式中，相位增量步更正表示為P step 乘以k d 之二移位的冪次方，k d 為k e 參數之三角積分調變版。參數k e 為振盪信號與外部時基之間的相位誤差。值得注意的是，相位增量值之更正分解為相加或相減而不是相乘。換言之，在不要求代價較大之乘法操作的情況下可實施補償振盪信號之長期漂移的誤差更正。
為決定誤差更正步幅(P step /2 b )，決定適當數目之位元b，其中相位增量值移位b位元。位元移位b可能係關於所要的更正範圍e。用於發現適當的位元移位b之關係的一個實例設置顯示如下，但本申請案不限制於此實例，且其他方法可用於決定適合於特定實施例之位元移位b。
，其中，b為位元移位。
回憶到，基於晶體之近似漂移誤差及可能發生漂移的年數(在此示例性方案中為20)決定所要的校正範圍e，且獲取值±6×10-7。在此實施例中，使用長期更正範圍之彼估計決定位元移位：
b=20.67
可能需要舍去20個移位位元，以進行補償20年漂移所需之精細調整。因為DSM信號用於誤差更正電路110中，在一些類型之實施中，為避免調變之不穩定性，輸入可以±0.5為界(取決於DSM架構及使用之算法)。若為該情況，則位元移位之大小可減少1至19，以說明相對於標稱±1.0之半量振幅界限。又，注意，預期校正範圍越小(亦即漂移越小)，則用於更正該等小漂移所作出之小的調整所需之位元移位越大。換言之，預期參考時脈信號越準確，用於誤差更正電路110中之更正的誤差信號越小。
應瞭解，實際的位元移位為整數值，而用於實現特定更正範圍之所要b的計算結果為實數。整數位元移位因此導致不同的最大更正範圍，該範圍經指定作為所要更正範圍。以上實例導致如下的最大更正範圍：
該方程式變為0.5/219或9.54x10-7。
換言之，在此實例中，計算用於在相位增量暫存器 中儲存之各週期之調變相位增量為P step (1±9.54x10-7)，其中±算子取決於DSM誤差更正信號。
基於給定輸出設置頻率及振盪頻率之所要準確度的 暫存器寬度w之以上選擇有助於確保頻率字(亦即相位增量P step )足夠大，當移位b個位元時，該頻率字仍導致非零誤差更正信號。應瞭解，若與位元移位b相比相位增量字長不夠大，則為移位運算擷取之字部分可能導致將所有剩餘之移位為零，且因此不會發生更正，或若不同通道使用不同位元則不會產生足夠的更正。
仍參看第3圖，應瞭解，由NCO 100執行之過程在 一或更多個振盪器(例如時脈)週期內發生。例如，在此實例中，帶正負號誤差更正步幅108之加法運算、將調變誤差更正相位增量值114儲存在相位增量暫存器120中及更新相位累積器122之各者由在f osc 頻率下的振盪器時脈信號時控。 在至少一些示例性實施例中，經由NCO 100之傳播延遲為三個時脈週期。
在至少一種意義上，可將具有誤差更正步幅之相位 增量值的調變視為相位抖動，該誤差更正步幅取決於三角積分調變誤差信號k d 而為正或負。
現參看第4圖，第4圖以方塊圖之形式圖示NCO之 示例性方塊圖，在此情況下，將該NCO連同誤差量測電路150用作直接數位合成器(DDS)140。在此實施例中將DSM 104描述為位於DDS 140之外部，但在一些實施例中可將DSM 104描述為DDS 140之一部分。在此實例中，參考振盪器為輸出 頻率f osc 之振盪器時脈信號的壓電晶體振盪器142。
DDS 140包括頻率字暫存器102(標記為Pstep)， 頻率字暫存器102含有二進制形式之相位增量/步幅。DDS 140進一步包括位元移位器112，及基於來自DSM 104之輸入DSM信號k d 之誤差更正步幅108的有條件的加/減。在此示例性圖表中，將調變誤差更正相位增量值114饋送至相位累積器122中，而不將調變誤差更正相位增量值114預儲存於相位增量暫存器120中。將DDS 140之元件時控於振盪器142頻率f osc 下。
誤差量測電路150經設置以對晶體振盪器142之輸 出與外部時基156進行比較。外部時基156可為長期高準確度時間信號(諸如，例如GPS信號，IRIG-B信號)或其他此類計時源。要比較兩種時間源，晶體振盪器之輸出用於形成具有與外部時基156相同之標稱頻率的信號。在一個特定實例中，此可為來自GPS接收器之1Hz信號。其他頻率可用於其他實施例。頻率f osc 之振盪器輸出用於驅動經設置以產生頻率f 1 之信號(在此實施例中為數位信號)的NCO 152，該頻率f osc 意欲與外部時基156之頻率相同。NCO 152之輸出及來自外部時基156之信號經相位比較(諸如經由鎖相回路(PLL)154或類似物)，以偵測振盪器產生信號f 1 與外部時基信號之間的長期相位誤差。此誤差k e (表示為158)反射晶體之實際輸出頻率及該晶體之標稱操作頻率中的長期漂移誤差。隨後將彼誤差k e 輸入至DSM 104，以在頻率f osc 下產生調變之位元流DSM誤差信號k d 。
為達清晰，在第4圖中圖示不同於DDS 140之誤差 量測電路150。然而，在一些實施例中，誤差量測電路150內之NCO 152可使用DDS 140，以在NCO 152內產生正弦信號，而非將彼等元件複製在另一DDS電路中。第6圖以方塊圖之形式圖示示例性實施例，在該實施例中在NCO 152內使用DDS 140。在此實例中，應注意，DDS 140之輸出(f set 或f out )係用於使用例如正弦查找表202或任何類似機構在NCO 152中產生正弦信號。隨後將正弦信號輸入至PLL 154以測量誤差k e 。正弦查找表202經設置以在振盪器之標稱頻率下由振盪器驅動時，在外部時基156之頻率下產生正弦信號。
現參看第5圖，第5圖圖示含有共享共有參考振盪 器142及誤差量測電路150之多個DDS 140(各別標記為140a、140b、……、140n)的示例性系統300。很明顯，同一晶體參考振盪器142用於驅動各DDS 140，可使用與任何其他DDS 140無關之相位增量步幅設置DDS 140之各者，使得各DDS 140可產生一信號，該信號具有與系統300中其他DDS 140之頻率無關的頻率。亦應注意，僅有一個誤差量測電路150必須用於更正系統300中每一DDS 140中的振盪器漂移。 將同一DMS誤差信號k d 輸入至各DDS 140，其中DMS誤差信號k d 用於驅動自彼DDS 140之相位增量值有條件加上/減去誤差更正步幅(基於彼DDS 140之移位相位增量值)。
在另一實施例中，為節省硬體，使用多通道硬體(諸 如用於儲存多種DDS 140之相位增量值的頻率字記憶庫)實施DDS 140。
應瞭解，本文描述之NCO或DDS電路可包括其他 部件，包括：硬體及軟體部件(例如其他類型之位元移位器、加法器、反相器等)、一或更多個微處理器或微控制器(例如以控制NCO或DDS中之整體操作，及以結合位元移位器、加法器、反相器等工作以執行上述之過程)。
應瞭解，上述裝置可部分在硬體及部分在軟體中實 施。在一些實施例中，實施可包括一或更多個現場可程式閘陣列(FPGA)。在一些實施例中，實施可包括一或更多個特定應用積體電路(ASIC)。相位偵測及回路濾波器可為硬體、軟體或以上兩者之組合。特定硬體部件之選擇可基於成本、速度、操作環境等。閱讀本文提供之實施方式的一般技術者將瞭解該等元件之選擇及程式化。
在又一態樣中，本申請案揭示非暫時電腦可讀媒 體，該非暫時電腦可讀媒體上儲存有電腦可執行指令，當由處理器執行時，該等電腦可執行指令設置該處理器以執行上述之任何一或更多個過程。
可對描述之實施例做出某些改編或修改。因此，可將上述之實施例視為說明性的或非限制性的。
102‧‧‧頻率字暫存器
104‧‧‧三角積分調變器
112‧‧‧位元移位器
114‧‧‧調變相位增量值/調變誤差更正相位增量值
122‧‧‧相位累積器
140‧‧‧直接數位合成器
142‧‧‧壓電晶體振盪器/晶體參考振盪器/參考振盪器
150‧‧‧誤差量測電路
152‧‧‧NCO
154‧‧‧鎖相回路
156‧‧‧外部時基
158‧‧‧誤差k e

Claims (19)

  1. 一種用於在一數值控制振盪器中產生一誤差更正計時信號之方法，該數值控制振盪器包括由一振盪信號在一時脈週期時控之一相位累積器，該方法包含以下步驟：在各時脈週期中，藉由以下步驟，基於一儲存之相位增量值產生一經調變之相位增量值：移位該相位增量值一預定位元移位，以形成一誤差更正步幅，基於一三角積分調變誤差信號將一正負號添加至該誤差更正步幅，以產生一帶正負號誤差更正步幅，及將該帶正負號誤差更正步幅添加至該相位增量值，以產生該經調變之相位增量值；以及在各時脈週期中，將該經調變之相位增量值添加至該相位累積器中一輸出值，以形成一經更新的輸出值，隨後該經更新的輸出值保存在該相位累積器中。
  2. 如請求項1所述之方法，其中產生該經調變之相位增量值之步驟不要求乘法。
  3. 如請求項1所述之方法，其中該三角積分調變誤差信號包含一二進制位元流，與一外部時基相比，該二進制位元流脈衝密度調變該振盪信號中之一誤差量測。
  4. 如請求項3所述之方法，其中增加該正負號之步驟包含 以下步驟：取決於該三角積分調變誤差信號之該二進制值使得該誤差更正步幅為正或為負。
  5. 如請求項1所述之方法，該方法進一步包含以下步驟：藉由以下步驟產生該三角積分調變誤差信號：比較該振盪信號與一外部時基，以產生一誤差量測；以及三角積分調變該誤差量測，以產生該三角積分調變誤差信號。
  6. 如請求項5所述之方法，其中比較之步驟包含以下步驟：使用該振盪信號產生與該外部時基相同之頻率的一計時信號，且對該計時信號與一鎖相回路中之該外部時基進行比較。
  7. 如請求項1所述之方法，其中一晶體振盪器產生該振盪信號。
  8. 一種用於更正一數值控制振盪器中一晶體振盪器之長期相位漂移之方法，該數值控制振盪器具有一相位增量值且包括一相位累積器，在一時脈週期藉由來自該晶體振盪器之一振盪信號對該相位累積器進行時控，該方法包含以下步驟：決定與一外部時基相比之振盪信號中的該相位誤差；三角積分調變該相位誤差，以產生一三角積分誤差位元流； 基於該三角積分誤差位元流，在各時脈週期中自該相位增量值有條件地加上或減去一誤差更正步幅，以形成一經調變之相位增量值；以及將該經調變之相位增量值添加至該相位累積器，以產生一誤差更正輸出數位信號。
  9. 如請求項8所述之方法，其中該有條件地加上或減去之步驟不要求乘法。
  10. 如請求項9所述之方法，其中在不要求乘法的情況下實施該方法。
  11. 如請求項8所述之方法，其中有條件地加上或減去之步驟包含以下步驟：設置該誤差更正步幅之一正負號，且將該帶正負號誤差更正步幅添加至該相位增量值。
  12. 如請求項8所述之方法，其中決定該相位誤差之步驟包含以下步驟：使用該振盪信號產生與該外部時基相同之頻率之一計時信號；以及比較該計時信號與一鎖相回路中之該外部時基以決定該相位誤差。
  13. 一種用於基於一參考晶體振盪器產生具有一經選擇頻率 之一誤差更正數位信號之系統，其中該振盪器輸出一振盪頻率之一振盪信號，該系統包含：一記憶體元件，該記憶體元件儲存一相位增量值；一相位累積器，在該振盪頻率下時控該相位累積器；一誤差量測電路，該誤差量測電路決定與一外部時基相比之該振盪信號中的該相位誤差；一三角積分調變器，該三角積分調變器調變該相位誤差，且產生一三角積分誤差位元流；以及一誤差更正電路，該誤差更正電路基於該三角積分誤差位元流，在各時脈週期中有條件地自該相位增量值加上或減去一誤差更正步幅，以形成一經調變之相位增量值，其中，在各時脈週期中將該經調變之相位增量值添加至該相位累積器，以產生該誤差更正數位信號。
  14. 如請求項13所述之系統，該系統進一步包含複數個相位增量值，及相應的相位累積器，及具有相應之誤差更正步幅之相應的誤差更正電路，且其中各誤差更正電路接收該共用三角積分誤差位元流，以自該誤差更正電路之相應的相位增量值有條件地加上或減去該誤差更正電路之相應的誤差更正步幅。
  15. 如請求項14所述之系統，其中該複數個相位增量值之各者及彼等各別相應的相位累積器及相應的誤差更正電路包含獨立的數值控制振盪器，各數值控制振盪器產生該數值控制 振盪器之各別的誤差更正數位信號。
  16. 如請求項15所述之系統，其中在無乘法器的情況下實施該等數值振盪器之各者。
  17. 如請求項13所述之系統，其中該誤差更正電路包括一位元移位器，以移位該相位增量值以產生該誤差更正步幅。
  18. 一種用於基於一參考晶體振盪器產生具有一經選擇頻率之一誤差更正數位信號之數值控制振盪器，其中該振盪器輸出一振盪頻率之一振盪信號，該數值控制振盪器包含：一記憶體元件，該記憶體元件儲存一相位增量值；一誤差更正電路，該誤差更正電路包括：一位元移位器，該位元移位器移位該相位增量值一預定位元移位，以形成一誤差更正步幅，其中基於一三角積分調變誤差信號給定該誤差更正步幅一正負號，以產生一帶正負號誤差更正步幅，及一加法器，該加法器從該相位增量值及該帶正負號誤差更正步幅之和產生一經調變之相位增量值；以及一相位累積器，該相位累積器經時控在該振盪頻率下，以將該經調變之相位增量值添加至一輸出值，以更新及儲存該輸出值，其中該經更新之輸出值為該誤差更正數位信號。
  19. 如請求項18所述之數值控制振盪器，其中該誤差更正電 路含有一三角積分調變器，以接收在該振盪信號與一外部時基之間之一誤差量測，且其中該三角積分誤差信號包含一二進制位元流，該二進制位元流脈衝密度調變該誤差量測。
TW103141033A 2013-11-28 2014-11-26 使用三角積分調變之用於信號錯誤更正之方法及裝置 TW201534057A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CA2013/050912 WO2015077859A1 (en) 2013-11-28 2013-11-28 Methods and devices for error correction of a signal using delta sigma modulation

Publications (1)

Publication Number Publication Date
TW201534057A true TW201534057A (zh) 2015-09-01

Family

ID=53198128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141033A TW201534057A (zh) 2013-11-28 2014-11-26 使用三角積分調變之用於信號錯誤更正之方法及裝置

Country Status (8)

Country Link
US (1) US9520886B2 (zh)
EP (1) EP3075077A4 (zh)
JP (1) JP6110036B2 (zh)
KR (1) KR101767349B1 (zh)
CN (1) CN105594126A (zh)
CA (1) CA2913076C (zh)
TW (1) TW201534057A (zh)
WO (1) WO2015077859A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI702795B (zh) * 2018-02-21 2020-08-21 百慕達商亞德諾半導體環球無限公司 增加數位濾波器電路之資料通量率之方法以及類比數位轉換器電路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9369269B2 (en) 2013-12-03 2016-06-14 Smart Energy Instruments Inc. Communication systems and methods for distributed power system measurement
US10107919B1 (en) * 2016-03-01 2018-10-23 Interstate Electronics Corporation Satellite positioning system receivers with microelectromechanical systems oscillators
US10404244B2 (en) 2017-03-31 2019-09-03 Hewlett Packard Enterprise Development Lp Adjustments of output clocks
US10374675B1 (en) * 2018-03-06 2019-08-06 Raytheon Company Direct digital synthesis based phase shift digital beam forming
US10944412B2 (en) * 2018-05-15 2021-03-09 Perceptia Ip Pty Ltd PLL with phase range extension
US11196430B2 (en) * 2020-02-19 2021-12-07 Honeywell International Inc. High-bandwidth phase lock loop circuit with sideband rejection
CN115037382B (zh) * 2022-06-09 2023-09-19 武汉邮电科学研究院有限公司 一种自适应信道均衡算法的移位运算方法及装置
EP4391385A1 (en) * 2022-12-22 2024-06-26 Rohde & Schwarz GmbH & Co. KG Direct digital synthesizer module, measurement system, and method of operating a direct digital synthesizer module

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060509A (ja) * 2001-08-10 2003-02-28 Teac Corp ディジタル信号のエラー補償装置及び方法
US20050195917A1 (en) * 2004-03-05 2005-09-08 Texas Instruments Incorporated Method and apparatus for crystal drift compensation
US7068110B2 (en) * 2004-06-28 2006-06-27 Silicon Laboratories Inc. Phase error cancellation
US7746972B1 (en) * 2007-03-22 2010-06-29 Cirrus Logic, Inc. Numerically-controlled phase-lock loop with input timing reference-dependent ratio adjustment
CN101615893B (zh) * 2008-06-24 2011-11-09 瑞昱半导体股份有限公司 使用积分三角调变的放大器及调整此放大器的误差的方法
US8242850B2 (en) * 2008-08-28 2012-08-14 Resonance Semiconductor Corporation Direct digital synthesizer for reference frequency generation
US7724097B2 (en) * 2008-08-28 2010-05-25 Resonance Semiconductor Corporation Direct digital synthesizer for reference frequency generation
US7999707B2 (en) * 2008-12-02 2011-08-16 Electronics And Telecommunications Research Institute Apparatus for compensating for error of time-to-digital converter
JP5667596B2 (ja) * 2012-04-12 2015-02-12 旭化成エレクトロニクス株式会社 ダイレクトデジタルシンセサイザ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI702795B (zh) * 2018-02-21 2020-08-21 百慕達商亞德諾半導體環球無限公司 增加數位濾波器電路之資料通量率之方法以及類比數位轉換器電路

Also Published As

Publication number Publication date
JP6110036B2 (ja) 2017-04-05
EP3075077A4 (en) 2017-08-09
US20160164531A1 (en) 2016-06-09
WO2015077859A1 (en) 2015-06-04
CN105594126A (zh) 2016-05-18
KR101767349B1 (ko) 2017-08-10
CA2913076A1 (en) 2015-06-04
CA2913076C (en) 2016-12-20
KR20160023883A (ko) 2016-03-03
EP3075077A1 (en) 2016-10-05
US9520886B2 (en) 2016-12-13
JP2016530797A (ja) 2016-09-29

Similar Documents

Publication Publication Date Title
TW201534057A (zh) 使用三角積分調變之用於信號錯誤更正之方法及裝置
JP5694696B2 (ja) 周波数シンセサイザ装置及び変調周波数変位調整方法
US7940097B2 (en) All digital phase locked loop circuit
CN107425851B (zh) 频率补偿器、电子设备和频率补偿方法
JP6034663B2 (ja) 半導体装置
JP4648380B2 (ja) 分数周波数シンセサイザ
CN106817080B (zh) 电路装置、振荡器、电子设备、移动体及振荡器的制造方法
CN110022153B (zh) 半导体装置和操作半导体装置的方法
JP2017085537A (ja) 回路装置、発振器、電子機器及び移動体
JP6258722B2 (ja) タイムデジタルコンバータ及びこれに用いられるキャリブレーション方法
JP2015068830A (ja) 温度補正機能付きタイミング信号発生器
CN106941351B (zh) 用于随机扩频调制器的双校准环路
JP5914718B2 (ja) 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路
JP6298686B2 (ja) 発振器
EP2818946A1 (en) Low quantization noise time-to-digital conversion
JP6404114B2 (ja) 周波数変調回路及び半導体装置
US7035369B2 (en) Apparatus and method for a programmable clock generator
JP3883411B2 (ja) 発振回路
JP2017005594A (ja) 発振装置
JP6171522B2 (ja) デジタル制御発振器及び出力周波数制御方法
TWI781534B (zh) 組配來使用計算出之第二值提供測量結果值之測量單元
JP5424473B2 (ja) 発振回路
JP2024065331A (ja) クロック生成装置、クロック生成方法、調整装置、調整方法、および調整プログラム
JP2000295040A (ja) ダイレクトディジタルシンセサイザ