JP6034663B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置及びクロック補正方法に関する。

多くの情報機器は、内部に水晶発振子（主として音叉型水晶発振子）を備えている。この音叉型水晶発振子の発振周波数は、たとえば３２．７６８ｋＨｚである。周波数３２．７６８ｋＨｚの周波数は、２^１５分周することにより１Ｈｚの周波数となる。そのため、音叉型水晶発振子を備えた発振回路の出力クロックは、ＲＴＣ（Real Time ClockまたはReal Time Counter）の動作クロックとして用いられる。

ＲＴＣは、その名の通り時刻をカウントする回路である。そのためＲＴＣは、ひとたび動作を開始した後には電源供給が途絶えるまで動作を継続する。このように常時動作を行うため、ＲＴＣには低消費動作が要求される。

ところで、３２．７６８ｋＨｚの周波数を持つ音叉型水晶発振子は、一般的に負の２次曲線の温度特性を持っている。詳細には、この音叉型水晶発振子は、常温（２５度前後）を頂点とした負の二次特性を持つ。そして温度が−４０度及び９０度付近では、−１００ｐｐｍ（parts per million）程度の周波数偏差を持つ。たとえば周波数偏差が−１００ｐｐｍである場合、その誤差は日差８．６４秒に相当し、時計精度として満足できるものでは無い。そのため、高精度（一般的には±１０ｐｐｍ程度）の発振周波数を実現するためには、音叉型水晶発振子を内蔵した発振回路からの出力クロックを補正する必要がある。

特許文献１には、簡便な構成で時刻補正を行うＲＴＣ回路が開示されている。当該ＲＴＣ回路では、基本クロック（例えば３２．７６８ｋＨｚ）を発振する発振器が備えられており、当該基本クロックを分周した分周信号を生成する。これと同時に、発振器の出力する基本クロックの周波数誤差を、基本クロックよりも高速かつ高精度な基準クロックを用いて算出する。そして、当該ＲＴＣ内の補正機能付き発振器は、分周信号をクロックとし、固定値と周波数誤差を加算し、加算値のＭＳＢ（Most Significant Bit, 最上位ビット）を補正クロックとして出力する。補正クロックの生成時に、周波数誤差が累積加算され、当該累算値が上述のＭＳＢに反映された時点でクロックの状態を変化させることにより周波数誤差を補正する。

特許文献２には、低消費電力で時刻補正を行う時刻装置が開示されている。当該時刻装置は、ＧＰＳ受信機の出力する基準１ＰＰＳ信号と、水晶発振器の出力する信号を基に生成した１ＰＰＳ信号と、の時間差（周波数誤差）を水晶発振器が出力するクロック信号を用いて測定し、水晶発振器の誤差の補正を行っている。しかしながら当該時刻装置では、補正対象となる水晶発振器の出力するクロック信号を基に誤差を算出して補正を行っているため、補正精度が悪い。

特開２０００−３１５１２１号公報 特開２００９−２２２４８６号公報

上述したように、高精度（一般的には±１０ｐｐｍ程度）の発振周波数を実現するためには、音叉型水晶発振子を内蔵した発振回路からの出力クロックを補正する必要がある。その一方で、音叉型水晶発振子を用いたＲＴＣには低消費動作が要求される。

発振周波数の補正時に、補正前のクロックがどの程度の周波数誤差を持つかを算出する必要がある。しかし周波数誤差を算出する場合には動作する回路が増加する。これにより消費電流が増大し、電力消費量が増加する。一方、発振周波数の補正に用いる周波数誤差の算出を長時間行わない場合、消費電流の増加を抑えることができるものの、補正精度の悪化を引き起こす。すなわち、補正精度と電力消費量との間にはトレードオフの関係がある。

特許文献１に記載のＲＴＣ回路では、補正間隔（周波数誤差の算出間隔）は一定であることが想定されている（特許文献１段落００３３）。そのため、温度変化が生じた場合に電力消費量の増大または補正精度の悪化のいずれかの問題が生じてしまう。

すなわち、上述の技術では、消費電力量の増加を回避しつつ精度の良くクロック信号を補正することが出来ないという課題があった。

その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態によれば半導体装置は、第１クロックの周波数誤差を用いて補正クロックを生成するとともに、第１クロックの周波数誤差に応じて第１クロックの周波数誤差を再度算出するタイミングを決定する。

前記一実施の形態によれば、必要最小限の電力消費量で精度の高い補正クロックを生成することができる。

実施の形態１にかかるＭＣＵ（半導体装置）１０を搭載した電子機器（電力メータ装置）の構成を示すブロック図である。 実施の形態１にかかるＭＣＵ（半導体装置）１０の構成を示すブロック図である。 実施の形態１にかかるクロック補正回路１００の構成を示すブロック図である。 実施の形態１にかかるフリップフロップ１１４内のレジスタの構成を示す図である。 実施の形態１にかかる基本クロック（ａ）の周波数誤差と、補正値との関係を示す図である。 実施の形態１にかかる動作クロック生成回路１１０内の各回路の出力信号を示すタイミングチャートである。 実施の形態１にかかる動作クロック補正回路１１５の動作を示すタイミングチャートである。 実施の形態１にかかる周波数誤差算出回路１５０の構成を示すブロック図である。 実施の形態１にかかるカウント値（ｊ）と基本クロック（ａ）の周波数誤差との関係を示す表である。 実施の形態１にかかるＯＮ／ＯＦＦ制御回路１６０の構成を示すブロック図である。 実施の形態１にかかる期待値記憶回路１６０１が保持するデータを示す図である。 実施の形態１にかかる制御信号生成回路１６０３が保持するデータを示す図である。 音叉型水晶発振子の温度特性を示すグラフである。 実施の形態１にかかる基準発振器２２０の構成例を示すブロック図である。 実施の形態１にかかる基準発振器２２０の構成例を示すブロック図である。 実施の形態１にかかるＭＣＵ１０及び基準発振器２２０の合計消費電流の遷移を示す図である。 実施の形態２にかかるＯＮ／ＯＦＦ制御回路１６０の構成を示すブロック図である。 実施の形態２にかかるビット値（ｌ）、及びＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルになる間隔の一例を示す図である。 実施の形態３にかかるＯＮ／ＯＦＦ制御回路１６０の構成を示すブロック図である。 実施の形態４にかかるＯＮ／ＯＦＦ制御回路１６０の構成を示すブロック図である。 実施の形態５にかかるＯＮ／ＯＦＦ制御回路１６０の構成を示すブロック図である。 実施の形態６にかかるＯＮ／ＯＦＦ制御回路１６０の構成を示すブロック図である。 実施の形態６にかかる期待値記憶回路１６０１が保持するデータを示す図である。 実施の形態６にかかる前誤差記憶回路１６０４が記憶する値とカウント値（ｊ）との関係を規定するデータである。 実施の形態６にかかる制御信号生成回路１６０３が保持するデータを示す図である。 他の実施形態にかかるＭＣＵ（半導体装置）１０の構成を示すブロック図である。 他の実施形態にかかるＭＣＵ（半導体装置）１０の構成を示すブロック図である。 他の実施形態にかかるＭＣＵ（半導体装置）１０の構成を示すブロック図である。

＜実施の形態１＞
以下、適宜図面を参照して、本実施の形態にかかるＭＣＵ（半導体装置）について説明する。なお、各図において、同一符号を付した処理部は原則として同一の処理部であるものとし、適宜説明を省略する。

図１は、本実施の形態にかかるＭＣＵ（半導体装置）を搭載した電子機器の一例である電力メータ装置１の構成を示すブロック図である。

＜電力メータ装置１の構成＞
電力メータ装置１は、ＭＣＵ（Micro Control Unit）１０と、測定対象ユニット２０と、測定用ＬＳＩ（Large Scale Integration）３０と、ＬＣＤ（Liquid Crystal Display）パネル４０と、ＥＥＰＲＯＭ５０と、各種外部インターフェイス（Ｃａｒｄ ＩＣ５１、ＩｒＤＡ ＩＣ５４、ＲＳ４８５ ＩＣ５５、ＰＬＣ ｍｏｄｅｍ５６）と、を有する。なお、外部インターフェイスであるＣａｒｄ ＩＣ５１は、各種のカード型デバイス（ＩＣ Ｃａｒｄ５２、ＥＳＡＭ５３）と接続可能である。

測定対象ユニット２０は、内部にシャント抵抗及びＣＴ（カレントトランス）等の電流検出センサを備える。測定用ＬＳＩ３０は、測定対象ユニット２０内における消費電力量を測定し、測定結果をＭＣＵ１０に通知する。ＬＣＤパネル４０は、ＭＣＵ１０が算出した電力料金等を表示する。

外部インターフェイス（Ｃａｒｄ ＩＣ５１、ＩｒＤＡ ＩＣ５４、ＲＳ４８５ ＩＣ５５、ＰＬＣ ｍｏｄｅｍ５６）は、ＭＣＵ１０内のＵＡＲＴ（Universal Asynchronous Receiver Transmitter）３２１〜３２４と接続可能に構成され、各種の情報の入出力を行う。ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）５０は、ＭＣＵ１０内のＩＩＣ３２５と接続する記憶装置である。ＥＥＰＲＯＭ５０は、内部に課金情報を記憶している。

ここで課金情報とは、電力量と各時間帯における課金額との関係を示す情報である。例えば、課金情報は、お昼の時間帯（６時〜２０時）の１ｋＷ当たりの課金額、夜の時間帯（２０時〜３０時）の１ｋＷ当たりの課金額、等をテーブル形式で示す情報である。

ＭＣＵ１０は、上述の課金情報と、測定用ＬＳＩ２０が算出した電力量から課金額を算出する処理等を行う。ＭＣＵ１０は、クロック補正回路１００と、ＣＰＵ（Central Processing Unit）３００と、メモリ３１０と、ＵＡＲＴ３２０〜３２４と、ＩＩＣ３２５と、を有する。

クロック補正回路１００は、本例ではいわゆるＲＴＣ（Real Time Clock）として動作する回路であり、ＭＣＵ１０の外部端子１７０と接続する。電力メータ装置１の管理者は、動作確認時（テスト時）に当該外部端子１７０から出力されるクロック信号の周波数を計測し、所望の分解能を満たしているか否かをテストする。また、クロック補正回路１００は、計時した時刻情報をＣＰＵ３００等に適宜供給する。クロック補正回路１００の内部構成及び動作の詳細は、図３等を参照して後述する。

ＣＰＵ３００は、ＭＣＵ１０内部の各種の制御を行う中央演算装置である。ＣＰＵ３００は、ＥＥＰＲＯＭ５０から読み出した課金情報と、クロック補正回路１００から供給される時刻情報と、測定用ＬＳＩ２０から供給される使用電力量の情報と、を基に課金額を算出する。ＣＰＵ３００は、算出した課金額を適宜外部装置（例えばプリンタ装置）やＬＣＤパネル４０に出力する。

メモリ３１０は、例えばＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）であり、各種の情報を記憶する。上述の説明では、ＥＥＰＲＯＭ５０が課金情報を記憶するものとして説明したが、メモリ３１０が課金情報を記憶しても良い。ＵＡＲＴ３２０〜３２４は、測定用ＬＳＩ３０や外部インターフェイス（Ｃａｒｄ ＩＣ５１等）と接続し、各種情報の入出力を制御する。

なお、図１には図示しないもののＭＣＵ１０は、温度センサ、Ａ／Ｄ変換器、時計発振器等を備える。詳細は、図２等を参照して後述する。

図示するように、ＭＣＵ１０は、クロック補正回路１００と接続する外部端子１７０を有する。詳細は後述するが、出力選択レジスタ１４０の設定値には、出力するクロック信号の種別（動作クロック（ｆ）、補正なしの基本クロック（ａ））が設定されている。後述するセレクタ１３０は、出力選択レジスタ１４０の設定値に応じて出力クロック信号を選択し、選択したクロック信号を外部端子１７０から出力する。なお、動作クロックとは後述するＭＣＵ１０内部で周波数誤差が補正されたクロックであり、精度が高いものの生成するためには消費電力が大きくなる。

＜クロック補正回路１００及びその周辺回路の構成＞
図２を参照して、クロック補正回路１００の概略的な構成について説明する。クロック補正回路１００は、動作クロック生成回路１１０（補正クロック生成回路）、時計カウンタ１２０、セレクタ１３０、出力選択レジスタ１４０、周波数誤差算出回路１５０（周波数誤差算出部）、及びＯＮ／ＯＦＦ制御回路１６０（制御回路）を備える。セレクタ１３０は、外部端子１７０と接続する。

クロック補正回路１００内の動作クロック生成回路１１０には、時計発振器２１０から基本クロック（第１クロック）が供給される。時計発振器２１０は、基本クロック（ａ）を生成する発振器である。以下の説明では基本クロック（ａ）の周波数は、３２．７６８ｋＨｚとする。なお、時計発振器２１０が生成する基本クロック（ａ）は、電力メータ装置１では許容できない程度の周波数誤差を持つ場合が多い。時計発振器２１０は、生成した基本クロック（ａ）を動作クロック生成回路１１０に供給する。

基準発振器２２０は、１〜２０ＭＨｚ程度の高速なクロック信号（以下の説明では基準クロック（ｇ）または第２クロックと呼称する。）を生成する発振回路である。当該基準発振器２２０には、後述するＯＮ／ＯＦＦ制御回路１６０から２値のＯＮ／ＯＦＦ制御信号（ｈ）が入力される。基準発振器２２０は、ハイレベル（ＯＮを示す値）のＯＮ／ＯＦＦ制御信号（ｈ）が入力された場合にのみ基準クロック信号（ｇ）を周波数誤差算出回路１５０に出力する。基準発振器２２０の構成例は、図１３及び図１４を参照して後述する。

動作クロック生成回路１１０は、図示しないレジスタ（記憶部）から固定値（図５を参照して後述する）を読み出す。動作クロック生成回路１１０は、入力されるカウント値（ｊ）及び固定値に応じて基本クロック（ａ）の周波数誤差を補正した動作クロック（ｆ）を出力する。カウント値（ｊ）とは、基本クロック（ａ）の周波数誤差に換算可能な値である。以下の説明では、動作クロック（ｆ）は基本クロック（ａ）（３２．７６８ｋＨｚ）を基に、基本クロック（ａ）の周波数誤差を補正した１Ｈｚのクロック信号とする。本実施の形態では、周波数誤差算出回路１５０が基本クロック（ａ）の周波数誤差（ｐｐｍ）に換算可能なカウント値（ｊ）を算出する。動作クロック生成回路１１０は、動作クロック（ｆ）を時計カウンタ１２０及びセレクタ１３０に供給する。動作クロック生成回路１１０の詳細構成は、図３〜図７を参照して後述する。

時計カウンタ１２０は、動作クロック生成回路１１０から出力される動作クロック（ｆ）をカウントアップすることにより、実社会での時刻を測定するカウンタである。時計カウンタ１３０は、例えば内部に６０秒、６０分、２４時間をそれぞれカウントするカウンタ（図示せず）を有する。時計カウンタ１３０は、計時した時刻情報（秒、分、時）をＣＰＵ３００等に適宜供給する。

セレクタ１３０は、出力選択レジスタ１４０内に記憶された値に応じて、動作クロック（ｆ）または基本クロック（ａ）を選択して外部端子１６０に供給する。出力選択レジスタ１４０の値は、電力メータ装置１のユーザ（例えば電力メータ装置１の管理者）が任意のタイミングで書き換えることができる。

周波数誤差算出回路１５０には、ＯＮ／ＯＦＦ制御回路１６０からＯＮ／ＯＦＦ制御信号（ｈ）が入力される。周波数誤差算出回路１５０は、ＯＮ／ＯＦＦ制御信号（ｈ）がハイレベル（ＯＮを示す値）の場合、基準発振器２２０が出力する基準クロック（ｇ）を用いて、基本クロック（ａ）の周波数誤差（カウント値（ｊ））を算出する。すなわち周波数誤差算出回路１５０は、ＯＮ／ＯＦＦ制御信号（ｈ）が指示するタイミングで基本クロック（ａ）の周波数誤差（カウント値（ｊ））を算出する。周波数誤差算出回路１５０は、算出した基本クロック（ａ）の周波数誤差（カウント値（ｊ））を動作クロック生成回路１１０及びＯＮ／ＯＦＦ制御回路１６０に供給する。周波数誤差算出回路１５０の詳細は、図８を参照して後述する。

ＯＮ／ＯＦＦ制御回路１６０は、周波数誤差算出回路１５０から入力された周波数誤差（カウント値（ｊ））を基にＯＮ／ＯＦＦ制御信号（ｈ）を生成する。ＯＮ／ＯＦＦ制御信号（ｈ）とは、前述のように基準発振器２２０及び周波数誤差算出回路１５０を動作状態にするか否かを指示する２値信号である。本例では、ＯＮ／ＯＦＦ制御信号がハイレベルの場合、動作を指示する値であるものとする。ＯＮ／ＯＦＦ制御回路１６０は、カウント値（ｊ）の大きさに応じてＯＮ／ＯＦＦ制御信号（ｈ）が次にハイレベルとなるまでの間隔を調整する。ＯＮ／ＯＦＦ制御回路１６０の詳細な構成は、図１０を参照して後述する。

＜動作クロック生成回路１１０の構成及び動作について＞
続いて、動作クロック生成回路１１０の構成を図３を参照して説明する。動作クロック生成回路１１０は、補正間隔生成回路１１１と、セレクタ１１２と、加算器１１３と、ＦＦ（フリップフロップ）１１４と、動作クロック補正回路１１５とを有する。動作クロック生成回路１１０は、周波数誤差算出回路１５０が算出した周波数誤差（カウント値（ｊ））を基に、周波数誤差を補正した補正クロックを生成する。

補正生成回路１１１は、基本クロック（ａ）を基に一定タイミングを通知する補正間隔信号（ｂ）、例えば１Ｈｚのワンショットパルス（３２７６８クロック中３２７６７クロックの期間はロウレベルであり、１クロックだけハイレベルとなる信号）を生成する。補正間隔生成回路１１１は、内部に分周器（２の１５乗）を搭載し、上述の補正間隔信号（ｂ）を生成してセレクタ１１２及び動作クロック補正回路１１５に供給する。なお補正間隔生成回路１１１は、一定のタイミングを通知できる信号を生成できる構成であればよいため、補正間隔信号（ｂ）の周波数は１Ｈｚに限定されない。以下の説明では、補正間隔信号（ｂ）の周波数は１Ｈｚ（ワンショットパルス）とする。

セレクタ１１２は、補正間隔信号（ｂ）がハイレベルの場合に補正値を加算器１１３に供給し、ロウレベルの場合に固定値Ｂを加算器１１３に供給する。基本クロック（ａ）に周波数誤差が無い場合、補正値と固定値Ｂは同一値となる。補正値及び固定値Ｂの設定方法は、フリップフロップ１１４の動作と共に後述する。

加算器１１３は、セレクタ１１２の出力値（ｃ）とフリップフロップ１１４の出力値（レジスタ値（ｄ））を加算し、加算結果をフリップフロップ１１４のデータ端子に供給する。

フリップフロップ１１４は、基本クロック（ａ）をクロック端子の入力として動作する。フリップフロップ１１４は、ｎビットのレジスタを有する。なお以下の説明では、フリップフロップ１１４の保持するレジスタの値をレジスタ値（ｄ）と記載する。基本クロック（ａ）は３２．７６８ｋＨｚであるため、フリップフロップ１１４は、１秒間にフリップフロップ１１４のレジスタ値（ｄ）とセレクタ１１２の出力値（ｃ）との加算値を３２７６８回だけレジスタ値（ｄ）に取り込む。そしてフリップフロップ１１４は、レジスタ値（ｄ）を動作クロック補正回路１１５に供給する。詳細にはフリップフロップ１１４は、レジスタ値（ｄ）の上位２ビット目の切り替わりタイミングで値が変化する動作クロック（ｅ）を動作クロック補正回路１１５に供給する。

図４は、フリップフロップ１１４内のレジスタの構成を示す図である。当該レジスタは、１秒間に３２７６８回値が書き換えられる。フリップフロップ１１４の最上位ビットは、ビット値の正負を示すビットである。上位第２ビット（所定ビット）の値は、動作クロック補正回路１１５に供給されるクロック信号の状態を示す値となる。当該クロック信号が動作クロック（後述する動作クロック補正回路１１５による補正前の動作クロック（ｅ））となる。基本クロック（ａ）に周波数誤差が無い場合には、補正値と固定値Ｂは同一値となり、レジスタ内の値は３２７６８回（２の１５乗）インクリメントされる。そのため、当該レジスタは１６ビット（正負を示す１ビット ＋ １５ビット（２の１５乗））以上のビット幅を持つ必要がある。図４は、２１ビットのビット幅を持つレジスタを示している。

固定値Ｂは、自身を３２７６８回加算した場合にレジスタ値（ｄ）の上位２ビット目が変化する値に設定する。すなわち固定値Ｂは、動作クロック（ｅ）の要求周波数に応じて値が定まる。図４においては、下位６ビット目（上位１６（１＋１５）ビット目）に１が設定された値が固定値Ｂの値となる。

仮にレジスタのデータ幅を上述の１６ビットとした場合、補正値によって調整可能な周波数誤差の最小単位（補正分解能）は、３０．５ｐｐｍ（１／２^１５）となる。補正分解能を小さくしたい場合、レジスタを固定値Ｂにより書き換わるビットよりも下位側に拡張すればよい。下位側に拡張するビット幅が大きいほど補正値により表現する周波数誤差を細かくすることができるため、補正分解能を小さくすることができる。拡張幅をｍビットとする場合、補正分解能は、（１／２^１５＋ｍ）となる。ｍ＝５とした場合、補正分解能は０．９５ｐｐｍ（１／２^１５＋５）となり、電力メーカ市場のニーズである１ｐｐｍを満たす。以下の説明では、ｍ＝５とする。すなわち、レジスタ値（ｄ）のデータ幅は２１ビットとする。なお固定値Ｂは、１６進数表記で００００２０Ｈとなる。

続いて、基本クロック（ａ）の周波数誤差から補正値を算出する方法について説明する。カウント値（ｊ）は、ｐｐｍ形式に換算可能であるため（詳細は後述する）、ｐｐｍ形式に換算した後の補正値の算出方法を説明する。レジスタ値（ｄ）のデータ幅は２１ビット（正負を示す１ビット＋２０ビット）であるため、レジスタ値（ｄ）のＬＳＢ（最下位ビット）は、０．９５ｐｐｍ（１／２^２０）と対応する。例えば、周波数誤差０．９５ｐｐｍは０００００１Ｈ（１６進数）と対応し、周波数誤差−０．９５ｐｐｍは２の補数形式を用いて１ＦＦＦＦＦＨ（１６進数）と対応する。なお、後述するが周波数誤差算出回路１５０は、カウント値（ｊ）の形式で周波数誤差を動作クロック生成回路１１０に入力する。動作クロック生成回路１１０は、カウント値（ｊ）を周波数誤差（ｐｐｍ）に換算し、その後に周波数誤差を補正値に換算する。なお、換算処理を行う処理部は図示しないものの動作クロック生成回路１１０内にあるものとする。

補正値は、補正間隔信号（ｂ）がハイレベルとなった場合に加算される。換言すると、補正間隔信号（ｂ）がハイレベルとなった場合に、固定値Ｂは加算されない。そのため補正値は、基本クロック（ａ）の周波数誤差をレジスタ値（ｄ）に対応する値（誤差値）に変換した値と、固定値Ｂと、の加算により算出する。詳細には、レジスタ値（ｄ）のデータ幅が２１ビットである場合の補正値は、以下の［数１］に示す式を用いて算出する。なお、［数１］における"１０^６"は、ｐｐｍが１００万分率であることに起因する。例えば、周波数誤差が０．９５ｐｐｍの場合の補正値は、００００２１Ｈ（１６進数）となる。周波数誤差が−０．９５ｐｐｍの場合の補正値は、００００１ＦＨ（１６進数）となる。レジスタ値（ｄ）のデータ幅が２１ビットである場合の基本クロック（ａ）の周波数誤差と、補正値との関係を図５に示す。補正値は固定値Ｂと誤差値の加算により算出するため、加算器１１３は１秒間に３２７６８回固定値Ｂを累積加算し、１回だけ誤差値を累積加算結果に反映（加算または減算）する処理と同一の処理をしている。

図６は、動作クロック生成回路１１０内の各回路の出力信号を示すタイミングチャートである。なお説明の明確化のため、図６における補正値は、常に００００２１Ｈであるものとする。

基本クロック（ａ）は、１秒間に３２７６８回の値の切り替わりが生じる。補正間隔信号（ｂ）は、３２７６８回に１回の割合で基本クロック（ａ）の１周期分だけハイレベルとなる（タイミングＴ１２）。セレクタの選択値（ｃ）は、補正間隔信号（ｂ）がハイレベルの間（タイミングＴ１２）だけ補正値００００２１Ｈとなり、その他のタイミングでは固定値Ｂとして００００２０Ｈとなる。

レジスタ値（ｄ）は、セレクタの選択値（ｃ）を累積加算し、レジスタ内の上位２ビット目の値が切り替わったタイミング（タイミングＴ１１）で動作クロック（ｅ）の値を変化させる。なお図６では１６進数表記でレジスタ値（ｄ）を記載しているため、レジスタ値（ｄ）が０７ｘｘｘｘＨ（ｘは任意）から０８ｘｘｘｘＨ（ｘは任意）になる際に動作クロック（ｅ）がハイレベルに切り替わり、０ＦｘｘｘｘＨ（ｘは任意）から０ｘ００００Ｈ（ｘは任意）になる際にロウレベルに切り替わる。

続いて、図３及び図７を参照して動作クロック補正回路１１５の動作について説明する。図７は、動作クロック補正回路１１５の動作を示すタイミングチャートである。

上述のように補正値は、正の数にすることも負の数にすることも可能である。これにより、基本クロック（ａ）が正の周波数誤差を持つ場合であっても負の周波数誤差を持つ場合であっても対応が可能となる（基本クロック（ａ）が所望の周波数よりも速い場合であっても遅い場合であっても対応が可能となる）。ここで加算器１１３が負の値を加算する場合、図７の補正間隔信号（ｂ）がハイレベルとなるタイミング（タイミングＴ２１、Ｔ２２）にレジスタ値（ｄ）の上位２ビット目（すなわち動作クロック（ｅ））が変化してしまう場合がある。当該動作は、動作クロック（ｅ）の周波数を不要に増加させる意図しないものである。

動作クロック補正回路１１５は、当該変化を抑止する回路である。図３に示すように、動作クロック補正回路１１５には、動作クロック（ｅ）と、補正間隔信号（ｂ）と、が入力される。

動作クロック補正回路１１５は、タイミングＴ２０〜Ｔ２８において動作クロック（ｅ）の値の変化を検出する。動作クロック補正回路１１５は、この検出から所定時間以内に補正間隔信号（ｂ）がハイレベルのタイミングで動作クロック（ｅ）の値の再度の変化を検出する。ここで所定時間とは、例えば補正可能最小値が−１００ｐｐｍであった場合、動作クロック（ｅ）の４クロック（１００ｐｐｍ／３０．５ｐｐｍの切り上げ値）の間であり、動作クロック（ｅ）の値の変化後に再度変化を行っては不適切となる期間である。動作クロック補正回路１１５は、例えばＴ２８から所定時間内のＴ２９における動作クロック（ｅ）の再度の値の変化を検出する。この再度の値の変化を検出した場合、動作クロック補正回路１１５は、動作クロック（ｅ）の値の再度の変化（Ｔ２９）を無視した動作クロック（ｆ）を生成する。これにより、動作クロック（ｅ）の周波数の意図しない増加を防いだ動作クロック（ｆ）を生成することができる。

動作クロック補正回路１１５は、補正間隔信号（ｂ）のエッジを検出し、所定時間をカウントして動作クロック（ｅ）のエッジタイミングを補正する回路であればよく、既存の任意のデジタル回路を組み合わせることにより構成すればよい。動作クロック１１５は、生成した動作クロック（ｆ）を時計カウンタ１２０及びセレクタ１３０に供給する。

＜周波数誤差算出回路１５０の構成＞
図８は、周波数誤差算出回路１５０の構成を示すブロック図である。周波数誤差算出回路１５０は、ＡＮＤ回路１５１（第１ＡＮＤ回路）、ＡＮＤ回路１５２（第２ＡＮＤ回路）、分周回路１５３、カウント制御回路１５４、及びカウンタ１５５を備える。

ＡＮＤ回路１５１には、ＯＮ／ＯＦＦ制御信号（ｈ）及び基本クロック（ａ）が入力される。ＡＮＤ回路１５１は、両入力信号の論理積値を分周回路１５３に入力する。換言するとＡＮＤ回路１５１は、ＯＮ／ＯＦＦ制御信号（ｈ）によって基本クロック（ａ）をマスクしている。

ＡＮＤ回路１５２には、ＯＮ／ＯＦＦ制御信号（ｈ）及び基準クロック（ｇ）が入力される。ＡＮＤ回路１５２は、両入力信号の論理積値をカウンタ１５５に入力する。換言するとＡＮＤ回路１５２は、ＯＮ／ＯＦＦ制御信号（ｈ）によって基準クロック（ｇ）をマスクしている。

分周回路１５３は、入力された基本クロック（ａ）を分周した分周信号（ｉ）を生成してカウンタ１５５に入力する。分周回路１５３は、３２．７６８ｋＨｚの基本クロック（ａ）を例えば１〜１２８Ｈｚ程度の周波数の分周信号を生成する。以下の説明では、分周信号（ｉ）は１Ｈｚであるものとし、基準クロック（ｇ）は２０ＭＨｚであるものとする。

カウント制御回路１５４は、ハイレベルのＯＮ／ＯＦＦ制御信号（ｈ）が入力された場合に、カウンタ１５５のカウント処理を許可する許可信号を出力する。カウンタ１５５は、分周信号（ｉ）を動作トリガとし、基準クロック（ｇ）を動作クロックとしてカウント処理を行う。詳細には、カウンタ１５５は、分周信号（ｉ）のエッジ立ち上り（又はエッジ立下り）から次のエッジ立ち上り（またはエッジ立下り）までの間の基準クロック（ｇ）の入力回数をカウントする。なおカウンタ１５５は、分周信号（ｉ）の複数周期における基準クロック（ｇ）の入力カウント数をカウントし、当該カウント数の平均を算出しても良い。カウンタ１５５は、カウント処理により算出したカウント値（ｊ）を動作クロック生成回路１１０及びＯＮ／ＯＦＦ制御回路１６０に入力する。

図９は、カウント値（ｊ）と基本クロック（ａ）の周波数誤差との関係を示す表である。上述のように基準クロック（ｇ）は２０ＭＨｚであり、分周信号（ｉ）は１Ｈｚである。そのためカウント値（ｊ）が２０００００００である場合に周波数誤差が０ｐｐｍであり、２０００００００からのずれが大きくなるに従い周波数誤差が大きくなる。動作クロック生成回路１１０は、この対応関係を用いてカウント数（ｊ）を基本クロック（ａ）に換算する。このようにカウント数（ｊ）は、基本クロック（ａ）の周波数誤差を示す値と同視できる。

＜ＯＮ／ＯＦＦ制御回路１６０の構成＞
図１０は、ＯＮ／ＯＦＦ制御回路１６０の構成を示すブロック図である。ＯＮ／ＯＦＦ制御回路１６０は、期待値記憶回路１６０１、比較回路１６０２（第１比較回路）、及び制御信号生成回路１６０３を備える。

期待値記憶回路１６０１は、カウント値（ｊ）と比較回路１６０２の出力値（ビット値（ｋ））との関係を保持する回路である。ここでカウント値（ｊ）の出力されるべき期待値は２０００００００である。期待値記憶回路１６０１は、この期待値とのずれと、当該ずれに対応する出力値（ＯＮ／ＯＦＦ制御信号（ｈ）が遷移するタイミングに換算される値）と、の関係（以下、期待値情報とも記載する。）を保持する。図１１は、期待値記憶回路１６０１が保持するデータ例を示す図である。なお、図１１には、説明の便宜のためカウント値（ｊ）に対応する基本クロック（ａ）の周波数偏差（ｐｐｍ）も併せて表示している。

比較回路１６０２には、周波数誤差算出回路１５０が出力したカウント値（ｊ）が入力される。比較回路１６０２は、期待値記憶回路１６０１から期待値情報（図１１）を読み出し、当該期待値情報（図１１）とカウント値（ｊ）を基にビット値（ｋ）を制御信号生成回路１６０３に出力する。例えばカウント値（ｊ）が２００００４００であった場合、比較回路１６０２はビット値（ｋ）として０１１を制御信号生成回路１６０３に出力する。

制御信号生成回路１６０３は、ビット値（ｋ）に応じてＯＮ／ＯＦＦ制御信号（ｈ）をハイレベル（すなわちＯＮ）に遷移させるタイミングを調整する。制御信号生成回路１６０３は、内部に例えば図１２に示すデータを保持し、ビット値（ｋ）に応じてＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルになるタイミングを制御する。例えばビット値（ｋ）が０１０である場合、制御信号生成回路１６０３はＯＮ／ＯＦＦ制御信号（ｈ）を前のハイレベルのタイミングから１０秒後にハイレベルに遷移させて出力する。

図１２に示すように、基準クロック（ａ）の周波数誤差が小さくなる（周波数誤差がマイナスの値である場合には絶対値が大きくなる）ほどＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルに遷移するまでの間隔を短くする。この理由を図１３を参照して説明する。

図１３は、３２．７６８ｋＨｚの周波数を持つ音叉型水晶発振子の温度特性を示すグラフである。当該グラフでは、常温が約２５度であるものとして記載している。温度が−４０度または９０度の付近において、周波数誤差は約−１００ｐｐｍとなる。そして、常温である２５度付近において、周波数誤差は約０ｐｐｍとなる。図示するように、常温付近（周波数誤差が約０ｐｐｍ）では温度変化に伴う周波数誤差の変化量が小さく、常温との温度差が大きくなる（周波数誤差が０ｐｐｍから離れる）につれて温度変化に伴う周波数誤差の変化量が大きくなる。例えば、周波数誤差が約０ｐｐｍである＋２５度付近では、温度変化に応じた周波数誤差の変化量が小さい。一方、＋９０度付近では、温度変化に応じた周波数誤差の変化量が大きい。

そこで制御信号生成回路１６０３は、常温と近い（すなわち周波数誤差が小さい）場合には多少の温度変化が生じても周波数誤差が変化しないものとして、ＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルになるまでの間隔を長くする。一方、常温から離れた（すなわち周波数誤差が大きい）場合には、少しの温度変化に応じて周波数誤差が大きく変化するものとして、ＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルになるまでの間隔を短くし、周波数誤差の値を頻繁に更新する。

なお温度特性は負の２次関数であるため、周波数誤差がプラス方向に大きい場合（たとえば＋５ｐｐｍ、図１３中の点線で示す場合）では、温度変化に対する周波数誤差の変化量が小さい。そのため、図１１及び図１２に示すようにＯＮ／ＯＦＦ制御信号（ｈ）をハイレベルに遷移するまでの間隔を大きくしてもよい。

＜基準発振器２２０の構成＞
基準発振器２２０は、ＭＣＵ１０内外に渡って構成され、外部端子２２１および外部端子２２２を介して外部回路と接続する。図を参照して基準発振器２２０の構成例を説明する。図１４は、基準発振器２２０の第１の構成例を示すブロック図である。

基準発振器２２０は、ＭＣＵ１０外部にアナログスイッチ２２０１、及びＴＣＸＯ２２０２を有する。アナログスイッチ２２０１及びＴＣＸＯ（temperature compensated crystal oscillator）２２０２は、それぞれ外部端子２２１及び２２２を介してＭＣＵ１０と接続する。

アナログスイッチ２２０１の一端には電源電圧ＶＤＤが供給され、他端はＴＣＸＯ２２０２と接続する。アナログスイッチ２２０１は、ＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルの場合にのみ閉状態となる。ＴＣＸＯ２２０２は、アナログスイッチ２２０１の他端と接続するとともに、ＧＮＤと接続する。ＴＣＸＯ２２０２は、ＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルの場合にのみアナログスイッチ２２０１を介して電源電圧ＶＤＤが供給され、電源電圧ＶＤＤの供給時に端子２２２を介して基準クロック（ｇ）を周波数誤差算出回路１５０に供給する。

図１５は、基準発振器２２０の第２の構成例を示すブロック図である。基準発振器２２０は、ＭＣＵ１０外部に水晶発振子２２０３、コンデンサ２２０４、コンデンサ２２０５を備え、ＭＣＵ１０内部に抵抗２２０６、抵抗２２０７、アナログスイッチ２２０８、及びインバータ２２０９を備える。各素子の接続関係は、図１５に示す通りである。アナログスイッチ２２０８にはＯＮ／ＯＦＦ制御信号（ｈ）が供給される。アナログスイッチ２２０８は、ＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルの場合にのみ閉状態となる。これにより、基準クロック（ｇ）は、ＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルの場合にのみ生成される。

続いて本実施の形態にかかるＭＣＵ１０（半導体装置）の効果について図１６を参照しつつ説明する。図１６は、本実施の形態にかかるＭＣＵ１０及び基準発振器２２０の合計消費電流の遷移を示す概念図である。上述したようにＯＮ／ＯＦＦ制御回路１６０は、周波数誤差算出回路１５０が算出した基本クロック（ａ）の周波数誤差と期待値記憶回路１６０１が保持する期待値情報に基づいて、ＯＮ／ＯＦＦ制御信号（ｈ）を生成する。換言するとＯＮ／ＯＦＦ制御回路１６０は、基本クロック（ａ）の周波数誤差の大きさに応じてＯＮ／ＯＦＦ制御信号（ｈ）がハイレベル（周波数誤差算出回路１５０及び基準発振器２２０を動作状態とする値）に遷移するタイミングを可変にしている。

図１６では、タイミングｔ３１〜ｔ３２までの時間と、タイミングｔ３３〜ｔ３４までの時間が異なっている。図１６に示すように周波数誤差算出回路１５０及び基準発振器２２０を動作させた場合、１．５ｍＡ程度の電流消費が生じる。一方、周波数誤差算出回路１５０及び基準発振器２２０を動作させない場合、０．５ｕＡ程度の電流消費のみが生じる。本実施の形態にかかるＭＣＵ１０は、周波数誤差が大きい場合には周波数誤差算出回路１５０及び基準発振器２２０が動作させるまでの時間を長くする。これにより、装置全体としての電流消費量を削減することができる。また周波数誤差が小さい場合、周波数誤差算出回路１５０及び基準発振器２２０が動作させるまでの時間を短くする。これにより、動作クロック生成回路１１０に供給されるカウント値（ｊ）が頻繁に更新され、温度変化に追従した周波数誤差の値を用いて補正を行うことができる。これにより動作クロック生成回路１１０が生成する動作クロック（ｆ）の精度を向上させることができる。すなわち、本実施の形態にかかるＭＣＵ１０では、必要最小限の電流消費量で精度の高い補正クロック（ｆ）を生成することができる。

なお、特許文献２にかかる時刻装置の内容とその問題点について改めて説明する。当該時刻装置内では、補正対象となる電圧制御型水晶発振器の出力クロック信号を基に、ＧＰＳ受信機の出力１ＰＰＳ信号と、電圧制御水晶発振器の出力を基にしたリアルタイムクロックの出力する１ＰＰＳ信号と、の差分（以下、第１の差分とも記載する。）を算出する。そして当該時刻装置では、この第１の差分と、前回算出した第１の差分と、の差分（便宜上「第２の差分」とする。）を算出する。そして当該時刻装置では、第２の差分の大小に応じて次回のＧＰＳ受信機の動作間隔を決定し、電圧制御型水晶発振器の補正を行う。しかしながら、補正対象の電圧制御型水晶発振器の出力クロック信号を用いて第１の差分を出力しているため、第１の差分に誤差が含まれる可能性がある。この第１野差分に応じて誤差補正を行っているため、補正精度が十分ではない。さらに、誤差を含むかもしれない第１の差分から第２の差分を算出している。そのため第２の差分も正しい値でない可能性が高く、補正間隔も正しくならない。

＜実施の形態２＞
本実施の形態にかかるＭＣＵ１０は、前回算出した基本クロック（ａ）の周波数誤差と今回算出した基本クロック（ａ）の周波数誤差との差分を基にＯＮ／ＯＦＦ制御信号（ｈ）をハイレベルにする間隔を制御することを特徴とする。以下に本実施の形態にかかるＭＣＵ１０について実施の形態１と異なる点を説明する。

図１７は、本実施の形態にかかるＯＮ／ＯＦＦ制御回路１６０の構成を示すブロック図である。ＯＮ／ＯＦＦ制御回路１６０は、前誤差記憶回路１６０４、比較回路１６０５（第２比較回路）、測定エラー出力回路１６０６、及び制御信号生成回路１６０３を備える。

前誤差記憶回路１６０４は、前回の比較に用いたカウント値（ｊ）を記憶する回路である。前誤差記憶回路１６０４は、比較回路１６０５の比較処理後に保持する値を更新する。比較回路１６０５は、周波数誤差算出回路１５０から入力されたカウント値（ｊ）と前誤差記憶回路１６０４から読み出した値を比較する。すなわち比較回路１６０５は、一回前の基本クロック（ａ）の周波数誤差の測定値と、今回の基本クロック（ａ）の周波数誤差の測定値と、を比較する。

制御信号生成回路１６０３は、ビット値（ｌ）に応じてＯＮ／ＯＦＦ制御信号（ｈ）をハイレベル（すなわちＯＮ）にするタイミングを調整する。図１８は、比較回路１６０５による比較処理により出力されるビット値（ｌ）、及びＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルになる間隔の一例を示す図である。図示するように比較回路１６０５は、前回の周波数誤差（前回測定したカウント値（ｊ））と今回の周波数誤差（今回測定したカウント値（ｊ））との差に応じてビット値（ｌ）を出力する。制御信号生成回路１６０３は、ビット値（ｌ）に応じた間隔でハイレベルに遷移するＯＮ／ＯＦＦ制御信号（ｈ）を生成する。

再び図１７を参照する。比較回路１６０５は、前誤差記憶回路１６０４に記憶された値とカウント値（ｊ）の差分を測定エラー出力回路１６０６に出力する。測定エラー出力回路１６０６は、入力された差分値が所定値以上であった場合、すなわち周波数誤差の変化が大きい場合、ＭＣＵ１００外部の任意の制御回路にエラー信号を出力する。このエラー信号を受信した制御回路等は、ＬＣＤパネル４０へのエラーメッセージの表示等の処理を行う。

続いて本実施の形態にかかるＭＣＵ１０の効果について説明する。ＯＮ／ＯＦＦ制御回路１６０は、前回測定した基準クロック（ａ）の周波数誤差（以下、前回誤差とも記載する）と今回測定した基準クロック（ａ）の周波数誤差の差分が小さいほどＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルとなるまでの間隔を大きくしている。図１３から明らかなように、周波数誤差の変化が無い場合、環境温度は変化していないと捉えることができる。環境変化が生じない場合には周波数誤差が変化する主要因が無いため、周波数誤差を測定する間隔を長くしても問題は生じない。そのため、上述のようなＯＮ／ＯＦＦ制御信号（ｈ）の制御を行うことにより、基準発振器２２０及び周波数誤差算出回路１５０の動作比率を下げることにより消費電流を削減でき、かつ補正精度にも問題が生じない。

一般的に環境温度は穏やかに変化するものであり、仮に１日に２０度の温度変化が生じる場合であっても、１分あたりの平均温度変化量は０．０３度である。そのため上述の制御は、効果が期待できる。

また仮に予想以上の周波数誤差の変化が生じた場合であっても、上述の測定エラー出力回路１６０６が任意の制御回路等にエラー信号を出力できる。このエラー信号を用いた報知を行うことにより、ユーザは周波数異常を認識することができ、当該異常に対する任意の対策を行うことができる。

なおクロック補正回路１００はいわゆるＲＴＣとして動作するため、時間（年月日、季節）情報を保持している。そのため、ＯＮ／ＯＦＦ制御回路１６０は、当該時刻情報も考慮してＯＮ／ＯＦＦ制御信号（ｈ）を生成しても良い。例えば、夏場のお昼の時間には常温よりも温度が高くなることが想定される。この場合にＯＮ／ＯＦＦ制御回路１６０は、比較回路１６０５の比較結果に加え、その常温との温度のずれも考慮してＯＮ／ＯＦＦ制御信号（ｈ）を生成しても良い。

＜実施の形態３＞
本実施の形態にかかるＭＣＵ１０は、ユーザの入力によりＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルに遷移しないように制御できることを特徴とする。本実施の形態にかかるＭＣＵ１０について、実施の形態１と異なる点を以下に説明する。

図１９は、本実施の形態にかかるＯＮ／ＯＦＦ制御回路１６０の構成を示すブロック図である。ＯＮ／ＯＦＦ制御回路１６０は、図１０の構成に加えてＯＦＦ信号生成回路１６０７を有する。

ＯＦＦ信号生成回路１６０７は、ユーザによるソフトウェア書込み（例えば電力メータ装置１の外表面に設けられたボタン等の入力に応じたソフトウェア書込み）が入力される。ＯＦＦ信号生成回路１６０７は、オフを指示する値が書き込まれた場合にＯＦＦ信号（ｍ）を制御信号生成回路１６０３に出力する。ＯＦＦ信号（ｍ）とは、ビット値（ｋ）の値によらずにＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルに遷移することを禁止することを指示する信号である。

制御信号生成回路１６０３は、ＯＦＦ信号（ｍ）が入力された場合、ＯＮ／ＯＦＦ制御信号（ｈ）をロウレベルに固定して出力する。すなわち制御信号生成回路１６０３は、周波数誤差算出回路１５０及び基準発振器２２０が動作しないように制御する。ＯＦＦ信号（ｍ）が入力されない場合、制御信号生成回路１６０３は、実施の形態１と同様にビット値（ｋ）に応じてＯＮ／ＯＦＦ制御信号（ｈ）を制御する。

続いて本実施の形態にかかるＭＣＵ１０の効果について説明する。電力メータ装置１は、温度センサを搭載している場合がある。なお温度センサは、高精度である必要はなく、汎用的に用いられる低精度のものであればよい。この場合にＭＣＵ１０は、温度センサが測定した環境温度を取得できる。環境温度が常温付近（２５度付近）である場合には、温度ドリフトによる周波数誤差は小さくなる（図１３）。この場合、周波数誤差を測定する必要はなくなる。

本実施の形態にかかるＯＮ／ＯＦＦ制御回路１６０は、ＯＦＦ信号生成回路１６０７を有し、ユーザの入力に応じてＯＮ／ＯＦＦ制御信号（ｈ）をロウレベルに固定できる。すなわち、本実施の形態ではユーザの入力に応じて周波数誤差の算出を行わないように制御することができる。これにより、電力メータ装置１が温度センサを有する場合等に、実施の形態１及び２に比べて更なる消費電力の削減を図ることができる。

＜実施の形態４＞
本実施の形態にかかるＭＣＵ１０は、ユーザの入力によりＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルに遷移するまでの間隔を最短に設定できることを特徴とする。本実施の形態にかかるＭＣＵ１０について、実施の形態１と異なる点を以下に説明する。なお、本実施の形態ではＭＣＵ１０は、電力メータ装置１ではなく、炊飯器や電子レンジ等の加熱（または冷却）操作を行う電子装置に搭載されたものとする。

図２０は、本実施の形態にかかるＯＮ／ＯＦＦ制御回路１６０の構成を示すブロック図である。ＯＮ／ＯＦＦ制御回路１６０は、図１０の構成に加えてＯＮ信号生成回路１６０８を有する。

ＯＮ信号生成回路１６０８には、図示しない動作制御回路等から制御信号が入力される。当該制御信号は、加熱（または冷却）機能を開始することを通知する信号である。ＯＮ信号生成回路１６０８は、当該制御信号が入力された場合にＯＮ信号（ｎ）を制御信号生成回路１６０３に出力する。ＯＮ信号（ｎ）は、ビット値（ｋ）の値によらずにＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルに遷移するまでの間隔を最短にすることを指示する信号である。

制御信号生成回路１６０３は、ＯＮ信号（ｎ）が入力された場合、ＯＮ／ＯＦＦ制御信号（ｈ）をハイレベルに遷移させるまでの間隔を最短にする。この最短の値は、ユーザが図示しないレジスタに設定することも可能である。ＯＮ信号（ｎ）が入力されない場合、制御信号生成回路１６０３は、実施の形態１と同様にビット値（ｋ）に応じてＯＮ／ＯＦＦ制御信号（ｈ）を制御する。

続いて本実施の形態にかかるＭＣＵ１０の効果について説明する。ＭＣＵ１０は、炊飯器や電子レンジ等の加熱操作を行う電子装置に搭載され得る。この場合、加熱処理により装置内の温度が大きく変化する。本実施の形態にかかるＭＣＵ１０は、外部からの制御信号に応じてＯＮ信号生成回路１６０８がＯＮ信号（ｎ）を生成する。そしてＯＮ信号（ｎ）が入力された制御信号生成回路１６０３は、Ｎ／ＯＦＦ制御信号（ｈ）をハイレベルに遷移させるまでの間隔を最短にする。ここで制御信号は、例えば加熱操作の開始ボタンが押された場合に入力されることが想定される。これにより加熱処理中には、基本クロック（ａ）の周波数誤差の算出間隔を最短にし、温度変化に伴う周波数誤差の急激な変化にも追従することが可能となる。すなわち、急激な温度変化が生じる環境であっても、ＭＣＵ１０が生成する補正クロック（ｆ）の精度を向上することができるという効果を奏することができる。

また制御信号は、加熱処理の終了時に入力が終わるように制御され得る。これにより、加熱処理が終了した後には周波数誤差の算出間隔を実施の形態１と同様にすることができ、消費電流の増加を最小限に抑えることができる。

＜実施の形態５＞
本実施の形態にかかるＭＣＵ１０は、ユーザがＯＮ／ＯＦＦ制御信号（ｈ）が遷移する間隔を調整できることを特徴とする。本実施の形態にかかるＭＣＵ１０について、実施の形態１と異なる点を以下に説明する。

図２１は、本実施の形態にかかるＯＮ／ＯＦＦ制御回路１６０の構成を示すブロック図である。ＯＮ／ＯＦＦ制御回路１６０は、図１０の構成に加えて制御間隔設定回路１６０９を有する。

制御間隔設定回路１６０９には、ＯＮ／ＯＦＦ信号（ｈ）の設定情報が入力される。当該設定情報は、ユーザが電力メータ装置１に接続された任意のインターフェイス等から入力する情報であり、ビット値（ｋ）に対応するＯＮ／ＯＦＦ間隔を示す情報である。制御間隔設定回路１６０９は、当該設定情報に応じて間隔設定信号（ｏ）を制御信号生成回路１６０３に入力する。

間隔設定信号（ｏ）は、ビット値（ｋ）に対応するＯＮ／ＯＦＦ間隔を設定するための信号であり、図１２に示すビット値（ｋ）に対応するＯＮ／ＯＦＦ間隔の時間を変更する信号である。例えば、図１２では、ビット値（ｋ）が"０００"の場合にはＯＮ／ＯＦＦ間隔が２０秒であるが、間隔設定信号（ｏ）により１０秒にすることや３０秒にすることが可能となる。

続いて本実施の形態にかかるＭＣＵ１０の効果について説明する。上述のように本実施の形態ではユーザがＯＮ／ＯＦＦ制御信号（ｈ）の間隔を調整できることを特徴とする。これにより補正クロック（ｆ）の用途等に応じてＭＣＵ１０のユーザが周波数誤差算出回路１５０及び基準発振器２２０の動作比率を変更することができる。例えばユーザが精度以上に消費電力の低減を要求する場合、ＯＮ／ＯＦＦ間隔が長くなるように設定を行えばよい。一方、ユーザが補正クロック（ｆ）の精度が高くなることを求める場合、ＯＮ／ＯＦＦ間隔が短くなるように設定を行えばよい。これにより、ユーザの要求する消費電力の低減効果及び補正クロック（ｆ）の精度を実現することができる。

＜実施の形態６＞
本実施の形態にかかるＭＣＵ１０は、実施の形態１〜実施の形態５の任意の組み合わせにより構成したものである。以下に、本実施の形態にかかるＭＣＵ１０の一例を説明する。

図２２は、本実施の形態にかかるＯＮ／ＯＦＦ制御回路１６０を示すブロック図である。ＯＮ／ＯＦＦ制御回路１６０は、実施の形態１にかかる構成と実施の形態２にかかる構成を併せ持つ構成である。なお測定エラー出力回路１６０６は、図示しないもののＯＮ／ＯＦＦ制御回路１６０に含まれていても良い。

本実施の形態にかかる期待値記憶回路１６０１が記憶するデータを図２３に示す。また、図２４は比較回路１６０５が使用する前誤差記憶回路１６０４が記憶する値とカウント値（ｊ）との関係を規定するデータである。

比較回路１６０２は、実施の形態１と同様にカウント値（ｊ）と期待値記憶回路１６０１の保持する期待値情報を比較し、ビット値（ｋ）を制御信号生成回路１６０３に出力する。比較回路１６０５も、実施の形態２と同様に前回のカウント値（ｊ）と今回のカウント値（ｊ）を比較し、比較結果をビット値（ｌ）として制御信号生成回路１６０３に出力する。

制御信号生成回路１６０３は、ビット値（ｋ）とビット値（ｌ）に基づいてＯＮ／ＯＦＦ制御信号（ｈ）を生成する。詳細には、制御信号生成回路１６０３は、ビット値（ｋ）及びビット値（ｌ）に応じてＯＮ／ＯＦＦ制御信号（ｈ）をハイレベル（すなわちＯＮ）に遷移させるタイミングを調整する。制御信号生成回路１６０３は、内部に例えば図２５に示すデータを保持し、ビット値（ｋ）及びビット値（ｌ）に応じてＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルになるタイミングを制御する。なお図２５には、説明の便宜のためビット値（ｋ）、ビット値（ｌ）、ＯＮ／ＯＦＦ間隔以外に想定温度、前誤差記憶回路が記憶する値、温度変化の有無を記載している。

図示するようにカウント値（ｊ）が２０００００００である場合（すなわちビット値（ｋ）が０００である場合）には、装置内の温度が常温付近であると想定される。そのため、前誤差記憶回路１６０４に記憶されたカウント値と今回のカウント値（ｊ）の差が無い場合や差が大きくない場合には、ＯＮ／ＯＦＦ制御信号（ｈ）をハイレベルに遷移させる間隔を大きくとったとしても問題が無い。例えば、ビット値（ｋ）が０００であり、ビット値（ｌ）が０００である場合、制御信号生成回路１６０３は、ＯＮ／ＯＦＦ制御信号（ｈ）をハイレベルに遷移させる間隔を比較的長い時間間隔である２０秒にする。常温付近（ビット値（ｋ）が０００）であっても前回とのカウント値の差分が大きい（例えばビット値（ｌ）が０１０である）場合、制御信号生成回路１６０３は、ＯＮ／ＯＦＦ制御信号（ｈ）をハイレベルに遷移させる間隔を比較的短い時間間隔である１秒にする。

一方、カウント値（ｊ）が２０００１０００である場合（すなわちビット値（ｋ）が１１０である場合）には、装置内の温度が常温から離れた温度（例えば−１２度付近または６２度付近）であると想定される。この場合、少しの温度変化が生じた場合であっても周波数誤差の変動は非常に大きくなる（図１３）。そのため、制御信号生成回路１６０３は、前誤差記憶回路に記憶されたカウント値と今回のカウント値（ｊ）の差が無い場合や差が大きくない場合であっても、ＯＮ／ＯＦＦ制御信号（ｈ）をハイレベルに遷移させる間隔を短い時間間隔である２秒にする。

続いて本実施の形態にかかるＭＣＵ１０の効果について説明する。上述のようにＯＮ／ＯＦＦ制御回路１６０は、実施の形態１及び実施の形態２の構成を併せ持つ。これにより、測定した周波数誤差と共に前回からの誤差をも考慮したＯＮ／ＯＦＦ制御信号（ｈ）を生成することができる。これにより、装置内の温度変化やカウント値（ｊ）の遷移に応じたより正確なＯＮ／ＯＦＦ制御信号（ｈ）の制御を行うことができる。よって、消費電力削減及び精度の良い補正を実現することができる。

なお上述の例では、ＯＮ／ＯＦＦ制御回路１６０は、実施の形態１の構成と実施の形態２の構成を併せ持つ構成として説明したが必ずしもこれに限られない。例えばＯＮ／ＯＦＦ制御回路１６０は、図２２の構成に合わせてＯＮ信号生成回路１６０７、ＯＦＦ信号生成回路１６０８、制御間隔設定回路１６０９を有する構成であっても良い。

＜その他の実施の形態＞
上述の説明では、ＭＣＵ１０が周波数誤差算出回路１５０を有する構成であるものとして説明したが必ずしもこれに限られない。ＭＣＵ１０内外の温度センサを用いて基本クロック（ａ）の周波数誤差を推定することも可能である。

図２６は、ＭＣＵ１０内部の温度センサを用いた構成を示すブロック図である。ＭＣＵ１０は、周波数誤差算出回路１５０にかわりＢＧＲ（Band Gap Reference）１８１、アナログスイッチ１８２、温度センサ１８３、及びＡ／Ｄ変換器１８４を有する。

ＢＧＲ１８１は、基準電圧を生成し、アナログスイッチ１８２を介して基準電圧を温度センサ１８３に供給する。温度センサ１８３は、ＭＣＵ１０内部の温度を計測する。Ａ／Ｄ変換器１８４は、温度センサ１８３が計測した温度情報をアナログ値からデジタル値（ｐ）に変換する。

メモリ３１０は、温度と周波数誤差との対応が記憶された温度テーブルを記憶している。ＣＰＵ３００は、Ａ／Ｄ変換器１８４の出力したデジタル値（ｐ）とメモリ３１０内の温度テーブルを基に周波数誤差（ｑ）を算出する。ＣＰＵ３００は、算出した周波数誤差（ｑ）を動作クロック生成回路１１０及びＯＮ／ＯＦＦ制御回路１６０に入力する。ＯＮ／ＯＦＦ制御回路１６０は、入力された周波数誤差（ｑ）に応じて実施の形態１等と同様にＯＮ／ＯＦＦ制御信号（ｈ）を生成し、アナログスイッチ１８２に供給する。アナログスイッチ１８２は、ＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルの場合に閉状態となり、ロウレベルの場合に開状態となる。

図２７は、ＭＣＵ１０外部の温度センサ（サーミスタ）を用いた構成を示すブロック図である。電力メータ装置１は、ＭＣＵ１０外部にサーミスタ２３１及びアナログスイッチ２３２を有する。ＭＣＵ１０は、Ａ／Ｄ変換器１８４を有する。

サーミスタ２３１には、アナログスイッチ２３２を介して電源電圧ＶＤＤが供給される。サーミスタ２３１は、装置内部の温度測定を行う。測定されたアナログ値である温度情報は、ＭＣＵ１０の外部端子１７２を介してＡ／Ｄ変換器１８４に入力される。Ａ／Ｄ変換器１８４は、温度情報をアナログ値からデジタル値（ｐ）に変換する。ＣＰＵ３００の処理及びメモリ３１０の構成は図２６と同様である。ＯＦＦ制御部１６０は、入力された周波数誤差（ｑ）に応じて実施の形態１等と同様にＯＮ／ＯＦＦ制御信号（ｈ）を生成し、外部端子１７１を介してアナログスイッチ２３２に供給する。アナログスイッチ２３２は、ＯＮ／ＯＦＦ制御信号（ｈ）がハイレベルの場合に閉状態となり、ロウレベルの場合に開状態となる。

図２８は、ＭＣＵ１０外部の温度ＩＣを用いた構成を示すブロック図である。図２８の構成は、図２７の構成と非常に似ている。電力メータ装置１は、ＭＣＵ１０外部にアナログスイッチ２３２及びデジタル温度センサＩＣ２４０を有する。デジタル温度センサＩＣ２４０は、温度センサ２４１、Ａ／Ｄ変換器２４２、及び通信手段２４３を有する。ＭＣＵ１０は、上述の構成に加えて通信手段３２０を有する。Ａ／Ｄ変換器２４２は、温度センサ２４１が測定した装置内の温度情報をアナログ値からデジタル値（ｐ）に変換する。通信手段２４３は、デジタル値（ｐ）をシリアル形式でＭＣＵ１０に送信する。通信手段３２０は、シリアル形式で送信されたデジタル値（ｐ）を受信する。このデジタル値（ｐ）は、ＣＰＵ３００の周波数誤差（ｑ）の算出に用いられる。ＣＰＵ３００の処理及びメモリ３１０の構成は図２６と同様である。ＯＦＦ制御部１６０は、入力された周波数誤差（ｑ）に応じて実施の形態１等と同様にＯＮ／ＯＦＦ制御信号（ｈ）を生成し、外部端子１７１を介してアナログスイッチ２３２に供給する。

図２６〜図２８の構成であっても周波数誤差を算出できるとともに、ＯＮ／ＯＦＦ制御回路１６０は、周波数誤差の算出にかかる各処理部の動作を各アナログスイッチにより制御する。これにより必要最小限に抑えることにより、消費電流の低減を図ることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更が可能であることは言うまでもない。たとえば上述の説明では、ＭＣＵ１０が電力メータ装置や加熱装置に用いられることを想定したが必ずしもこれに限られず、通信装置や加熱装置以外の家電装置に用いられても良いことは勿論である。

その他、実施の形態に記載された内容の一部を以下に記載する。
（１）半導体装置は、第１クロックと前記第１クロックの周波数誤差に基づいて、周波数誤差を補正した補正クロックを出力する補正クロック生成回路と、前記第１クロックの前記周波数誤差に基づいて、前記第１クロックの周波数誤差を算出する算出タイミングを規定するＯＮ／ＯＦＦ制御信号を生成する制御回路と、を備える。
（２）（１）の半導体装置において、前記第１クロックの周波数誤差は、温度センサによる温度センサに基づいて算出する。

１ 電力メータ装置
１０ ＭＣＵ
２０ 測定対象ユニット
３０ 測定用ＬＳＩ
４０ ＬＣＤパネル
５０ ＥＥＰＲＯＭ
５１ Ｃａｒｄ ＩＣ
５２ ＩＣ Ｃａｒｄ
５３ ＥＳＡＭ
５４ ＩｒＤＡ ＩＣ
５５ ＲＳ４８５ ＩＣ
５６ ＰＬＣ ｍｏｄｅｍ
１００ クロック補正回路
１１０ 動作クロック生成回路
１１１ 補正間隔生成回路
１１２ セレクタ
１１３ 加算器
１１４ ＦＦ（フリップフロップ）
１１５ 動作クロック補正回路
１１６ ＦＦ動作制御回路
１２０ 時計カウンタ
１３０ セレクタ
１４０ 出力選択レジスタ
１５０ 周波数誤差算出回路
１５１ ＡＮＤ回路
１５２ ＡＮＤ回路
１５３ 分周回路
１５４ カウント制御回路
１５５ カウンタ
１６０ ＯＮ／ＯＦＦ制御回路
１６０１ 期待値記憶回路
１６０２ 比較回路
１６０３ 制御信号生成回路
１６０４ 前誤差記憶回路
１６０５ 比較回路
１６０６ 測定エラー出力回路
１６０７ ＯＦＦ信号生成回路
１６０８ ＯＮ信号生成回路
１６０９ 制御間隔設定回路
１７０〜１７２ 外部端子
１８１ ＢＧＲ
１８２ アナログスイッチ
１８３ 温度センサ
１８４ Ａ／Ｄ変換器
２１０ 時計発振器
２２０ 基準発振器
２２１、２２２ 外部端子
２３１ サーミスタ
２３２ アナログスイッチ
２４０ デジタル温度センサＩＣ
２４１ 温度センサ
２４２ Ａ／Ｄ変換器
２４３ 通信手段
３００ ＣＰＵ
３１０ メモリ
３２０ 通信手段

Claims (11)

1. 第１クロックと、前記第１クロックよりも高周波数の第２クロックと、に基づいて前記第１クロックの周波数誤差を算出する周波数誤差算出回路と、
   前記第１クロックと前記周波数誤差算出回路が算出した前記周波数誤差に基づいて、周波数誤差を補正した補正クロックを出力する補正クロック生成回路と、
   前記周波数誤差算出回路が算出した前記周波数誤差に基づいて、前記周波数誤差算出回路が前記第１クロックの周波数誤差を算出する算出タイミングを規定するＯＮ／ＯＦＦ制御信号を生成して前記周波数誤差算出回路に出力する制御回路とを備え、
   前記周波数誤差算出回路は、前記第１クロックの周波数誤差として、前記第１クロックの所定周期内における前記第２クロックのカウント数を出力し、
   前記制御回路は、
   前記周波数誤差算出回路が出力する前記カウント数の前回の値を保持する前誤差記憶回路と、
   前記前誤差記憶回路が記憶する値と、前記周波数誤差算出回路が出力する前記カウント数と、を比較する第２比較回路と、
   前記第２比較回路が出力した比較結果に基づいて前記ＯＮ／ＯＦＦ制御信号を生成する制御信号生成回路と、
   を備える半導体装置。
2. 前記制御回路は、前記前誤差記憶回路が記憶する値と、前記周波数誤差算出回路が算出した前記カウント数と、の差分が所定値以上であった場合に任意の処理部にエラー信号を出力する測定エラー出力回路を備える請求項１に記載の半導体装置。
3. 前記制御回路は、外部から所定値の入力があった場合、前記周波数誤差算出回路が算出した前記周波数誤差によらずに前記周波数誤差算出回路の動作を停止させる請求項１に記載の半導体装置。
4. 前記制御回路は、外部から制御信号の入力があった場合、前記周波数誤差算出回路が算出した前記周波数誤差によらずに前記周波数誤差算出回路が前記第１クロックの周波数誤差を算出するタイミングをあらかじめ定められたタイミングとする前記ＯＮ／ＯＦＦ制御信号を生成する請求項１に記載の半導体装置。
5. 前記制御回路は、
   前記ＯＮ／ＯＦＦ制御信号を前記第２クロックを生成する基準発振器に供給し、前記第２クロックの生成タイミングを前記ＯＮ／ＯＦＦ制御信号により制御する請求項１に記載の半導体装置。
6. 前記制御回路は、
   前記周波数誤差算出回路が算出した前記周波数誤差が大きくなるにつれて前記第１クロックの周波数誤差を次に算出するまでの間隔が短くなるように前記ＯＮ／ＯＦＦ制御信号を生成し、
   前記周波数誤差算出回路が算出した前記周波数誤差が小さくなるにつれて前記第１クロックの周波数誤差を次に算出するまでの間隔が長くなるように前記ＯＮ／ＯＦＦ制御信号を生成する請求項１に記載の半導体装置。
7. 第１クロックと、前記第１クロックよりも高周波数の第２クロックと、に基づいて前記第１クロックの周波数誤差を算出する周波数誤差算出回路と、
   前記第１クロックと前記周波数誤差算出回路が算出した前記周波数誤差に基づいて、周波数誤差を補正した補正クロックを出力する補正クロック生成回路と、
   前記周波数誤差算出回路が算出した前記周波数誤差に基づいて、前記周波数誤差算出回路が前記第１クロックの周波数誤差を算出する算出タイミングを規定するＯＮ／ＯＦＦ制御信号を生成して前記周波数誤差算出回路に出力する制御回路とを備え、
   前記周波数誤差算出回路は、前記第１クロックの周波数誤差として、前記第１クロックの所定周期内における前記第２クロックのカウント数を出力し、
   前記制御回路は、
   前記カウント数の期待値とのずれの大きさと、前記第１クロックの周波数誤差を算出するタイミングと、の関係を規定した期待値情報を記憶する記憶回路と、
   前記周波数誤差算出回路が出力する前記カウント数の前回の値を保持する前誤差記憶回路と、
   前記カウント数と前記期待値情報を比較した比較結果を出力する第１比較回路と、
   前記前誤差記憶回路が記憶する値と、前記周波数誤差算出回路が出力する前記カウント数と、を比較する第２比較回路と、
   前記第１比較回路が出力した比較結果及び前記第２比較回路が出力した比較結果に基づいて前記ＯＮ／ＯＦＦ制御信号を生成する制御信号生成回路と、
   を備える半導体装置。
8. 前記ＯＮ／ＯＦＦ制御信号は、前記算出タイミングにハイレベルとなり、それ以外の場合のロウレベルとなる２値信号であり、
   前記周波数誤差算出回路は、
   前記ＯＮ／ＯＦＦ制御信号と前記第１クロックとの論理積を出力する第１ＡＮＤ回路と、
   前記ＯＮ／ＯＦＦ制御信号と前記第２クロックとの論理積を出力する第２ＡＮＤ回路と、
   前記第１ＡＮＤ回路の出力信号または当該出力信号の分周信号の所定周期内の前記第２ＡＮＤ回路からの出力信号の遷移数を前記カウント数としてカウントするカウンタと、
   前記ＯＮ／ＯＦＦ制御信号がハイレベルの場合にのみ前記カウンタに動作許可を示す動作許可信号を出力するカウント制御回路と、
   を備える請求項１に記載の半導体装置。
9. 前記制御信号生成回路は、前記第２比較回路が出力した比較結果と共に時刻情報を考慮して前記ＯＮ／ＯＦＦ制御信号を生成する請求項１に記載の半導体装置。
10. 請求項４に記載の前記半導体装置を搭載した加熱装置。
11. 請求項１に記載の前記半導体装置を搭載した電力メータ装置。

Images