JP2014068316A5 - - Google Patents

Description

またこの発振装置は、制御回路部２００から出力される出力周波数の温度補償を行う機能も備えている。温度補償を行う回路部分については符号を付していないが、図１における制御回路部２００よりも左側部分に相当し、前記ヒータ回路５を制御するための回路部分と共用化している。
制御回路部２００は、ＤＤＳ（Direct Digital Synthesizer）回路部２０１から出力する参照信号（リファレンスクロック）と、電圧制御発振器１００の出力を分周器２０４で分周したクロックの位相とを位相比較部２０５にて比較し、その比較結果である位相差がチャージポンプ２０２によりアナログ化される。アナログ化された信号はループフィルタ２０６に入力され、ＰＬＬ（Phase locked loop）が安定するように制御される。従って制御回路部２００は、ＰＬＬを含んでいる。ここでＤＤＳ回路部２０１は、後述の第１の発振回路１から出力される周波数信号をクロック信号として用い、目的とする周波数の信号を出力するための周波数設定値（ディジタル値）が入力されている。

フリップフロップ回路３１の後段には、ワンショット回路３２が設けられ、ワンショット回路３２では、フリップフロップ回路３１から得られたパルス信号における立ち上がりにてワンショットのパルスを出力する。図３はここまでの一連の信号を示したタイムチャートである。
ワンショット回路３２の後段にはＰＬＬ（Phase Locked Loop）が設けられ、このＰＬＬは、ラッチ回路３３、積分機能を有するループフィルタ３４、加算部３５及びＤＤＳ回路部３６により構成されている。ラッチ回路３３はＤＤＳ回路部３６から出力された鋸波をワンショット回路３２から出力されるパルスによりラッチするためのものであり、ラッチ回路３３の出力は、前記パルスが出力されるタイミングにおける前記鋸波の信号レベルである。ループフィルタ３４は、この信号レベルである直流電圧を積分し、加算部３５はこの直流電圧とΔｆｒ（基準温度例えば２５℃におけるｆ１（ｆ１ｒ）とｆ２（ｆ２ｒ）との差分）に対応する直流電圧と加算する。Δｆｒに対応する直流電圧のデータは図１に示すメモリ３０に格納されている。

またフリップフロップ回路３１においてｆ２をｆ１によりラッチする動作は非同期であることから、メタステーブル（入力データをクロックのエッジでラッチする際、ラッチするエッジの前後一定時間は入力データを保持する必要があるが、クロックと入力データとがほぼ同時に変化することで出力が不安定になる状態）など不定区間が生じる可能性もあり、ループフィルタ３４の出力には瞬間誤差が含まれる可能性がある。このためループフィルタ３４の出力側に、予め設定した時間における入力値の移動平均を求める平均化回路３７を設け、前記瞬間誤差が生じても取り除くようにしている。平均化回路３７を設けることにより、最終的に変動温度分の周波数ずれ情報を高精度に取得することができるが、平均化回路３７を設けない構成としてもよい。

更にループフィルタ６１の後段には、ＰＷＭ内挿部６２が設けられている。ＰＷＭ内挿部６２は、ループフィルタ６１から出力される１４ビットのディジタル信号（−２^１３から＋２^１３ −１までの２の補数）を一定時間のパルス信号で表現する変換を行う。例えば最小Ｈパルス幅が１０ｎｓｅｃの場合には、２^１４ ＊１０^−９ ＝１６．３８４ｍｓｅｃを一定時間とし、その間のパルス数ディジタル信号を表現する。具体的には次のように表される。１４ビットのディジタル値がゼロのときには、１６．３８４ｍｓｅｃ間のＨパルス数は２^１３ 個である。１４ビットのディジタル値が−２^１３のときには、１６．３８４ｍｓｅｃ間のＨパルス数はゼロ個である。１４ビットのディジタル値が２^１３ −１のときには、１６．３８４ｍｓｅｃ間のＨパルス数は２^１４ −１個である。

ローパスフィルタ（ＬＰＦ）６３の後段には、加熱部に相当するヒータ回路５が設けられている。このヒータ回路５は、図１１に示すようにローパスフィルタ６３の出力端がベースに接続されると共に電源部Ｖｃからコレクタに電圧が供給されるトランジスタ６４とこのトランジスタ６４のエミッタとアースとの間に接続された抵抗６５とからなる。トランジスタ６４のベースに供給される電圧と、トランジスタ６４の消費電力及び抵抗６５の消費電力との合計電力と、の関係は直線関係になっており、このため既述の温度データと設定温度との差分に応じて発熱温度が直線的に制御される。この例では、トランジスタ６４も加熱部の一部であることから、ヒータとヒータ制御回路とが兼用されたヒータ回路５という表現を用いている。

増幅器４１１は、図１４に示した周波数偏差の実線がキャンセルされるように、周波数偏差が０の位置の横軸に対して線対称な補正量算出線（同図中、破線で示してある）に比例する周波数補正値が加算されるように前記ディジタル信号の符号を反転させる。また、増幅器４１１のゲインの大きさは、周波数補正値が周波数設定値に加算されたとき、正確なクロック信号が入力された場合と同様の出力周波数を発振可能な大きさに調整されている。
後段のデシメーションフィルタ４１２は、急激な環境温度の変化があった場合などに、周波数設定値の値が高い頻度で大幅に補正された結果、出力周波数が急激に変動するのを防ぐため、ディジタル信号が出力される間隔よりも加算部４２にて周波数設定値に周波数補正値を加算する間隔が長くなるように、周波数補正値の出力を予め設定された間隔で間引きし、大幅な変動を補間して滑らかにする。

この差分はループフィルタ６１で積分され、その後直流電圧に変換されてヒータ回路５の制御電力が調整される。図１０に示す特性図からわかるように、５０℃のときのＯＳＣ２−ＯＳＣ１の値を−１．５×１０^５とすると、加算部６の出力は、温度が５０℃よりも低いときには正の値であって、温度が下がるに従って大きくなる。従って、この値の積分値を出力するループフィルタ６１の作用によれば、水晶振動子１０、２０が置かれている環境温度が５０℃よりも低くなるほど、ヒータ回路５の供給される電圧（制御電力）が大きくなる。また環境温度が５０℃よりも高いときには加算部６の出力は負の値になり、この値が積分されることにより、温度が上がるにつれてループフィルタ６１の出力の絶対値は大きくなる。従って前記環境温度が５０℃よりも高くなるほど、ヒータの供給電力が小さくなるように作用する。このため水晶振動子１０、２０が置かれる環境温度は設定温度である５０℃に維持されようとするので、発振出力である第１の発振回路１の発振周波数が安定する。この結果、第１の発振回路１からの出力をクロック信号として用いている制御回路部２００において、位相比較部２０５に供給される参照信号の周波数が安定するので、発振装置（周波数シンセサイザ）の出力である電圧制御発振器１００からの出力周波数も安定する。

また、ループフィルタ６１の積分値は補正値取得部４１にも出力され、内部の増幅器４１１にてゲイン調整された後、デシメーションフィルタ４１２により出力間隔を間引きして、加算部４２にて周波数設定値との加算を行う。
図１に示すように第１の水晶振動子１０及び第２の水晶振動子２０は共通の水晶片Ｘｂを用いて構成され、互いに熱的に結合されていることから、発振回路１、２の周波数差は、環境温度に極めて正確に対応した値であり、従って周波数差検出部３の出力は、水晶振動子１０、２０が置かれている環境温度と基準温度（この例では２５℃）との温度差を示す情報である。よって、この温度検出値から温度設定値（設定温度におけるＯＳＣ２−ＯＳＣ１）を差し引いた加算部６の出力は、環境温度と設定温度（この例では５０℃）との差を示す情報となり、この値を積分して得たループフィルタ６１の出力は、環境温度に対応する情報となる。

上述の実施形態において、図８、図９では、周波数の変化分を「ｐｐｍ」単位で表示しているが、実際のディジタル回路では全て２進数での扱いとなるため、ＤＤＳ回路部３６の周波数設定精度は構成ビット数で計算され、例えば３４ビットである。一例を挙げると、図１に示す制御回路部２００に含まれるＤＤＳ回路部２０１に１０ＭＨｚのクロックを供給する場合においてこのクロックの変動周波数が１００Ｈｚの場合
〔変動比率計算〕
１００Ｈｚ／１０ＭＨｚ＝０．００００１
〔ｐｐｍ換算〕
０．００００１＊１ｅ６＝１０〔ｐｐｍ〕
〔ＤＤＳ設定精度換算〕
０．００００１＊２＾３４≒１７１，７９９〔ｒａｔｉｏ−３４ｂｉｔ（仮称）〕となる。

上記の構成の場合、前記周波数設定精度は次の（１）式で表わされる。
１×〔ｒａｔｉｏ−３４ｂｉｔ〕＝１０Ｍ〔Ｈｚ〕／２＾３４≒０．５８ｍ〔Ｈｚ／ｂｉｔ〕 ……（１）
従って１００〔Ｈｚ〕／０．５８ｍ〔Ｈｚ／ｂｉｔ〕≒１７１，７９９〔ｂｉｔ（ｒａｔｉｏ−３４ｂｉｔ）〕となる。
また、０．５８ｍＨｚは１０ＭＨｚに対して、次の（２）式のように計算できる。
０．５８ｍ〔Ｈｚ〕／１０Ｍ〔Ｈｚ〕＊１ｅ９≒０．０５８〔ｐｐｂ〕…（２）
従って（１）、（２）式から、（３）式の関係が成り立つ。

１ｅ９／２＾３４＝０．０５８〔ｐｐｂ／ｒａｔｉｏ−３４ｂｉｔ〕…（３）
即ちＤＤＳ回路部３６で処理した周波数は消え、ビット数のみの関係となる。

周波数差検出部３のＤＤＳ回路部３６の出力信号は、鋸波に限ることなく、時間と共に信号値が増加、減少を繰り返す周波数信号であればよく、例えば正弦波であってもよい。また周波数差検出部３としては、ｆ１とｆ２とをカウンタによりカウントし、そのカウント値の差分値からΔｆｒに相当する値を差し引いて、得られたカウント値に対応する値を出力するようにしてもよい。
以上の実施の形態では、第１の水晶振動子１０及び第１の発振回路１は温度検出値を取り出す役割と水晶発振器の出力を作成する役割とを持っている。即ち発振回路１は温度検出のための発振回路と、水晶発振器の出力用の発振回路とを共用している。しかし本発明は、例えば水晶振動子を３個用意すると共に発振回路を３個用意し、例えば図１の構成において、第３の水晶振動子と当該水晶振動子に接続された第３の発振回路とを用意し、第３の発振回路の出力を水晶発振器の出力とし、残りの第１の発振回路及び第２の発振回路の発振出力を周波数差検出部に入力し温度検出値を得るようにしてもよい。この場合、ＯＣＸＯとＴＣＸＯとを組み合わせたものとするならば、第３の発振回路の出力がＤＤＳ回路部２０１のクロック信号として使用されることになる。