JP2014068316A - 発振装置 - Google Patents

Abstract

【課題】晶振動子が置かれる雰囲気の温度を検出し、その検出結果に基づいて加熱部を制御して前記雰囲気の温度を一定にする水晶発振器（ＯＣＸＯ）を備えた発振装置において、周波数の安定度の高い発振出力を得ることができる発振装置を提供する。
【解決手段】第１及び第２の水晶振動子１０、２０の発振出力をｆ１、ｆ２とし、基準温度における前記発振出力の発振周波数を夫々ｆ１ｒ、ｆ２ｒとすると、周波数差検出部３により、｛（ｆ２−ｆ１）／ｆ１｝−｛（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ｝を演算する。この値と水晶振動子１０、２０の置かれている雰囲気の温度設定値との偏差分の積分値に基づいて得た値を、ＰＬＬを含む本体回路部２００に入力される周波数設定値を補正する周波数補正値とする。
【選択図】図１

Description

本発明は、水晶振動子が置かれる雰囲気の温度を調節しながら発生させたクロック信号に基づいて、周波数設定値に応じた発振出力を生成するためのＰＬＬを含む発振装置に関する。

水晶発振器は、極めて高い周波数安定度が要求される発振装置に組み込まれる場合には、通常ＯＣＸＯ（oven controlled crystal oscillator）が一般的に用いられている。ＯＣＸＯにおける温度制御は、サーミスタを温度検出器として用い、オペアンプ、抵抗、コンデンサなどのディスクリート部品を用いて構成されていたが、アナログ部品の個々のばらつきや経年変化により、例えば±２０ｍ℃もの温度制御を行うことはできなかった。

しかしながら基地局や中継局などにおいて、極めて高い安定度のクロック信号を安価に用いることが要求されており、このため従来のＯＣＸＯでは対応が困難な状況が予想される。特に、ＯＣＸＯのように温度制御を行う場合であっても、例えば外気温の急激な変動に基づく水晶発振器が置かれている雰囲気の温度の変化や温度制御に不具合が発生した場合などには、周波数の安定度を低下させる要因ともなる。

特許文献１の図２及び図３には、共通の水晶片に２対の電極を設けて２つの水晶振動子（水晶共振子）を構成することが記載されている。また段落００１８には、温度変化に応じて２つの水晶振動子の間で周波数差が現れるので、この周波数差を計測することにより温度を計測することと同じになると記載されている。そしてこの周波数差Δｆと補正すべき周波数の量との関係をＲＯＭに記憶させ、Δｆに基づいて周波数補正量を読み出している。
しかしながらこの手法は、温度検出に基づいて発振周波数を補正するＴＣＸＯ（temperature compensated crystal oscillator）に関するものであり、ＯＣＸＯに関するものではない。
そして段落００１９に記載されているように、所望の出力周波数ｆ０と、２つの水晶振動子の夫々の周波数ｆ１、ｆ２と、について、ｆ０≒ｆ１≒ｆ２の関係となるように水晶振動子の調整を行う必要があるため、水晶振動子の製造工程が複雑になる上、高い歩留まりが得られないという課題がある。更にまた各水晶振動子からの周波数信号であるクロックを一定時間カウントしてその差分（ｆ１−ｆ２）を求めているため、検出時間に検出精度が直接影響し、高精度な温度補償が困難である。

特開２００１−２９２０３０号

本発明はこのような事情の下になされたものであり、その目的は、水晶振動子が置かれる雰囲気の温度を検出し、その検出結果に基づいて加熱部を制御して前記雰囲気の温度を一定にする水晶発振器（ＯＣＸＯ）を備えた発振装置において、周波数の安定度の高い発振出力を得ることができる発振装置を提供することにある。

本発明に係る発振装置は、水晶振動子に接続されたクロック出力用の発振回路の出力をクロック信号とし、周波数設定値に応じた発振装置の発振出力を生成するためのＰＬＬを含む本体回路部を備えた発振装置であって、
前記水晶振動子が置かれる雰囲気の温度の一定化を図るための加熱部と、
水晶片に第１の電極を設けて構成した第１の水晶振動子と、
水晶片に第２の電極を設けて構成した第２の水晶振動子と、
これら第１の水晶振動子及び第２の水晶振動子に夫々接続された第１の発振回路及び第２の発振回路と、
第１の発振回路の発振周波数をｆ１、基準温度における第１の発振回路の発振周波数をｆ１ｒ、第２の発振回路の発振周波数をｆ２、基準温度における第２の発振回路の発振周波数をｆ２ｒとすると、ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応する値を温度検出値として求める周波数差検出部と、
前記加熱部の温度設定値と前記温度検出値との偏差分を取り出す加算部と、
この加算部にて取り出された偏差分を積分して出力する積分回路部と、
この積分回路部から出力された積分値に基づいて前記加熱部に供給される電力を制御する回路部と、
前記積分回路部から出力された積分値に基づいて、前記雰囲気の温度が前記加熱部の温度設定値と異なることに起因して前記クロック信号が変化することに基づく前記本体回路部の出力周波数を補正するための周波数補正値を取得する補正値取得部と、
前記周波数設定値に前記周波数補正値を加算する加算部と、を備えたことを特徴とする。

上述の発振装置は、下記の特徴を備えていてもよい。
（ａ）前記クロック出力用の発振回路と前記第１の発振回路及び第２の発振回路の一方とが共用されていること。
（ｂ）ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応する値は、｛（ｆ２−ｆ２ｒ）／ｆ２ｒ｝−｛（ｆ１−ｆ１ｒ）／ｆ１ｒ｝であること。
（ｃ）第１の発振回路及び第２の発振回路は各々オーバートーンを発振出力とすること。
（ｄ）前記本体回路部は、前記クロック信号と、前記補正された周波数設定値とに基づいて発生させた周波数信号を前記ＰＬＬの位相比較器に出力するＤＤＳ回路部を備えていること。
（ｅ）前記補正値取得部は、前記積分回路部が積分値を出力する間隔に対し、前記加算部にて周波数設定値に周波数補正値を加算する間隔が長くなるように、周波数補正値の出力を予め設定された間隔で間引きすること。

本発明によれば、水晶振動子が置かれる雰囲気の温度に対応している積分回路部の積分値から得た周波数補正値により、ＰＬＬを含む本体回路部に入力される周波数設定値を補正することにより、前記雰囲気温度の変化の影響を相殺して安定度の高い発振出力を得ることができる。

本発明の実施形態の全体構成を示すブロック図である。 本発明の実施形態の一部を示すブロック図である。 図２に示す一部の出力の波形図である。 図２に示す、ＤＤＳ回路部を含むループにおいてロックしていない状態を模式的に示す各部の波形図である。 図２に示す、ＤＤＳ回路部を含むループにおいてロックしている状態を模式的に示す各部の波形図である。 上記の実施形態に対応する実際の装置について前記ループにおける各部の波形図である。 第１の発振回路の周波数ｆ１及び第２の発振回路の周波数ｆ２と温度との関係を示す周波数温度特性図である。 ｆ１の変化率及びｆ２の変化率の各々を基準温度における値で正規化した値と温度との関係を示す周波数温度特性図である。 ｆ１の変化率を基準温度の値で正規化した値とｆ２の変化率を基準温度の値で正規化した値との差分ΔＦと温度との関係を示す周波数温度特性図である。 周波数差検出部のディジタル出力値と温度との関係を示す特性図である。 加熱部の制御回路を示す回路図である。 上記実施形態にかかる発振装置の構造を示す概略縦断側面図である。 ループフィルタの出力とヒータ回路の電圧、環境温度との関係を示す特性図である。 水晶振動子が置かれる環境温度と出力周波数との関係を示す特性図である。 補正値取得部を示すブロック図である。 制御回路部からの出力周波数の温度特性図である。

図１は本発明の実施形態にかかる発振装置の全体を示すブロック図である。この発振装置は、設定された周波数の周波数信号（発振出力）を出力する周波数シンセサイザとして構成され、水晶振動子を用いた電圧制御発振器１００と、この電圧制御発振器１００におけるＰＬＬを構成する制御回路部２００（本体回路部）と、前記ＰＬＬの参照信号を生成するＤＤＳ回路部２０１を動作させるためのクロック信号を生成する水晶発振器（符号は付していない）と、この水晶発振器における水晶振動子１０、２０の置かれる雰囲気の温度（以下、環境温度という）を調整するための加熱部であるヒータ回路５と、を備えている。従って水晶発振器はＯＣＸＯである。

またこの発振装置は、制御回路部２００から出力される出力周波数の温度補償を行う機能も備えている。温度補償を行う回路部分については符号を付していないが、図１における制御回路部２００よりも左側部分に相当し、前記ヒータ回路５を制御するための回路部分と共用化している。
制御回路部２００は、ＤＤＳ（Direct Digital Synthesizer）回路部２０１から出力する参照信号（リファレンスクロック）と、電圧制御発振器１００の出力を分周器２０４で分周したクロックの位相とを位相周波数比較部２０５にて比較し、その比較結果である位相差がチャージポンプ２０４によりアナログ化される。アナログ化された信号はループフィルタ２０６に入力され、ＰＬＬ（Phase locked loop）が安定するように制御される。従って制御回路部２００は、ＰＬＬを含んでいる。ここでＤＤＳ回路部２０１は、後述の第１の発振回路１から出力される周波数信号をクロック信号として用い、目的とする周波数の信号を出力するための周波数設定値（ディジタル値）が入力されている。

しかし前記クロック信号の周波数（第１の発振回路１の発振周波数）が温度特性をもっているため、この温度特性が発振出力に与える影響をキャンセルするためにＤＤＳ回路部２０１に入力される前記周波数設定値に後述の周波数補正値に対応する信号を加算部４２にて加算している。ＤＤＳ回路部２０１に入力される周波数設定値を補正することで、クロック信号の温度特性変動分に基づいて発振装置から出力される発振出力の周波数（以下、出力周波数という）の変動温度分がキャンセルされ、電圧制御発振器１００からの出力周波数が安定することになる。

この実施の形態は、以下に述べるようにクロック信号を出力する水晶発振器がＯＣＸＯとして構成されており、このためクロック信号の周波数は安定しているので、当該クロック信号の温度特性は見えてこないといえる。しかしヒータの不具合などが起こったときや、外気温の急激な変動に基づく環境温度の変化に対して、クロック信号の温度特性変動分に基づく制御回路部２００の出力周波数の変動分を補償するように構成しておくことにより、極めて信頼性の高い周波数シンセサイザを構成することができる利点がある。

次に本発明の水晶発振器に相当するＯＣＸＯの部分について説明する。この水晶発振器は、第１の水晶振動子１０及び第２の水晶振動子２０を備えており、これら第１の水晶振動子１０及び第２の水晶振動子２０は、例えばＡＴカットの共通の水晶片Ｘｂを用いて構成されている。即ち例えば短冊状の水晶片Ｘｂの領域を長さ方向に２分割し、各分割領域（振動領域）の表裏両面に励振用の電極を設ける。従って一方の分割領域と一対の電極１１、１２とにより第１の水晶振動子１０が構成され、他方の分割領域と一対の電極２１、２２とにより第２の水晶振動子２０が構成される。このため第１の水晶振動子１０及び第２の水晶振動子２０は熱的に結合されたものということができる。

第１の水晶振動子１０及び第２の水晶振動子２０には夫々第１の発振回路１及び第２の発振回路２が接続されている。これら発振回路１、２の出力は、いずれについても例えば水晶振動子１０、２０のオーバートーン（高調波）であってもよいし、基本波であってもよい。オーバートーンの出力を得る場合には、例えば水晶振動子と増幅器とからなる発振ループ内にオーバートーンの同調回路を設けて、発振ループをオーバートーンで発振させてもよい。あるいは発振ループについては基本波で発振させ、発振段の後段、例えばコルピッツ回路の一部である増幅器の後段にＣ級増幅器を設けてこのＣ級増幅器により基本波を歪ませると共にＣ級増幅器の後段にオーバートーンに同調する同調回路を設けて、結果として発振回路１、２からいずれも例えば３次オーバートーンの発振周波数を出力するようにしてもよい。

ここで便宜上、第１の発振回路１から周波数ｆ１の周波数信号が出力され、第２の発振回路２から周波数ｆ２の周波数信号が出力されるものとすると、周波数ｆ１の周波数信号は、前記制御回路部２００にクロック信号として供給される。この観点において、第１の水晶振動子１０及び第１の発振回路１はクロック信号を出力する水晶振動子、及びクロック出力用の発振回路に相当している。なお、第１の発振回路１に替えて第２の発振回路２をクロック出力用の発振回路に選んでもよいことは勿論である。

図１において３は周波数差検出部であり、この周波数差検出部３は概略的な言い方をすれば、ｆ１とｆ２との差分と、Δｆｒとの差分である、ｆ２−ｆ１−Δｆｒを取り出すための回路部である。Δｆｒは、基準温度例えば２５℃におけるｆ１（以下、基準温度における第１の発振回路１の発振周波数をｆ１ｒと記す）とｆ２（以下、基準温度における第２の発振回路２の発振周波数をｆ２ｒと記す）との差分である。ここでｆ１とｆ２との差分の一例を挙げれば、例えば数ＭＨｚである。本発明は、周波数差検出部３によりｆ１とｆ２との差分に対応する値と、基準温度例えば２５℃におけるｆ１とｆ２との差分に対応する値との差分であるΔＦを計算することにより成り立つ。この実施形態の場合、より詳しく言えば、周波数差検出部３で得られる値は、｛（ｆ２−ｆ１）／ｆ１｝−｛（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ｝である。ただし、図面では周波数差検出部３の出力の表示は略記している。

図２は、周波数差検出部３の具体例を示している。３１はフリップフロップ回路（Ｆ／Ｆ回路）であり、このフリップフロップ回路３１の一方の入力端に第１の発振回路１からの周波数ｆ１の周波数信号が入力され、他方の入力端に第２の発振回路２から周波数ｆ２の周波数信号が入力され、第１の発振回路１からの周波数ｆ１の周波数信号により第２の発振回路２からの周波数ｆ２の周波数信号をラッチする。以下において記載の冗長を避けるために、ｆ１、ｆ２は、周波数あるいは周波数信号そのものを表しているとして取り扱う。フリップフロップ回路３１からは、ｆ１とｆ２との周波数差に対応する値である（ｆ２−ｆ１）／ｆ１の周波数をもつ信号が出力される。

フリップフロップ回路３１の後段には、ワンショット回路３２が設けられ、ワンショット回路３２では、フリップフロップ回路３１から得られたパルス信号における立ち上がりにてワンショットのパルスを出力する。図３はここまでの一連の信号を示したタイムチャートである。
ワンショット回路３２の後段にはＰＬＬ（Phase Locked Loop）が設けられ、このＰＬＬは、ラッチ回路３３、積分機能を有するループフィルタ３４、加算部３５及びＤＤＳ回路部３６により構成されている。ラッチ回路３３はＤＤＳ回路部３６から出力された鋸波をワンショット回路３２から出力されるパルスによりラッチするためのものであり、ラッチ回路３３の出力は、前記パルスが出力されるタイミングにおける前記鋸波の信号レベルである。ループフィルタ３４は、この信号レベルである直流電圧を積分し、加算部３５はこの直流電圧とΔｆｒ（基準温度例えば２５℃におけるｆ１（ｆ１ｒ）とｆ２（ｆ２ｒ）との差分）に対応する直流電圧と加算する。Δｆｒに対応する直流電圧のデータは図２に示すメモリ３０に格納されている。

この例では加算部３５における符号は、Δｆｒに対応する直流電圧の入力側が「＋」であり、ループフィルタ３４の出力電圧の入力側が「−」となっている。ＤＤＳ回路部３６には、加算部３５にて演算された直流電圧、即ちΔｆｒに対応する直流電圧からループフィルタ３４の出力電圧を差し引いた電圧が入力され、この電圧値に応じた周波数の鋸波が出力される。ＰＬＬの動作の理解を容易にするために図４に極めて模式的に各部の出力の様子を示し、かつ直感的に把握できるようにするために極めて模式的な説明をしておく。装置の立ち上げ時には、Δｆｒに対応する直流電圧が加算部３５を通じてＤＤＳ回路部３６に入力され、例えばΔｆｒが５ＭＨｚであるとすると、この周波数に応じた周波数の鋸波がＤＤＳ回路部３６から出力される。

前記鋸波がラッチ回路３３により（ｆ２−ｆ１）に対応する周波数のパルスでラッチされるが、（ｆ２−ｆ１）が例えば６ＭＨｚであるとすると、鋸波よりもラッチ用のパルスの周期が短いことから、鋸波のラッチポイントは図４（ａ）に示すように徐々に下がっていき、ラッチ回路３３の出力及びループフィルタ３４の出力は図４（ｂ）、（ｃ）に示すようにマイナス側に徐々に下がっていく。加算部３５におけるループフィルタ３４の出力側の符号が「−」であることから、加算部３５からＤＤＳ回路部３６に入力される直流電圧が上昇する。このためＤＤＳ回路部３６から出力される鋸波の周波数が高くなり、ＤＤＳ回路部３６に６ＭＨｚに対応する直流電圧が入力されたときに、鋸波の周波数が６ＭＨｚとなって図５（ａ）〜（ｃ）に示すようにＰＬＬがロックされる。このときにループフィルタ３４から出力される直流電圧は、Δｆｒ−（ｆ２−ｆ１）＝−１ＭＨｚに対応した値となる。つまりループフィルタ３４の積分値は、５ＭＨｚから６ＭＨｚへ鋸波が変化するときの１ＭＨｚの変化分の積分値に相当するということができる。

この例とは逆に、Δｆｒが６ＭＨｚ、（ｆ２−ｆ１）が５ＭＨｚの場合には、鋸波よりもラッチ用のパルスの周期が長いために、図４（ａ）に示すラッチポイントは徐々に高くなり、これに伴い、ラッチ回路３３の出力及びループフィルタ３４の出力も上昇する。このため加算部３５において差し引かれる値が大きくなるので、鋸波の周波数が徐々に下がり、やがて（ｆ２−ｆ１）と同じ５ＭＨｚとなったときにＰＬＬがロックされる。このときにループフィルタ３４から出力される直流電圧は、Δｆｒ−（ｆ２−ｆ１）＝１ＭＨｚに対応した値となる。なお、図６は実測データであり、この例では時刻ｔ０にてＰＬＬがロックしている。

ところで既述のように実際には周波数差検出部３の出力、即ち図２に示す平均化回路３７の出力は、｛（ｆ２−ｆ１）／ｆ１｝−｛（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ｝の値を３４ビットのディジタル値で表した値である。−５０℃付近から１００℃付近までのこの値の集合は、（ｆ１−ｆ１ｒ）／ｆ１ｒ＝ＯＳＣ１（単位はｐｐｍあるいはｐｐｂ）、（ｆ２−ｆ２ｒ）／ｆ２ｒ＝ＯＳＣ２（単位はｐｐｍあるいはｐｐｂ）とすると、温度に対する変化はＯＳＣ２−ＯＳＣ１と実質同じカーブとなる。従って周波数差検出部３の出力（言い替えると、基準温度からの変動温度分に応じた周波数ずれ情報）は、ＯＳＣ２−ＯＳＣ１＝温度データとして取り扱うことができる。

またフリップフロップ３１においてｆ２をｆ１によりラッチする動作は非同期であることから、メタステーブル（入力データをクロックのエッジでラッチする際、ラッチするエッジの前後一定時間は入力データを保持する必要があるが、クロックと入力データとがほぼ同時に変化することで出力が不安定になる状態）など不定区間が生じる可能性もあり、ループフィルタ３４の出力には瞬間誤差が含まれる可能性がある。このためループフィルタ３４の出力側に、予め設定した時間における入力値の移動平均を求める平均化回路３７を設け、前記瞬間誤差が生じても取り除くようにしている。平均化回路３７を設けることにより、最終的に変動温度分の周波数ずれ情報を高精度に取得することができるが、平均化回路３７を設けない構成としてもよい。

ここでＰＬＬのループフィルタ３４にて得られた変動温度分の周波数ずれ情報であるＯＳＣ２−ＯＳＣ１に関して図７から図１０を参照して説明する。図７は、ｆ１及びｆ２を基準温度で正規化し、温度と周波数との関係を示す特性図である。ここでいう正規化とは、例えば２５℃を基準温度とし、温度と周波数との関係について基準温度における周波数をゼロとし、基準温度における周波数からの周波数のずれ分と温度との関係を求めることを意味している。第１の発振回路１における２５℃のときの周波数をｆ１ｒ、第２の発振回路２における２５℃のときの周波数をｆ２ｒとすると、つまり２５℃におけるｆ１、ｆ２の値を夫々ｆ１ｒ、ｆ２ｒとすると、図７の縦軸の値は（ｆ１−ｆ１ｒ）及び（ｆ２−ｆ２ｒ）ということになる。

また図８は、図７に示した各温度の周波数について、基準温度（２５℃）における周波数に対する変化率を表わしている。従って図８の縦軸の値は、（ｆ１−ｆ１ｒ）／ｆ１ｒ及び（ｆ２−ｆ２ｒ）／ｆ２ｒであり、即ち既述のようにＯＳＣ１及びＯＳＣ２である。なお図８の縦軸の値の単位はｐｐｍである。

図９は、（ＯＳＣ２−ＯＳＣ１）と温度との関係を示しており、図１０は、この（ＯＳＣ２−ＯＳＣ１）に対応する周波数差検出部３のディジタル出力値と温度との関係を示している。これらによれば、（ＯＳＣ２−ＯＳＣ１）が温度に対して直線関係にあることが分かる。従って（ＯＳＣ２−ＯＳＣ１）は基準温度からの変動温度ずれ分に対応していることが分かる。

図１に説明を戻すと、周波数差検出部３の出力値は、実質（ＯＳＣ２−ＯＳＣ１）であり、この値は図１０に示したように水晶振動子１０、２０が置かれている環境温度の検出値ということができる。そこで周波数差検出部３の後段に加算部（偏差分取り出し回路）６を設け、ディジタル信号である温度設定値（設定温度におけるＯＳＣ２−ＯＳＣ１の３４ビットのディジタル値）と周波数差検出部３の出力であるＯＳＣ２−ＯＳＣ１との差分を取り出すようにしている。設定温度は、水晶発振器の出力を得るための第１の水晶振動子１０に対応するＯＳＣ１の値が温度変化により変動しにくい温度を選択することが好ましい。この温度は図８に示すＯＳＣ１と温度との関係カーブにおいて例えばボトム部分に対応する５０℃が選択される。なお、ＯＳＣ１の値が温度変化により変動しにくい温度という観点では１０℃を設定温度としてもよく、この場合には室温よりも低い場合もあるので、加熱部及びペルチェ素子などの冷却部と組み合わせた温調部を設けることになる。
そして加算部６の後段には積分回路部に相当するループフィルタ６１が設けられている。

更にループフィルタ６１の後段には、ＰＷＭ内挿部６２が設けられている。ＰＷＭ内挿部６２は、ループフィルタ６１から出力される１４ビットのディジタル信号（−２^１３から＋２^１３ までの２の補数）を一定時間のパルス信号で表現する変換を行う。例えば最小Ｈパルス幅が１０ｎｓｅｃの場合には、２^１４ ＊１０^−９ ＝１６．３８４ｍｓｅｃを一定時間とし、その間のパルス数ディジタル信号を表現する。具体的には次のように表される。１４ビットのディジタル値がゼロのときには、１６．３８４ｍｓｅｃ間のＨパルス数は２^１３ 個である。１４ビットのディジタル値が−２^１３のときには、１６．３８４ｍｓｅｃ間のＨパルス数はゼロ個である。１４ビットのディジタル値が２^１３ −１のときには、１６．３８４ｍｓｅｃ間のＨパルス数は２^１４ −１個である。

ＰＷＭ内挿部６２の後段には、ローパスフィルタ（ＬＰＦ）６３が設けられ、ＰＷＭ内挿部６２からの出力を平均化して当該出力であるパルス数に応じた直流電圧を出力する。即ち、この例ではＰＷＭ内挿部６２及びローパスフィルタ６３は、ディジタル値をアナログ値に変換するためのものであり、これらを用いることに代えてディジタル／アナログ変換器を用いてもよい。

ローパスフィルタ（ＬＰＦ）６３の後段には、加熱部に相当するヒータ回路５が設けられている。このヒータ回路５は、図１１に示すようにローパスフィルタ６３の出力端がベースに接続されると共に電源部Ｖｃからコレクタに電圧が供給されるトランジスタ６４とこのトランジスタ６４のエミッタとアースとの間に接続された抵抗６５とからなる。トランジスタ６４のベースに供給される電圧と、トランジスタ６４の消費電力及び抵抗６５の消費電力との合計電力と、の関係は直線関係になっており、このため既述の温度データと設定温度との差分に応じて発熱温度が直線的に制御される。この例では、トランジスタ６４も発熱部の一部であることから、ヒータとヒータ制御回路とが兼用されたヒータ回路５という表現を用いている。

図１２は、図１に示す発振装置の概略構造を示す図である。５１は容器、５２は容器５１内に設けられたプリント基板である。プリント基板５２の上面側には、水晶振動子１０、２０と、発振回路１、２及び周波数差検出部３などを含むディジタル処理を行う回路をワンチップ化した集積回路部３００及び制御回路部２００などが設けられている。またプリント基板５２の下面側には、例えば水晶振動子１０、２０と対向する位置にヒータ回路５が設けられ、このヒータ回路５の発熱により、水晶振動子１０、２０が設定温度に維持されている。また、図１２に示した例では、水晶振動子１０、２０が置かれている雰囲気の温度（環境温度）は、容器５１の空間内の温度に相当する。

またこの実施の形態に係る発振装置は、既述のように制御回路部２００の出力周波数の温度補償を行う機能も備えている。即ちこの例の発振装置は、ＯＣＸＯとＴＣＸＯとを組み合わせたものである。この温度補償の機能は、水晶振動子１０、２０、発振回路１、２、周波数差検出部３、補正値取得部４及び加算部４２により実現される。即ち、周波数差検出部３は、ヒータ回路５の温度制御を行う部分の一部であるが、前記温度補償を実行する機能も兼ね備えている。
具体的には、周波数差検出部３にて得られた変動温度分の周波数ずれ情報は、ヒータ回路５の設定温度に対する偏差分が取り出された後、ループフィルタ６１にて積分され、図１に示す補正値取得部４１に入力され、ここでＤＤＳ回路部２０１の周波数設定値に対する周波数補正値が演算される。周波数ずれ情報については既に述べたとおりである。

図９、図１０に示すように、周波数差検出部３の出力である周波数ずれ情報（ＯＳＣ２−ＯＳＣ１）と、水晶振動子１０、２０が置かれている環境温度との間には直線関係があり、この観点で周波数ずれ情報は環境温度の検出値に対応している。次に、この周波数ずれ情報から、温度設定値（設定温度におけるＯＳＣ２−ＯＳＣ１）を差し引き（加算部６）、その結果を積分して得たループフィルタ６１の出力と、環境温度との関係を図１３に示す。

既述のようにループフィルタ６１の出力は、ＰＷＭ内挿部６２及びＬＰＦ６３を経てヒータ回路５に供給される直流電圧に変換される。このとき図１３に示すように、ループフィルタ６１の出力が大きいとヒータ回路５に供給される電圧が高くなり、その出力が小さいと電圧は低くなる。そして、環境温度が低くなると、ヒータ回路５に供給する電圧を高くするように調整が行われる一方、環境温度が高くなるとヒータ回路５に供給する電圧は低くなる関係がある。これらの対応関係から、ループフィルタ６１の出力と環境温度との間にも直線関係が存在することが分かる。

一方、図１４は、当該水晶振動子１０、２０が置かれている環境温度を変化させたときの制御回路部２００からの出力周波数の温度特性を模式的に示している。実際には、図１４の縦軸は、基準温度（２５℃）における出力周波数に対する周波数偏差の変化率（（ｆ−ｆｒ）／ｆｒ）を表わしている。
図１４に示した結果によれば、水晶振動子１０、２０が置かれている環境温度が変化すると、制御回路部２００からの出力周波数が変化する。そして、この環境温度と出力周波数（周波数偏差）との関係もほぼ直線的で近似できることが分かった。これは、環境温度の変化に応じて第１の発振回路１の発振周波数が変化し、この周波数信号がクロック信号としてＤＤＳ回路部２０１に入力されることにより、ＤＤＳ回路部２０１から出力される参照信号の周波数が変化してしまうことに起因するのではないかと考えられる。

そこで本実施の形態の発振装置は、水晶振動子１０、２０が置かれている環境温度の変化に起因する出力周波数の変化をキャンセルするために、ＤＤＳ回路部２０１に入力される周波数設定値を補正している。本例では、周波数設定値を補正するための周波数補正値を得る手法として、図１３、図１４に記載の直線関係を利用している。即ち、水晶振動子１０、２０が置かれている環境温度と制御回路部２００の出力周波数（周波数偏差）とが直線関係にあり（図１４）、また環境温度とループフィルタ６１の出力とが直線関係にある場合には（図１３）、当該出力周波数はループフィルタ６１の出力とも直線関係にあるといえる。

ここでＤＤＳ回路部２０１は、波形テーブルのアドレスに対応させて鋸波や正弦波の振幅データをメモリに記憶しておき、第１の発振回路１から取得したクロック信号と同期して振幅データを読み出すことにより、参照信号を出力する。このとき、メモリ３０から取得した周波数設定値に基づいて波形テーブルのアドレスの読み飛ばし幅を増減することにより、周波数設定値に応じた周波数を持つ参照信号が出力される。このため、クロック信号の発振周波数が変化すると、波形テーブルから振幅データが読み出される周期が変化してしまい、周波数設定値に応じた周波数を持つ参照信号が得られない。

そこで、本例の発振装置は、第１の発振回路１から出力されるクロック信号の周波数偏差とループフィルタ６１の出力との直線関係を利用し、ループフィルタ６１の出力に適切なゲインを乗じ、ＤＤＳ回路部２０１の周波数設定値を補正することにより、前記環境温度の変化が出力周波数に与える影響をキャンセルしている。周波数設定値を補正することにより、波形テーブルのアドレスの読み飛ばし幅を変化させて、環境温度が一定に保たれている場合と同様の状態で制御回路部２００のＰＬＬを動作させている。

上述の周波数設定値の補正を実行する手段として、本発振装置は、ループフィルタ６１の出力を取得して周波数補正値を得る補正値取得部４１と、この補正値取得部４１にて得た周波数補正値を周波数設定値に加算する加算部４２とを備えている。
図１５に示すように、補正値取得部４１は、ループフィルタ６１から出力された１４ビットのディジタル信号に予め設定されたゲインを乗じる増幅器４１１と、増幅器４１１の出力を予め設定された間隔で間引きしてから加算部４２に出力するデシメーションフィルタ４１２とを備えている。

増幅器４１１は、図１４に示した周波数偏差の実線がキャンセルされるように、周波数偏差が０の位置の横軸に対して線対称な補正量算出線（同図中、破線で示してある）に比例する周波数補正値が加算されるように前記ディジタル信号の符号を反転させる。また、増幅器４１１のゲインの大きさは、周波数補正値が周波数設定値に加算されたとき、正確なクロック信号が入力された場合と同様の出力周波数を発振可能な大きさに調整されている。
後段のデシメーションフィルタ４１２は、急激な環境温度の変化があった場合などに、周波数設定値の値が高い頻度で大幅に補正された結果、出力周波数が急激に変動するのを防ぐため、ディジタル信号が出力される間隔よりも加算部４２にて周波数補正値に周波数補正値を加算する間隔が長くなるように、周波数補正値の出力を予め設定された間隔で間引きし、大幅な変動を補間して滑らかにする。

次に上述の実施の形態の全体の動作についてまとめる。この発振装置の水晶発振器に着目すると、水晶発振器の出力は第１の発振回路１から出力される周波数信号に相当する。そしてヒータ回路５により水晶振動子１０、２０の置かれる環境温度が設定温度になるように加熱されている。第１の水晶振動子１０及び第１の発振回路１は、水晶発振器の出力である周波数信号を生成するものであるが、第２の水晶振動子２０及び第２の発振回路２と共に温度検出部としての役割を持っている。これら発振回路１、２から各々得られる周波数信号の周波数差に対応する値ＯＳＣ２−ＯＳＣ１は、既述のように水晶振動子１０、２０が置かれている環境温度に対応し、加算部６にて温度設定値（例えば５０℃におけるＯＳＣ２−ＯＳＣ１の値）との差分が取り出される。

この差分はループフィルタ６１で積分され、その後直流電圧に変換されてヒータ回路５の制御電力が調整される。図１０に示す特性図からわかるように、５０℃のときのＯＳＣ１の値を−１．５×１０^５とすると、加算部６の出力は、温度が５０℃よりも低いときには正の値であって、温度が下がるに従って大きくなる。従って、この値の積分値を出力するループフィルタ６１の作用によれば、水晶振動子１０、２０が置かれている環境温度が５０℃よりも低くなるほど、ヒータ回路５の供給される電圧（制御電力）が大きくなる。また環境温度が５０℃よりも高いときには加算部６の出力は負の値になり、この値が積分されることにより、温度が上がるにつれてループフィルタ６１の出力の絶対値は大きくなる。従って前記環境温度が５０℃よりも高くなるほど、ヒータの供給電力が小さくなるように作用する。このため水晶振動子１０、２０が置かれる環境温度は設定温度である５０℃に維持されようとするので、発振出力である第１の発振器１の発振周波数が安定する。この結果、第１の発振器１からの出力をクロック信号として用いている制御回路部２００において、位相比較部２０５に供給される参照信号の周波数が安定するので、発振装置（周波数シンセサイザ）の出力である電圧制御発振器１００からの出力周波数も安定する。

また、ループフィルタ６１の積分値は補正値取得部４１にも出力され、内部の増幅器４１にてゲイン調整された後、デシメーションフィルタ４１２により出力間隔を間引きして、加算部４２にて周波数設定値との加算を行う。
図１に示すように第１の水晶振動子１０及び第２の水晶振動子２０は共通の水晶片Ｘｂを用いて構成され、互いに熱的に結合されていることから、発振回路１１、１２の周波数差は、環境温度に極めて正確に対応した値であり、従って周波数差検出部３の出力は、水晶振動子１０、２０が置かれている環境温度と基準温度（この例では２５℃）との温度差を示す情報である。よって、この温度検出値から温度設定値（設定温度におけるＯＳＣ２−ＯＳＣ１）を差し引いた加算部６の出力は、環境温度と設定温度（この例では５０℃）との差を示す情報となり、この値を積分して得たループフィルタ６１の出力は、環境温度に対応する情報となる。

一方、第１の発振回路１から出力される周波数信号ｆ１は制御回路部２００のメインクロックとして使用されるものであることから、ループフィルタ６１の出力を補正値取得部４１にてゲイン調整して得た周波数補正値は、環境温度がヒータ回路５の設定温度からずれたことによるｆ１の周波数ずれ分に基づく制御回路部２００の動作への影響を相殺するために制御回路部２００の動作を補償するための信号として用いられる。この結果、本実施形態の発振装置の出力である電圧制御発振器１００の出力周波数が変動温度にかかわらず安定したものとなる。

以上のように上述実施の形態によれば、水晶振動子１０、２０の各々から得られる周波数信号の周波数差に相当する値の両者の差分を温度検出値として用い、この温度検出値と設定温度との差を積分することにより、水晶振動子１０、２０の環境温度に対応する情報を取得することができる。そしてこの値は、環境温度がヒータ回路５の設定温度（本例では５０℃）からずれることによる出力周波数のずれと直線関係にあるとみなせることに基づいて、ＰＬＬを構成する制御回路部２００のＤＤＳ回路部２０１に入力される周波数設定値の周波数補正値として利用される。これは、制御回路部２００から出力される出力周波数の温度補償を行っていることに他ならない。

このように周波数シンセサイザがＯＣＸＯとＴＣＸＯとの両方の機能を備えることにより次の利点がある。メーカは周波数シンセサイザの使用温度範囲を定めているが、ユーザが使用温度範囲から外れた環境で周波数シンセサイザを使用した場合でも、出力周波数が安定している。またヒータによる設定温度を高くして、使用温度範囲の上限値を高くしようとする場合には、ヒータの消費電力が大きくなりヒータ回路の規模も大きくなるが、ＴＣＸＯの機能を用いることにより、ヒータの消費電力を抑えることができる利点がある。

上述の例では、水晶振動子１０、２０の各々の３次オーバートーンを発振周波数として取り出しており、オーバートーンの周波数温度特性は温度変化が大きいことから、これらの差分に対応する値は、温度に対して感度がよいということができ、好ましい態様である。しかし水晶振動子１０、２０の各基本波を発振周波数として取り出してこれらの差分に対応する値を温度値として用いてもよい。あるいは水晶振動子１０、２０の一方及び他方から夫々基本波、オーバートーンを取り出し、これらの差分に対応する値を温度値として取り扱ってもよい。

また周波数差検出情報を求めるために、ｆ１とｆ２との差分周波数に対応するパルスを作成し、ＤＤＳ回路部から出力された鋸波信号を前記パルスによりラッチ回路でラッチし、ラッチされた信号値を積分してその積分値を前記周波数差として出力すると共に、この出力とｆ１ｒとｆ２ｒとの差分に対応する値との差分を取り出して、前記ＤＤＳ回路部に入力してＰＬＬを構成している。特許文献１のようにｆ１、ｆ２をカウントしてその差分を取得する場合には、カウント時間が検出精度に直接影響するが、本実施の形態の構成では、このような問題がないため検出精度が高い。実際に両者の方式をシミュレーションにより比較し、周波数をカウントする方式においては２００ｍｓのカウント時間を設定したところ、検出精度について本実施形態の方式の方が約５０倍高いという結果を得た。

周波数差検出部３は、ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応する値として、（ｆ１−ｆ１ｒ）と（ｆ２−ｆ２ｒ）との差分値そのものを用いてもよく、この場合には、図７のグラフが活用されて温度が求められることになる。

上述の実施形態において、図８、図９では、周波数の変化分を「ｐｐｍ」単位で表示しているが、実際のディジタル回路では全て２進数での扱いとなるため、ＤＤＳ回路３６の周波数設定精度は構成ビット数で計算され、例えば３４ビットである。一例を挙げると、図１に示す制御回路部２００に含まれるＤＤＳ回路部２０１に１０ＭＨｚのクロックを供給する場合においてこのクロックの変動周波数が１００Ｈｚの場合
〔変動比率計算〕
１００Ｈｚ／１０ＭＨｚ＝０．００００１
〔ｐｐｍ換算〕
０．００００１＊１ｅ６＝１０〔ｐｐｍ〕
〔ＤＤＳ設定精度換算〕
０．００００１＊２＾３４≒１７１，７９９〔ｒａｔｉｏ−３４ｂｉｔ（仮称）〕となる。

上記の構成の場合、前記周波数設定精度は次の（２）式で表わされる。
１×〔ｒａｔｉｏ−３４ｂｉｔ〕＝１０Ｍ〔Ｈｚ〕／２＾３４≒０．５８ｍ〔Ｈｚ／ｂｉｔ〕 ……（２）
従って１００〔Ｈｚ〕／０．５８ｍ〔Ｈｚ／ｂｉｔ〕≒１７１，７９９〔ｂｉｔ（ｒａｔｉｏ−３４ｂｉｔ）〕となる。
また、０．５８ｍＨｚは１０ＭＨｚに対して、次の（３）式のように計算できる。
０．５８ｍ〔Ｈｚ〕／１０Ｍ〔Ｈｚ〕＊１ｅ９≒０．０５８〔ｐｐｂ〕…（３）
従って（２）、（３）式から、（４）式の関係が成り立つ。

１ｅ９／２＾３４＝０．０５８〔ｐｐｂ／ｒａｔｉｏ−３４ｂｉｔ〕…（４）
即ちＤＤＳ回路３６で処理した周波数は消え、ビット数のみの関係となる。

また、補正値取得部４１にて周波数補正値を取得する手法については図１３〜図１５を用いて説明した手法に限られるものではない。例えばループフィルタ６１の出力と周波数偏差とを直線近似により相関付けることが難しい場合には、高次の近似曲線などでこれらを相関付けてもよいし、ループフィルタ６１の出力と周波数偏差との相関を示すテーブルを予めメモリに格納しておき、これらの相関曲線や相関テーブルに基づいて周波数補正値を求めてもよい。
更にまた上述の例では第１の水晶振動子１０及び第２の水晶振動子２０とは共通の水晶片Ｘｂを用いているが、水晶片Ｘｂが共通化されていなくてもよい。この場合、例えば共通の筐体の中に第１の水晶振動子１０及び第２の水晶振動子２０を配置する例を挙げることができる。このような構成によれば、実質同一の温度環境下に置かれるため、同様の効果が得られる。

周波数差検出部３のＤＤＳ回路部３６の出力信号は、鋸波に限ることなく、時間と共に信号値が増加、減少を繰り返す周波数信号であればよく、例えば正弦波であってもよい。また周波数差検出部３としては、ｆ１とｆ２とをカウンタによりカウントし、そのカウント値の差分値からΔｆｒに相当する値を差し引いて、得られたカウント値に対応する値を出力するようにしてもよい。
以上の実施の形態では、第１の水晶振動子１０及び第１の発振回路１は温度検出値を取り出す役割と水晶発振器の出力を作成する役割とを持っている。即ち発振回路１は温度検出のための発振回路と、水晶発振器の出力用の発振回路とを共用している。しかし本発明は、例えば水晶振動子を３個用意すると共に発振回路を３個用意し、例えば図１の構成において、第３の水晶振動子と当該水晶振動子に接続された第３の発振回路とを用意し、第３の発振回路の出力を水晶発振器の出力とし、残りの第１の発振回路及び第２の発振回路の発振出力を周波数差検出部に入力し温度検出値を得るようにしてもよい。この場合、ＯＣＸＯとＴＣＸＯとを組み合わせたものとするならば、第３の水晶発振回路の出力がＤＤＳ回路部２０１のクロック信号として使用されることになる。

クロック出力用の発振回路に接続された水晶振動子が置かれている環境温度を変化させたときの制御回路部２００からの出力周波数（基準温度からの周波数偏差）の変化をシミュレーションした。
Ａ．シミュレーション条件
発振回路の発振周波数を８４．６ＭＨｚ、制御回路部２００の出力周波数を１９．２ＭＨｚ（分周比Ｎ＝１２４、ＤＤＳ回路部２０１の周波数設定値としては１５４．８３ｋＨｚ）として、発振装置のモデルを作成し、水晶振動子が置かれている環境温度を変化させて出力周波数への影響を確認した。

Ｂ．シミュレーション結果
図１６にシミュレーション結果を示す。グラフの横軸は環境温度〔℃〕、縦軸は出力周波数の偏差（（ｆ−ｆｒ）／ｆｒ、但し、ｆは出力周波数、ｆｒは基準温度（２５℃）のときの出力周波数）〔ｐｐｂ〕を示している。また図中の太線は出力周波数の偏差（補正前）、破線は当該周波数偏差の近似直線（補正値）、細線は各温度における近似直線の値を補正量として、出力周波数の偏差から差し引いた結果（補正後）を示している。
図１６に示した結果によれば、補正前におよそ−１０〜＋１５〔ｐｐｂ〕あった周波数偏差から、直線近似した補正値を差し引くことにより、補正後の周波数偏差がおよそ−２〜＋３〔ｐｐｂ〕の範囲内の値となっている。これは、周波数偏差を適切な直線で補正する手法が有効であり、環境温度と直線関係にあるループフィルタ６１の出力を利用して周波数偏差を改善することが可能であることを示している。

１ 第１の発振回路
２ 第２の発振回路
１０ 第１の水晶振動子
１００ 電圧制御発振器
２００ 制御回路部
２０ 第２の水晶振動子
３ 周波数差検出部
４１ 補正値取得部
４２ 加算部
５ ヒータ回路
６ 加算部

Claims (6)

1. 水晶振動子に接続されたクロック出力用の発振回路の出力をクロック信号とし、周波数設定値に応じた発振装置の発振出力を生成するためのＰＬＬを含む本体回路部を備えた発振装置であって、
   前記水晶振動子が置かれる雰囲気の温度の一定化を図るための加熱部と、
   水晶片に第１の電極を設けて構成した第１の水晶振動子と、
   水晶片に第２の電極を設けて構成した第２の水晶振動子と、
   これら第１の水晶振動子及び第２の水晶振動子に夫々接続された第１の発振回路及び第２の発振回路と、
   第１の発振回路の発振周波数をｆ１、基準温度における第１の発振回路の発振周波数をｆ１ｒ、第２の発振回路の発振周波数をｆ２、基準温度における第２の発振回路の発振周波数をｆ２ｒとすると、ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応する値を温度検出値として求める周波数差検出部と、
   前記加熱部の温度設定値と前記温度検出値との偏差分を取り出す加算部と、
   この加算部にて取り出された偏差分を積分して出力する積分回路部と、
   この積分回路部から出力された積分値に基づいて前記加熱部に供給される電力を制御する回路部と、
   前記積分回路部から出力された積分値に基づいて、前記雰囲気の温度が前記加熱部の温度設定値と異なることに起因して前記クロック信号が変化することに基づく前記本体回路部の出力周波数を補正するための周波数補正値を取得する補正値取得部と、
   前記周波数設定値に前記周波数補正値を加算する加算部と、を備えたことを特徴とする発振装置。
2. 前記クロック出力用の発振回路と前記第１の発振回路及び第２の発振回路の一方とが共用されていることを特徴とする請求項１に記載の発振装置。
3. ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応する値は、｛（ｆ２−ｆ２ｒ）／ｆ２ｒ｝−｛（ｆ１−ｆ１ｒ）／ｆ１ｒ｝であることを特徴とする請求項１または２に記載の発振装置。
4. 第１の発振回路及び第２の発振回路は各々オーバートーンを発振出力とすることを特徴とする請求項１ないし３のいずれか一つに記載の発振装置。
5. 前記本体回路部は、前記クロック信号と、前記補正された周波数設定値とに基づいて発生させた周波数信号を前記ＰＬＬの位相比較器に出力するＤＤＳ回路部を備えていることを特徴とする請求項１ないし４のいずれか一つに記載の発振装置。
6. 前記補正値取得部は、前記積分回路部が積分値を出力する間隔に対し、前記加算部にて周波数設定値に周波数補正値を加算する間隔が長くなるように、周波数補正値の出力を予め設定された間隔で間引きすることを特徴とする請求項１ないし５のいずれか一つに記載の発振装置。

Images