JP5965223B2 - クロック補正回路及びクロック補正方法 - Google Patents
クロック補正回路及びクロック補正方法 Download PDFInfo
- Publication number
- JP5965223B2 JP5965223B2 JP2012147814A JP2012147814A JP5965223B2 JP 5965223 B2 JP5965223 B2 JP 5965223B2 JP 2012147814 A JP2012147814 A JP 2012147814A JP 2012147814 A JP2012147814 A JP 2012147814A JP 5965223 B2 JP5965223 B2 JP 5965223B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- value
- correction
- circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Electric Clocks (AREA)
Description
以下、適宜図面を参照して、本実施の形態にかかるクロック補正回路について説明する。
はじめに、本実施の形態にかかるクロック補正回路が搭載される電子機器の概要について説明する。図2は、本実施の形態にかかるクロック補正回路を搭載した電子機器の一例である電力メータ装置の概略を示す図である。
図3を参照して、クロック補正回路100の概略的な構成について説明する。クロック補正回路100は、動作クロック生成回路110と、補正クロック生成回路120と、時計カウンタ130と、セレクタ140と、出力選択レジスタ150と、を備える。セレクタ140は、外部端子160と接続する。
(1)温度センサの検出した温度及び温度テーブルを基に基本クロック(a)の周波数誤差を算出
(2)温度センサの検出した温度を、温度特性と周波数誤差の関係を示す関係式に代入して基本クロック(a)の周波数誤差を算出
(3)後述する周波数誤差検出器170による周波数誤差の算出
続いて、動作クロック生成回路110の構成を図4を参照して説明する。動作クロック生成回路110は、補正間隔生成回路111と、セレクタ112と、加算器113と、FF(フリップフロップ)114と、動作クロック補正回路115とを有する。
続いて、補正クロック生成回路120の詳細について説明する。図9は、補正クロック生成回路120の構成を示すブロック図である。補正クロック生成回路120は、カウンタ初期値算出回路121と、カウンタ122と、アンダーフロー検出回路123と、トグル回路124とを備える。補正クロック生成回路120には、フリップフロップ114のレジスタ値(d)の下位mビット値(g)と、動作クロック(f)と、第2クロック(h)と、が入力される。
続いてクロック補正回路100の効果について説明する。動作クロック生成回路110は、一定期間で周波数誤差が補正された動作クロックを出力する。詳細には、動作クロック生成回路110は、一定タイミングで基本クロック(a)(第1クロック)の周波数誤差に相当する値(誤差値)を固定値の累算値に反映(加算)する。そして動作クロック生成回路110は、累積値の所定ビット(図5では上位2ビット目)が変化したタイミングで補正を一括して行うことにより一定期間で周波数誤差が補正された動作クロックを出力する。上述の説明では、分解能が30.5ppm未満の周波数誤差の値を下位mビット値(g)として累積している。すなわち、動作クロックの各エッジタイミングでは、動作クロックの状態変化に反映されていない周波数誤差が下位mビット値(g)として記憶されている。換言すると、動作クロックの状態が変化するタイミング(つまりエッジタイミング)の累算値内には、所定ビットより下位のビット値が残存している。この残存しているビット値(下位ビット値)は、動作クロックの対象となるエッジタイミングの判定に直接的には扱うことができなかったビット値である。
続いて、図3に示すクロック補正回路100の具体的な構成例について説明する。動作クロック生成回路110に補正値の算出方法は、例えば前述の3通り((1)温度特性テーブル、(2)温度特性算出式、(3)周波数誤差検出器)の方式がある。各方式を採用したクロック補正回路100の構成例(図3に示すクロック補正回路の具体的な構成例)について図面を参照して説明する。
図14は、温度特性((1)温度特性テーブル、(2)温度特性算出式)を用いて動作クロック生成回路110に与える補正値を算出するクロック補正回路100及びMCU10の構成例を示すブロック図である。
図15は、周波数誤差検出器(3)を用いて動作クロック生成回路110に与える補正値を算出するクロック補正回路100及びMCU10の構成例を示すブロック図である。
MCU10は、クロックリカバリ回路を備えても良い。図17は、クロックリカバリ回路を有するMCU10の構成を示すブロック図である。MCU10は、クロックリカバリ回路240及びセレクタ250を備える。
実施の形態2にかかるクロック補正回路100は、動作クロック生成回路110内の消費電流を実施の形態1の構成と比べて削減出来ることを特徴とする。以下、実施の形態2にかかるクロック補正回路100について実施の形態1と異なる点を説明する。
なお、特許文献1に記載のRTC回路も動作クロックに相当するクロック信号を生成できる構成である。実施の形態1にかかるクロック補正回路100の構成回路の一部を特許文献1に記載の各回路に置き換えることも可能である。当該構成について以下に説明する。
クロック信号を出力可能な外部端子を有するマイクロコントローラであって、
出力するクロック種別を記憶する出力選択レジスタと、
第1クロックに基づいて第1間隔で周波数誤差が補正された動作クロック、前記第1クロックに基づいて第1間隔よりも短い第2間隔で周波数誤差が補正された補正クロック、を含むクロック信号群から前記出力選択レジスタの記憶値に応じてクロック信号を選択して前記外部端子から出力するセレクタと、を備えるマイクロコントローラ。
前記補正クロックは、各パルスのパルス幅が補正された1パルス補正クロック信号である、付記1に記載のマイクロコントローラ。
測定用LSIが測定した電力情報と、消費電力量と各時刻の課金額の関係を示すテーブル情報と、前記動作クロックに基づいて計時された時刻情報と、に基づいて電力課金額を算出する演算部、を更に備える付記1に記載のマイクロコントローラ。
付記3に記載のマイクロコントローラと、
前記電力課金額を表示するパネル装置と、を備える電力メータ装置。
10 MCU
20 測定対象ユニット
30 測定用LSI
40 LCDパネル
50 EEPROM
51 Card IC
52 IC Card
53 ESAM
54 IrDA IC
55 RS485 IC
56 PLC modem
100 クロック補正回路
110 動作クロック生成回路
111 補正間隔生成回路
112 セレクタ
113 加算器
114 FF(フリップフロップ)
115 動作クロック補正回路
116 FF動作制御回路
120 補正クロック生成回路
121 カウンタ初期値算出回路
122 カウンタ
123 アンダーフロー検出回路
124 トグル回路
130 時計カウンタ
140 セレクタ
150 出力選択レジスタ
160 外部端子
170 周波数誤差検出器
171 ゲート生成カウンタ
172 誤差測定カウンタ
180 分周器
190 補正機能付き発振器
191 加算器
192 フリップフロップ
210 時計発振器
220 高速内蔵発振器
230 基準発振器
240 クロックリカバリ回路
241 カウンタ
242 比較回路
250 セレクタ
300 CPU
310 メモリ
320〜324 UART
325 IIC
330 温度センサ
340 A/D変換器
Claims (16)
- 第1クロックのクロックパルスに基づいて動作クロックの要求周波数から定まる固定値を累算して累算値を算出し、前記第1クロックの周波数誤差に対応する誤差値を前記第1クロックから定まるタイミングで前記累算値に反映し、前記累算値の所定ビットが変化した場合に前記動作クロックの状態を変化させると共に、前記累算値のうち前記所定ビットより下位にある下位ビット値を出力する動作クロック生成回路と、
前記下位ビット値を前記動作クロックよりも高周波数の第2クロックのパルスカウント数に換算し、前記パルスカウント数のカウントに要する時間と前記動作クロックのクロックパルスに基づき、前記動作クロックを補正した補正クロックを生成する補正クロック生成回路と、
を備えるクロック補正回路。 - 前記固定値の絶対値は、前記誤差値の絶対値よりも大きい、請求項1に記載のクロック補正回路。
- 前記動作クロック生成回路は、
前記第1クロックに基づいて、所定の第1時間間隔の経過を示す補正間隔信号を生成する補正間隔生成部と、
前記第1時間間隔の経過毎に前記固定値を前記誤差値により調整した補正値を出力し、それ以外の場合に前記固定値を出力する第1セレクタと、
前記第1クロックをクロック端子の入力とし、前記累算値を内部レジスタに保持し、前記累算値の前記所定ビットが変化した場合に前記動作クロックの状態を遷移させるフリップフロップと、
前記第1セレクタの出力値と、前記フリップフロップの保持する前記累算値と、を加算した加算値を前記フリップフロップのデータ端子に供給する加算器と、
を備える請求項2に記載のクロック補正回路。 - 前記補正クロック生成回路は、
前記下位ビット値、当該下位ビット値のビット幅、及び前記第2クロックの周波数を基に前記パルスカウント数を算出するカウント値算出回路と、
前記動作クロックのエッジタイミングから前記第2クロックをカウントしたカウント値を出力するカウンタと、
前記カウント値が前記パルスカウント数に到達したことを検出した場合に、前記カウンタのカウントを停止させるカウント停止信号を出力する検出回路と、
前記カウント停止信号の出力毎に前記補正クロックの状態を変化させるトグル回路と、
を備える請求項1に記載のクロック補正回路。 - 前記補正値と前記累算値は、MSB(Most Significant Bit)が正負を示す補数形式の値である、請求項3に記載のクロック補正回路。
- 前記動作クロック生成回路は、
前記動作クロックの状態の変化を検出し、当該変化から所定の第2時間間隔以内に前記補正間隔信号による前記第1時間間隔の経過を検出し、当該前記第1時間間隔の経過時に前記動作クロックの状態の再変化を検出した場合に前記動作クロックの状態の再変化を補正する動作クロック補正回路を更に備える、請求項3に記載のクロック補正回路。 - 前記動作クロック生成回路は、
前記第1時間間隔の経過時ではない場合に前記固定値に対応する前記内部レジスタのビット値をカウントアップするとともに前記加算器の動作を停止し、前記第1時間間隔の経過時に前記加算器の動作を再開させる動作制御回路を更に有する、請求項3に記載のクロック補正回路。 - 出力するクロックの種別情報を保持する出力選択レジスタと、
前記出力選択レジスタの保持する値に基づいて、前記補正クロック、前記動作クロックを含むクロック信号群から外部端子を介して出力するクロックを選択するクロック選択セレクタと、を備える請求項1に記載のクロック補正回路。 - 前記補正クロック生成回路は、
前記出力選択レジスタから値を読み出し、読み出した値が前記補正クロックの出力を指示する値では無い場合に、前記補正クロックの生成動作を停止する、請求項8に記載のクロック補正回路。 - 前記第2クロックは、前記補正クロックの要求出力周波数を、前記補正クロックの所望の分解能により除算して算出した周波数よりも高い周波数を持つ、請求項1に記載のクロック補正回路。
- 請求項1乃至請求項10のいずれか1項に記載のクロック補正回路を備えたマイクロコントロールユニット。
- 前記第1クロックを生成する第1発振器と、
前記第2クロックを生成する第2発振器と、
前記補正クロックの所定クロックパルス回数内の前記第2クロックのクロックパルスカウント数と、前記第2クロックの要求周波数に基づく期待値と、のずれに応じて前記第2発振器の内部容量を調整することにより前記第2クロックの周波数を調整するクロックリカバリ回路と、を有する請求項11に記載のマイクロコントロールユニット。 - 前記マイクロコントロールユニット内の温度を検出するセンサと、
温度特性算出式に前記センサが検出した温度を代入することにより、前記第1クロックの周波数誤差を算出する演算器と、を有する請求項11に記載のマイクロコントロールユニット。 - 請求項11乃至請求項13のいずれか1項に記載のマイクロコントロールユニットを備えた電子機器。
- 第1クロックのクロックパルスに基づいて動作クロックの要求周波数から定まる固定値を累算して累算値を算出し、
前記第1クロックの周波数誤差に対応する誤差値を前記第1クロックから定まるタイミングで前記累算値に反映し、
前記累算値の所定ビットが変化した場合に前記動作クロックの状態を変化させると共に、前記累算値のうち前記所定ビットより下位にある下位ビット値を算出し、
前記下位ビット値を前記動作クロックよりも高周波数の第2クロックのパルスカウント数に換算し、前記パルスカウント数のカウントに要する時間と前記動作クロックのクロックパルスに基づき、前記動作クロックを補正した補正クロックを生成する、クロック補正方法。 - 前記固定値の絶対値は、前記誤差値の絶対値よりも大きい、請求項15に記載のクロック補正方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012147814A JP5965223B2 (ja) | 2012-06-29 | 2012-06-29 | クロック補正回路及びクロック補正方法 |
US13/929,365 US8823434B2 (en) | 2012-06-29 | 2013-06-27 | Clock correction circuit and clock correction method |
CN201310272085.4A CN103529904B (zh) | 2012-06-29 | 2013-07-01 | 时钟校正电路和时钟校正方法 |
US14/340,044 US9257966B2 (en) | 2012-06-29 | 2014-07-24 | Clock correction circuit and clock correction method |
US14/984,107 US20160112034A1 (en) | 2012-06-29 | 2015-12-30 | Clock correction circuit and clock correction method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012147814A JP5965223B2 (ja) | 2012-06-29 | 2012-06-29 | クロック補正回路及びクロック補正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014010704A JP2014010704A (ja) | 2014-01-20 |
JP5965223B2 true JP5965223B2 (ja) | 2016-08-03 |
Family
ID=49777481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012147814A Active JP5965223B2 (ja) | 2012-06-29 | 2012-06-29 | クロック補正回路及びクロック補正方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US8823434B2 (ja) |
JP (1) | JP5965223B2 (ja) |
CN (1) | CN103529904B (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103116385B (zh) * | 2013-03-01 | 2015-11-25 | 华为技术有限公司 | 校正电路及实时时钟电路 |
JP2015146536A (ja) * | 2014-02-03 | 2015-08-13 | 富士通株式会社 | 情報処理システムおよびパラメータ調整方法 |
JP6500550B2 (ja) * | 2015-03-27 | 2019-04-17 | 日本電気株式会社 | タイマ補正装置、タイマ補正方法及びタイマ補正プログラム |
KR102468261B1 (ko) * | 2016-02-05 | 2022-11-21 | 에스케이하이닉스 주식회사 | 듀티 보정 회로 |
US9999025B2 (en) * | 2016-03-08 | 2018-06-12 | Verily Life Sciences Llc | Beacon using an FBAR-based oscillator |
US10212657B2 (en) | 2016-04-27 | 2019-02-19 | Verily Life Sciences Llc | Bluetooth low energy beacon with FBAR-based oscillator-per-channel |
US10097387B1 (en) | 2016-08-15 | 2018-10-09 | Verily Life Sciences Llc | Temperature-stable FBAR transmitter |
JP6826612B2 (ja) * | 2016-11-28 | 2021-02-03 | ヌヴォトンテクノロジージャパン株式会社 | パルス周波数制御回路、マイコン、dcdcコンバータ、及びパルス周波数制御方法 |
JP6859695B2 (ja) * | 2016-12-19 | 2021-04-14 | 富士通株式会社 | 情報処理装置、情報処理方法及び情報処理プログラム |
CN108512531B (zh) * | 2017-02-28 | 2021-08-20 | 长城汽车股份有限公司 | 脉冲波生成装置、车辆及方法 |
CN106933300A (zh) * | 2017-04-05 | 2017-07-07 | 上海矽奥微电子有限公司 | 实时时钟温度漂移校准电路 |
EP3610234A1 (en) * | 2017-04-11 | 2020-02-19 | Signify Holding B.V. | Thermal detection system and method |
DE102017208361A1 (de) * | 2017-05-18 | 2018-11-22 | Robert Bosch Gmbh | Sensorvorrichtung |
CN109814835B (zh) * | 2019-01-30 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种基于fpga的间隔均分装置及ip核 |
US10505524B1 (en) * | 2019-03-06 | 2019-12-10 | Quantum Machines | Synchronization in a quantum controller with modular and dynamic pulse generation and routing |
CN111736570A (zh) * | 2020-06-02 | 2020-10-02 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 控制器时钟频率检测方法、装置、计算机设备及存储介质 |
CN111711445B (zh) * | 2020-06-24 | 2024-05-10 | 中国地质科学院地球物理地球化学勘查研究所 | 标称频率误差的校正方法、装置以及电子设备 |
CN112073037A (zh) * | 2020-08-12 | 2020-12-11 | 上海华虹集成电路有限责任公司 | 一种实时时钟的数字校准方法及电路 |
KR20220022618A (ko) * | 2020-08-19 | 2022-02-28 | 에스케이하이닉스 주식회사 | 클록 모니터링 회로 |
CN112150962B (zh) * | 2020-10-23 | 2024-04-05 | 维沃移动通信有限公司 | 芯片时钟频率调整方法、装置、芯片及电子设备 |
CN113552920B (zh) * | 2021-08-03 | 2023-05-09 | 中科芯集成电路有限公司 | 一种时钟恢复系统电路 |
CN113630115B (zh) * | 2021-08-06 | 2024-03-29 | 硅谷数模(苏州)半导体股份有限公司 | 时钟频率的校准方法、校准装置和时钟频率校正系统 |
CN114172606B (zh) * | 2021-12-03 | 2023-05-05 | 杭州万高科技股份有限公司 | Plc模块的时钟偏差计算和补偿系统以及方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0784670A (ja) * | 1993-09-09 | 1995-03-31 | Mitsubishi Electric Corp | タイマ |
JP3457416B2 (ja) * | 1995-04-06 | 2003-10-20 | 富士通株式会社 | コンピュータシステムのタイマ補正装置 |
JP2000315121A (ja) | 1999-04-30 | 2000-11-14 | Toshiba Corp | Rtc回路 |
JP3970474B2 (ja) * | 1999-05-31 | 2007-09-05 | 沖電気工業株式会社 | クロック信号発生回路及びそのクロック周波数調整方法 |
CN100565424C (zh) * | 2006-05-19 | 2009-12-02 | 联发科技股份有限公司 | 校正方法及装置 |
US7839194B2 (en) * | 2007-11-21 | 2010-11-23 | Rambus Inc. | Clock circuitry for generating multiple clocks with time-multiplexed duty cycle adjustment |
KR100956785B1 (ko) * | 2008-10-31 | 2010-05-12 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
CN101505215B (zh) * | 2009-03-05 | 2011-07-13 | 中兴通讯股份有限公司 | 一种进行时钟同步的方法及装置 |
KR101212774B1 (ko) * | 2011-01-31 | 2012-12-14 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 듀티 보정 방법 |
-
2012
- 2012-06-29 JP JP2012147814A patent/JP5965223B2/ja active Active
-
2013
- 2013-06-27 US US13/929,365 patent/US8823434B2/en active Active
- 2013-07-01 CN CN201310272085.4A patent/CN103529904B/zh active Active
-
2014
- 2014-07-24 US US14/340,044 patent/US9257966B2/en active Active
-
2015
- 2015-12-30 US US14/984,107 patent/US20160112034A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US8823434B2 (en) | 2014-09-02 |
US20140002147A1 (en) | 2014-01-02 |
CN103529904A (zh) | 2014-01-22 |
JP2014010704A (ja) | 2014-01-20 |
CN103529904B (zh) | 2017-08-15 |
US20160112034A1 (en) | 2016-04-21 |
US20140333349A1 (en) | 2014-11-13 |
US9257966B2 (en) | 2016-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5965223B2 (ja) | クロック補正回路及びクロック補正方法 | |
JP6034663B2 (ja) | 半導体装置 | |
KR100687230B1 (ko) | 알티씨 장치 및 알티씨 장치의 현재시각 보정 방법 | |
JP5228392B2 (ja) | 温度補償型発振回路、リアルタイムクロック装置および電子機器 | |
JP6282723B2 (ja) | クオーツ電子時計の高精度計時方法 | |
JP2009005288A (ja) | クロック生成回路 | |
US8643410B1 (en) | System for compensating for variations in clock signal frequency | |
JP2007078405A (ja) | ソフトウェア時計の計時プログラム | |
JP5114218B2 (ja) | 周波数補正回路及びこれを用いた時計装置 | |
TW201526548A (zh) | 改良式低功率振盪器 | |
JP6115715B2 (ja) | クロック生成装置、電子機器、移動体及びクロック生成方法 | |
US9389636B2 (en) | Clock generating device, electronic apparatus, moving object, clock generating method | |
US7679466B1 (en) | Counter-based resonator frequency compensation | |
CN107015471B (zh) | 石英手表的日差率的测试方法 | |
TWI613890B (zh) | 數位控制振盪器的頻率校正方法及其頻率校正裝置 | |
JP5914718B2 (ja) | 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路 | |
JP2013150344A (ja) | 温度補償型発振回路、リアルタイムクロック装置および電子機器 | |
US8896359B1 (en) | Temperature compensated timing signal generator | |
JP7392576B2 (ja) | リアルタイムクロック回路、リアルタイムクロックモジュール、電子機器及びリアルタイムクロック回路の補正方法 | |
US10466655B1 (en) | Electronic timepiece and control method of electronic timepiece | |
CN112953514A (zh) | 校准蓝牙时钟的方法和装置 | |
JP2011109161A (ja) | 温度補償型発振装置、温度補償方法及び温度補償プログラム | |
JP4976037B2 (ja) | 電波修正時計 | |
JP2006303764A (ja) | 温度補償発振回路の温度補償方法、温度補償発振回路、圧電デバイスおよび電子機器 | |
JP5831853B2 (ja) | 温度補償型発振回路、リアルタイムクロック装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5965223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |