CN103529904A

CN103529904A - 时钟校正电路和时钟校正方法

Info

Publication number: CN103529904A
Application number: CN201310272085.4A
Authority: CN
Inventors: 安川智规; 河合一庆
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2012-06-29
Filing date: 2013-07-01
Publication date: 2014-01-22
Anticipated expiration: 2033-07-01
Also published as: JP5965223B2; US8823434B2; US9257966B2; JP2014010704A; US20140002147A1; US20140333349A1; US20160112034A1; CN103529904B

Abstract

本发明公开了一种时钟校正电路和时钟校正方法。一种操作时钟生成电路基于基本时钟的频率误差以及基本时钟的时钟脉冲来执行计算，并且生成通过以第一间隔校正频率误差所获得的操作时钟。校正时钟生成电路将作为由低于用于判断操作时钟的状态改变的预定义比特的比特所表示的值的低比特值转换成频率高于操作时钟的频率的第二时钟的时钟脉冲的计数，基于计数时钟脉冲的计数所需要的时间以及操作时钟的时钟脉冲来生成通过校正操作时钟所获得的校正时钟。

Description

时钟校正电路和时钟校正方法

相关申请的交叉引用

包括说明书、附图和摘要的2012年6月29日提交的日本专利申请No.2012-147814的全部公开通过引用并入本文中。

技术领域

本发明涉及时钟校正电路和时钟校正方法，并且更具体地涉及例如用于电力计（power meter）等的时钟校正电路和时钟校正方法。

背景技术

最近，RTC（实时时钟）已经被广泛地用于许多信息设备。安装有RTC的一个示例是电力计。电力计基于RTC所测量的时间段来计算电费等。通常，音叉型晶体振荡器用于生成RTC的操作时钟，并且音叉型晶体振荡器的频率的温度特性是用二次函数表示的，该二次函数具有以约25℃为中心温度的负二次系数。例如，该温度特性在温度-40℃下具有约-150ppm（百万分之一）的偏差。如果RTC的操作时钟在其实际使用中具有偏差，则由RTC测量的时间段具有误差。因此，需要对操作时钟的频率偏差的校正。

例如，在电力计市场中，要求RTC所生成的时钟的准确度在±3ppm或±5ppm以内。安装有RTC的电力计的制造工艺中，检查已经校正了其频率误差的时钟是否在期望准确度内进行操作。这种校正方法以下述方式执行：从端子输出通过划分由RTC的晶体振荡器生成的时钟（例如，32,768kHz）所获得的时钟（例如，1Hz），并且检查输出时钟是否满足上述准确度（±3ppm或±5ppm）。因此，如果从晶体振荡器的输出时钟32.768kHz生成1Hz时钟，则生成的时钟的最大准确度是30.5ppm（1Hz/32.768kHz）。该时钟的准确度没有满足电力计市场所需要的准确度。

日本未审查专利申请公开No.2000-315121公开了一种能够以高准确度执行时间校正的简单配置的RTC电路。以上RTC电路包括振荡器，该振荡器生成基本时钟（例如，32.768kHz）并且生成通过划分基本时钟所获得的分频信号。此外，RTC电路利用比基本时钟更高并且更准确的基准时钟来计算由振荡器生成的基本时钟的频率误差。随后，使用分频信号作为时钟，具有RTC中的校正功能的振荡器将固定值和频率误差相加，并输出加法结果值的MSB（最高有效比特、最高比特）作为校正时钟。当生成校正时钟时，频率误差被累加相加，并且当在以上MSB中反映了累加值时，校正时钟的状态被反转，这校正了频率误差。

发明内容

如上所述，RTC电路在频率误差的累加值达到特定值时，生成用于大量校正频率误差的累加值的校正时钟。在该情况下，校正时钟包括直至频率误差的累加值达到特定值的时间期间的频率误差。例如，如果累加值达到特定值需要时间段X，那么校正时钟在时间段X内处于包括频率误差的状态。因此，如果检查校正时钟是否满足预定义准确度（例如，±3ppm（21至25℃））的测试，则需要比作为要校正频率误差的累加值所需要的时间段的时间段X更长的时间，这导致了需要长的时间来执行该测试。另外，由于不是每次发生校正时钟的脉冲都执行校正，所以不能使用该校正时钟作为例如恢复脉冲。

换言之，在使用在日本未审查专利申请公开号2000-315121中公开的RTC电路的情况下，存在的问题在于，当在任意时间检测到校正时钟的频率误差时，校正时钟不能总是满足期望的准确度。

根据本发明的一方面，时钟校正电路在考虑到操作时钟的需要频率和第一时钟的频率误差时执行累加，并且当累加值的预定义比特改变时改变操作时钟的状态，并且时钟校正电路进一步提取较低比特值，该较低比特值也是由比累加值的预定义比特更低的比特所表示的值。随后，时钟校正电路生成通过利用该较低比特值和具有比操作时钟更高频率的第二时钟来校正操作时钟所获得的校正时钟。

根据本发明的上述方面，即使在任意时间检测到校正时钟的频率误差，也能够生成满足期望准确度的校正时钟。

附图说明

图1A至图1C是示出根据日本未审查专利申请公开No.2000-315121的RTC电路的操作的时序图；

图2是示出根据本发明的第一实施例的包括时钟校正电路的电力计的配置的框图；

图3是示出根据本发明的第一实施例的包括时钟校正电路的MCU的配置的框图；

图4是示出根据本发明的第一实施例的操作时钟生成电路的配置的框图；

图5是示出根据本发明的第一实施例的触发器的嵌入式寄存器的配置的示意图；

图6是示出根据本发明的第一实施例的基本时钟的频率误差与校正值之间的关系的表；

图7是示出根据本发明的第一实施例的操作时钟生成电路的操作的时序图；

图8是示出根据本发明的第一实施例的操作时钟校正电路的操作的时序图；

图9是示出根据本发明的第一实施例的校正时钟生成电路的配置的框图；

图10是示出根据本发明的第一实施例的时钟校正电路的操作的时序图；

图11是示出根据本发明的第一实施例的时钟校正电路的操作的时序图；

图12是示出根据本发明的第一实施例的时钟校正电路的操作的时序图；

图13是示出根据本发明的第一实施例的时钟校正电路的操作的时序图；

图14是示出根据本发明的第一实施例的包括时钟校正电路的MCU的一个配置示例的框图；

图15是示出根据本发明的第一实施例的包括时钟校正电路的MCU的另一配置示例的框图；

图16是示出根据本发明的第一实施例的频率误差检测器的内部配置的框图；

图17是示出根据本发明的第一实施例的包括时钟校正电路的MCU的另一配置示例的框图；

图18是示出根据本发明的第一实施例的时钟恢复电路的内部配置的框图；

图19是示出根据本发明的第二实施例的操作时钟生成电路的配置的框图；

图20是示出根据本发明的另一实施例的包括时钟校正电路的MCU的配置示例的框图；

图21是示出根据本发明的另一实施例的具有校正功能的振荡器的配置的框图；以及

图22是示出根据本发明的另一实施例的触发器的嵌入式寄存器的配置的示意图。

具体实施方式

在描述根据本发明的本实施例的时钟校正电路之前，将参考图1A至图1C来进一步描述由在日本未审查专利申请公开No.2000-315121中公开的RTC电路提出的问题。图1A至图1C是示出根据日本未审查专利申请公开No.2000-315121的RTC电路的操作的时序图。图1A示出了在日本文未审查专利申请公开No.2000-315121中公开的RTC电路中所使用的分频信号。图1B示出了在日本未审查专利申请公开No.2000-315121中公开的RTC电路中所使用的上述加法结果值。在图1B中所使用的固定值是“20000H”。图1C是示出在日本未审查专利申请公开No.2000-315121中公开的RTC电路所输出的校正时钟的示图。RTC电路在时刻T0开始运行。

在时刻T1，在图1B中的加法结果值的MSB中反映了累加频率误差（在图1A至图1C中所示的示例中，每个划分信号的脉冲地将频率误差“1”累加地加到和值）。在该时刻T1，校正时钟（图1C）被校正。换言之，校正值的值保持高电平而不是变成低电平。在这种情况下，时间段D1期间的校正时钟的频率误差由于该校正处理而在预定义准确度内。时间段D1是从RTC电路开始运行的时间至执行第一校正的时间所度过的时间。然而，因为没有执行校正处理，所以在比时间段D1更短的时间段期间，诸如在时间段D2或D3期间，的频率误差可能不满足期望的准确度。

如图1C中所示，在特定时间段（D1）期间校正一次的时钟是用于典型RTC电路中的时间保持的时钟。因此，如图1C中所示的在特定时间段（D1）期间被校正一次的时钟在以下描述中将被称为“操作时钟”。另一方面，以一个脉冲的间隔（D2）校正的时钟将被称为“1脉冲校正时钟”。另外，如时间段D1所示，时钟信号从高电平变成低电平（或者从低电平至高电平）的脉冲宽度将被称为一个脉冲。

第一实施例

下面将参考附图来适当地描述根据本发明的第一实施例的时钟校正电路。

<电力计（电子设备）的配置>

首先，将解释安装有根据本实施例的时钟校正电路的电子设备的概述。图2是示出作为安装有根据本实施例的时钟校正电路的电子设备的示例的电力计的概述的示图。

电力计设备1包括：MCU（微控制单元）10；测量对象单元20；测量LSI（大规模集成）30；LCD（液晶显示器）面板40；EEPROM50；以及各种外部接口（卡IC51、IrDA IC54、RS485IC55、PLC调制解调器56）。另外，可以将外部接口卡IC51连接到各种卡设备（诸如IC卡52和ESAM53）。

测量对象单元20在内部包括电流检测传感器，诸如分路寄存器（shunt register）和CT（变流器）。测量LSI30测量在测量对象单元20中消耗的电能量，并且向MCU10通知测量结果。LCD面板40显示由MCU10等计算的电力收费。

外部接口（卡IC51、IrDA IC54、RS485IC55、PLC调制解调器56）被配置成分别连接到UART（通用异步收发器）321至324，并且通过这些外部接口传送各种信息段。EEPROM（电可擦可编程只读存储器）50是连接到MCU10中的IIC325的存储设备。EEPROM50在内部存储记账信息。

这里，账户信息是示出在电能消耗量与用于每个时间区域的相应记账量之间的关系的信息。例如，该记账信息是以表的格式示出白天期间（从6点至20点）的每kW·h的记账量、夜晚期间（从20点至30点）的每kW·h的记账量等的信息。

MCU10利用上述记账信息和由测量LSI20计算的电能消耗量来执行记账量的计算处理等。MCU10包括：时钟校正电路100；CPU（中央处理单元）300；存储器310；UART320至324；以及IIC325。

时钟校正电路100是用作所谓的RTC（实时时钟）的电路，并且连接到MCU10的外部端子160。电力计设备1的管理员测量从外部端子160输出的时钟信号的频率，并且检查该频率在检查（测试）电力计设备10的操作时是否满足期望的分辨率。另外，时钟校正电路100适当地将其测量的时间信息供应到CPU300等。稍后将参考图3等来描述时钟校正电路100的内部配置和操作。

CPU300是执行MCU10内部的各种控制的中央处理单元。CPU300基于从EEPROM50读出的记账信息、由时钟校正电路100供应的时间信息以及关于由测量LSI20供应的电能消耗量的信息来计算记账量。CPU300适当地将所计算的记账量输出到外部设备（例如，打印机）和LCD面板40。

存储器310是例如ROM（只读存储器）或RAM（随机存取存储器），并且存储各种信息段。虽然在以上的描述中已经假设EEPROM50存储记账信息，但存储器310可以代替EEPROM50来存储记账信息。UART320至324连接到测量LSI30和外部接口（卡IC51等），并且控制各种信息段的传输。

MCU10包括温度传感器、A/D转换器、时钟振荡器、基准振荡器等，但是其在图2中未示出。

如图2中所示，MCU100包括连接到校正电路100的外部端子160。输出选择寄存器150的配置值包括稍后将详细描述的输出时钟信号的类型（1脉冲校正时钟、操作时钟和没有校正的基本时钟）。稍后描述的选择器140基于输出选择寄存器150的配置值来选择输出时钟信号，并且通过外部端子160发送出所选择的输出信号。

由于为了生成1脉冲校正时钟而激活许多电路，所以1脉冲校正时钟的电能消耗量与另两个时钟的那些相比是最大的。然而，即使在任何时间段期间计算关于1脉冲校正时钟的频率误差，1脉冲校正时钟也是没有误差的。虽然生成操作时钟所需要的电能消耗量比用于生成1脉冲校正时钟的小，但是当在任何时间段计算关于操作时钟的频率误差时，都存在操作时钟不满足期望准确度的可能性。换言之，以比校正操作时钟更短的时间间隔来校正1脉冲校正时钟。虽然为了在不进行校正的情况下生成基本时钟而需要最小的功率消耗量，但这是本质上包括频率误差的时钟。

换言之，时钟校正电路100通过外部端子160发送出三个类型的时钟，其中的每一个都具有其自己的优点和缺点。用户可以根据需要从该三个时钟中选择任何时钟信号。因此，从时钟信号的施加和时钟信号的功率消耗量的观点，可以使用最佳时钟信号。

一般而言，1脉冲校正时钟仅在在投入到实际使用之前检查电力计设备1的操作的情况下使用，而很少在电力计设备1的常规使用中使用。换言之，几乎不存在同时使用多个时钟信号的情况。在时钟校正电路100的上述配置中，可以通过外部端子160交替地输出多个类型的时钟信号，因此能够减少MCU10的外部端子的数目。

作为1脉冲校正时钟的替代，选择器140可以选择例如2脉冲校正时钟等。稍后将描述关于2脉冲校正时钟等的细节。换言之，优选的是，选择器140被配置成能够输出操作时钟和其频率误差以比校正操作时钟的频率误差更短的时间间隔进行校正的校正时钟。更优选的是，选择器140被配置成能够输出1脉冲校正时钟。

<时钟校正电路100及其外围电路的配置>

将参考图3来解释时钟校正电路100的示意性配置。时钟校正电路100包括：操作时钟生成电路110；校正时钟生成电路120；时钟计数器130；选择器140；以及输出选择寄存器150。选择器140连接到外部端子160。

时钟振荡器210将基本时钟（第一时钟）供应到时钟校正电路100中的操作时钟生成电路110。时钟振荡器210是生成基本时钟（a）的振荡器。在以下描述中将假设基本时钟（a）的频率是32.768kHz。这里，应注意的是存在由时钟振荡器210生成的基本时钟（a）具有大得足以对于电力计设备1而言不可接受的频率误差的许多情况。在以下描述中将假设基本时钟（a）的误差不超过1Hz。换言之，基本时钟（a）的频率没有变成32.769kHz或32.767kHz。时钟振荡器210将所生成的基本时钟（a）供应到操作时钟生成电路110。

操作时钟生成电路110从未示出的寄存器（存储单元）中读出固定值（稍后参考图5描述）。操作时钟生成电路110输出操作时钟（f），其中，基于输入到操作时钟生成电路110的校正值和固定值来反映基本时钟（a）的频率误差。在以下描述中，将假设操作时钟（f）是1Hz的时钟信号，1Hz的时钟信号是基于基本时钟（a）（32.768kHz）生成的，并且对该1Hz的时钟信号执行基本时钟（a）的频率误差的校正。这里，利用基本时钟（a）的频率误差（以ppm为单位来表示）来计算输入到操作时钟生成电路110的校正值（或由操作时钟生成电路110读出的校正值）。作为频率误差的计算方法（以ppm为单位表示），存在例如以下三种方法。将参考图4至图19来详细描述这些计算方法。

（1）基于由温度传感器和温度表检测的温度来计算基本时钟（a）的频率误差。

（2）通过将温度传感器检测到的温度代入温度与频率误差之间的关系表达式中来计算基本时钟（a）的频率误差。

（3）由稍后提到的频率误差检测器170来计算基本时钟（a）的频率误差。

另外，操作时钟生成电路110将操作时钟（f）供应到时钟计数器130和校正时钟生成电路120。另外，操作时钟生成电路110将较低m比特值（g），即由位于寄存器的预定义比特下的比特所表示的值，供应到校正时钟生成电路120。该较低m比特值用于判断操作时钟（f）的状态改变，这将在稍后参考图5来描述。稍后将参考图4来描述操作时钟生成电路110的详细配置。

校正时钟生成电路120基于操作时钟（f）、寄存器的较低m比特值（g）（稍后参考图4和5来描述）以及第二时钟（h）来计算通过每个1脉冲校正时钟（k）的脉冲来校正基本时钟（a）的频率误差所获得的1脉冲校正时钟（k）。这里，第二时钟（h）是具有比基本时钟（a）更高的频率（例如，第二时钟（f）的频率是24MHz）的时钟。确切地说，第二时钟有必要是具有比从等式（1脉冲校正时钟的所需输出频率/1脉冲校正时钟的期望分辨率）计算的频率更高的频率的时钟。例如，如果要求校正时钟生成电路120生成具有对应于1ppm的分辨率1Hz的1脉冲校正时钟（k），则第二时钟（h）被设定成具有高于1MHz（1Hz/1ppm）的频率的时钟。

另外，在校正时钟生成电路120读出存储在输出选择寄存器150中的值的情况下，可以想到，校正时钟生成电路120只有在读出值是将给出输出1脉冲校正时钟（k）的指示的值时才生成1脉冲校正时钟（k），并且否则，停止校正时钟生成电路120的操作。一般而言，存在备用状态下使用RTC电路的情况，并且存在RTC在从备用电池供应电力的状态下操作的情况。换言之，存在要求RTC在低电流消耗条件下进行操作的许多情况。停止校正时钟生成电路120的操作导致由RTC实现的低电流消耗。稍后将参考图9来描述校正时钟生成电路120的详细配置和操作。

时钟计数器130是通过对从操作时钟生成电路110输出的操作时钟（f）进行向上计数来测量现实世界中的时间的计数器。时钟计数器130包括例如分别计数60秒、60分钟以及24小时的三个计数器（未示出）。时钟计数器130适当地将其正在测量的时间信息（以“SS-MM-HH”格式）供应到CPU300等。

选择器140根据存储在输出选择寄存器150中的值来选择操作时钟（f）或1脉冲校正时钟（k），并且将所选择的时钟供应到外部端子160。另外，选择器140还可以根据存储在输出选择寄存器150中的值来将基本时钟（a）供应到外部端子160，但是该处理未示出。存储在输出选择寄存器150中的值可以由电力计设备1的用户（例如，电力计设备1的管理员）在任意时刻重写。

<操作时钟生成电路110的配置和操作>

接下来，将参考图4来描述操作时钟生成电路110的配置。操作时钟生成电路110包括：校正间隔生成电路111；选择器112；加法器113；FF（触发器）114；以及操作时钟校正电路115。

校正间隔生成电路111生成校正间隔信号（b），其基于基本时钟（a）来供应恒定时序，即，例如1Hz的单触发脉冲（one-shot pulse）（脉冲在连续的32,767个时钟脉冲的时间段期间是低电平并且在基本时钟（a）的32,768个时钟脉冲的时间段中的1个时钟脉冲的时间段期间是高电平）。校正间隔生成电路111在内部包括分频器（其使输入频率除以215），并且生成以上校正间隔信号（b），并且将校正间隔信号（b）供应到选择器112和操作时钟校正电路115。这里，校正间隔生成电路111实现其作用，只要能够生成通过其供应恒定时序的信号，因此校正间隔信号（b）的频率不限于1Hz。然而，在以下描述中将假设校正间隔信号（b）的频率是1Hz（以单触发脉冲的形式）。

选择器112在校正间隔信号（b）是高电平的情况下向加法器113供应校正值，并且在校正间隔信号（b）是低电平的情况下向加法器113供应固定值B。在基本时钟（a）不具有频率误差的情况下，校正值等于固定值B。稍后将描述用于配置校正值和固定值的方法以及触发器114的操作。

加法器113将选择器112的输出值（c）和触发器114的输出值（寄存器值（d））相加，并且将该加法结果供应到触发器114的数据端子。

触发器114根据作为其时钟端子的输入的基本时钟（a）来进行操作。触发器114包括n比特寄存器。在以下说明中，由触发器114的n比特寄存器存储的值被称为寄存器值（d）。因为基本时钟（a）的频率是32.768kHz，因此触发器114每秒将通过将触发器114的寄存器值（d）和选择器112的输出值（c）相加32,768次所获得的加法结果值载入寄存器值（d）。随后，触发器114将寄存器值（d）供应到操作时钟校正电路115。精确地说，触发器114将操作时钟（e）和寄存器值（d）的较低m比特值（g）供应到操作时钟校正电路115，操作时钟（e）的值在寄存器值（d）的次高比特切换时改变。

图5是示出包括在触发器114中的嵌入式寄存器的配置的示图。寄存器值每秒被重写32,768次。触发器114的最高比特是示出值是正或负的比特。次高比特的值（预定义比特）是示出供应到操作时钟校正电路115的时钟信号的状态的值。这个时钟信号变成操作信号（还没有由操作时钟校正电路115校正的操作时钟（e））。以下将说明由操作时钟校正电路115执行的校正。如果基本时钟（a）不具有频率误差，则校正值等于固定值B，并且寄存器中的值递增32,768(2¹⁵)次。因此，寄存器必须具有大于16比特宽度（1个符号比特＋用于表示2¹⁵的二进制数的15个比特）的比特宽度。图5是示出具有21比特宽度的寄存器的示图。

固定值B被设定为使得如果固定值B本身被累加32,768次则累加值导致寄存器值（d）的次高比特改变的值。换言之，根据操作时钟（e）的所需频率来确定固定值B。在图5中，固定值B被设定为由寄存器以第六最低比特中的“1”（在第16(1+15)最高比特中）表示的值。

如果寄存器的数据宽度被设定为16比特宽度，则可以通过校正值校正的频率误差的最小单位（校正分辨率）是30.5ppm(1/2¹⁵)。为了使得校正分辨率更高，必须将寄存器的比特宽度扩展到由固定值B重写的比特的低侧。扩展到低侧的数据宽度越大，可以利用校正值校正的频率误差越精准并且校正分辨率越高。如果扩展的数据宽度被设定为m比特宽度，则校正分辨率变成1/2^15+m。如果m=5，则校正分辨率变成0.95(1/2¹⁵⁺⁵)ppm，这满足了电力计市场所需要的精度。在假设m=5的情况下讨论以下说明。换言之，将假设寄存器值（d）的数据宽度是21比特宽度。此外，固定值B是十六进制的000020H。由寄存器值（d）的较低m比特示出的值将被称为较低m比特值（g）。

以下将说明从基本时钟（a）的频率误差计算校正值的方法。因为寄存器值（d）的数据宽度是21比特宽度（1个符号比特加20个比特），因此寄存器值（d）的LSB（最低有效比特）对应于0.95ppm(1/2²⁰)。例如，频率误差0.95ppm对应于000001H（十六进制），并且频率误差-0.95ppm对应于二进制补码格式（twos complement format）的1FFFFFH（十六进制）。

当校正间隔信号（b）变成高电平时加上校正值。换言之，当校正间隔信号（b）变成高电平时，没有加上固定值B。因此，通过将基本时钟（a）的频率误差转换成对应于寄存器值（d）的值（误差值）所获得的值与固定值B相加来计算校正值。精确地说，如果寄存器值（d）的数据宽度是21比特宽度，则利用以下[表达式1]来计算校正值。这里，因为频率误差以ppm（百万分率）为单位表示，所以使用[表达式1]中的“10⁶”。例如，如果频率误差是0.95ppm，则校正值是000021H（十六进制）。如果频率误差是-0.95ppm，则校正值是00001FH（十六进制）。图6是示出在寄存器值（d）的数据宽度是21比特宽度的情况下的基本时钟（a）的频率误差和校正值之间关系的表。因为通过将固定值B与误差值相加来计算校正值，因此加法器113执行等同于每秒32,768次累加固定值B并且每秒一次地反映累加结果中的误差值（或将误差值加与累加加法结果相加）的处理。

[表达式1]

图7是示出操作时钟生成电路110中的电路的输出信号的时序图。为了说明的清楚，图7中的校正值通常被设定为000021H。

基本时钟（a）的值每秒切换32,768次。在基本时钟（a）每秒32768次循环的一个循环（该一个循环在时间T12开始）期间，校正间隔信号（b）变成高电平。在校正间隔信号（b）是高电平时的时间（该时间在时间T12开始）期间，选择器的选择值（c）变成校正值000021H，并且在其他时间期间变成如固定值B的000020H。

寄存器值（d）累加选择器的选择值（c），并且当寄存器中的次高比特的值改变时的时刻（在时间T11）改变操作时钟（e）的值。这里，在图7中以十六进制表示寄存器值（d），因此操作时钟（e）在寄存器值（d）从07xxxxH（x是任意数）改变为08xxxxH（x是任意数）时从低电平改变至高电平，并且在寄存器值（d）从0FxxxxH（x是任意数）改变为0x0000H（x是任意数）时从高电平改变至低电平。

以下将参考图4和图8说明操作时钟校正电路115的操作。图8是示出操作时钟校正电路115的操作的时序图。

如上所述，校正值可以被设定为正数或负数。因此，即使基本时钟（a）具有正频率误差或负频率误差，都可以校正频率误差（换言之，即使基本时钟（a）高于所需频率或为较低频率，也能校正频率误差）。这里，在加法器113加上负值时，寄存器值（d）的次高比特能够在图8中所示的校正间隔信号（b）变成高电平时的时刻（在时刻T21或时刻T22）改变（换言之，操作时钟（e）改变）。这种操作不必增加操作时钟（e）的频率并且不是故意的。

操作时钟校正电路115是用于抑制这种改变的电路。如图4中所示，操作时钟（e）和校正间隔信号（b）都被输入到操作时钟校正电路115。

操作时钟校正电路115在检测时刻T20至T28时的操作时钟（e）的值的改变。操作时钟校正电路115检测在从这些检测开始的预定义时间段内校正间隔信号（b）是高电平时的时间期间操作时钟（e）的值的再次改变。这里，如果可校正的最小值是-100ppm，则预定义时间段是操作时钟（e）的4个（通过对100ppm/30.5ppm的商进行圆整所获得的）时钟脉冲的时间段，并且不希望操作时钟（e）在该预定义时间段内再次改变。操作时钟校正电路115检测例如从T28至T29的时间段期间操作时钟（e）的再次改变。如果检测到这种再次改变，则操作时钟校正电路115生成忽略操作时钟（e）的再次改变（在时间T29）的操作时钟（f）。因此，不受操作时钟（e）的频率的非故意增大影响的操作时钟（f）由操作时钟校正电路115来生成。

操作时钟校正电路115可以通过检测校正间隔信号（b）的边沿、对预定义时间段进行计数并且校正操作时钟（e）的边沿定时的电路来具体化，使得操作时钟校正电路115可以由现有的数字电路的任意组合组成。操作时钟校正电路115将所生成的操作时钟（f）供应到校正时钟生成电路120。

这里，再次参考图4。当操作时钟（e）的状态改变（从高电平至低电平或反之亦然）时，触发器144将由低于预定义比特（图5中的次高比特）的比特所表示并且用于判断操作时钟（e）的状态的改变的比特值（较低比特值）供应到校正时钟生成电路120。此外，因为已经假设基本时钟（a）不生成等于或大于每秒1Hz的误差（例如，基本时钟的频率不会变成32.769Hz或更大），因此对应于基本时钟（a）的频率误差的值（误差值）的绝对值通常变成小于固定值B的绝对值。因此，当操作时钟（e）的状态改变（在操作时钟（e）的边沿时刻）时，除了寄存器值（d）的较低m比特值（g）（图5中m=5）之外，由比用于判断操作时钟（e）的状态的改变的预定义比个（图5中的次高比特）更低的每个比特所表示的比特值变成0。换言之，在操作时钟（e）的边沿时刻，可以忽略除了寄存器值（d）的较低m比特值（g）（图5中m=5）之外的比特值。因此，触发器114将寄存器值（d）的较低m比特值（g）（图5中m=5）供应到校正时钟生成电路120。

<校正时钟生成电路120的配置和操作>

以下将详细说明校正时钟生成电路120。图9是示出校正时钟生成电路120的配置的框图。校正时钟生成电路120包括计数器初始值计算电路121、计数器122、下溢检测电路123以及触发电路（togglecircuit）124。触发器114的寄存器值（d）的较低m比特值（g）、操作时钟（f）和第二时钟（h）被输入至校正时钟生成电路120。

计数器初始值计算电路121基于较低m比特值（g）、较低m比特值（g）的比特宽度以及第二时钟（h）的频率来计算用于由计数器122执行计数的初始值（i）（时钟脉冲的计数的初始值）。计数器初始值计算电路121是所谓的解码器，并且利用以下解码等式[表达式2]来计算计数初始值（i）。

[表达式2]

n：较低比特值（g）

N：较低比特值（g）的比特宽度

Fcnt：第二时钟的频率

计数器初始值计算电路121将所计算的计数初始值（i）供应到计数器122。

计数器122在操作时钟（f）的边沿时刻开始对第二时钟（h）的时钟脉冲进行计数，并且将通过从计数初始值（i）中减去第二时钟（h）的时钟脉冲的计数获得的值（计数值（j））供应到下溢检测电路123。当下溢检测电路123将计数停止信号供应到计数器122时，计数器122停止计数。

下溢检测电路123是检测从计数器122供应的值（计数值（j））的溢出的电路。在检测到计数值（j）的下溢时，下溢检测电路123将计数停止信号供应到计数器122和触发电路124。

触发电路124在接收到计数停止信号时通过改变其自身状态（从高电平至低电平或反之亦然）来生成1脉冲校正时钟（k）。

虽然在校正时钟生成电路120包括下溢检测电路123的假设下进行上述说明，但是这种假设未必是必需的。例如，可以想到，计数器122被配置为对第二时钟（h）向上计数的计数器。在这种情况下，可以想到，校正时钟生成电路120包括溢出检测电路来代替下溢检测电路123，溢出检测电路检测由计数器122计数的第二时钟（h）的时钟脉冲的计数超过计数初始值（i）（溢出）。在检测溢出时，溢出检测电路将计数停止信号供应到计数器122和触发电路124。

以下将参考图10中的时序图来说明校正时钟生成电路120的各种电路的输出信号。图10是示出在基本时钟（a）具有正频率误差的情况下校正时钟生成电路120的操作的时序图。此外，为了便于说明，在图10中还显示了操作时钟生成电路110中的两个信号（具体来说，校正间隔信号（b）以及触发器114的寄存器值（d））。此外，以十六进制表示本时序图中的数值，并且为了图10的说明的方便，校正值通常被设定为“000021H”。

当校正间隔信号（b）是低电平时，响应于基本时钟（a）的上升沿而将固定值B（图10中的000020H）与寄存器值（d）相加。当校正间隔信号（b）是高电平时，响应于基本时钟（a）的上升沿来将校正值（图10中的000021H）与寄存器值（d）相加。校正间隔信号（b）每秒一次变成高电平（即，每秒一次地生成的单触发脉冲）。因此，寄存器值（d）的较低m(=5)比特值（g）每秒改变一次。

例如，在时刻T30时，校正间隔信号（b）变成高电平。因此，寄存器值（d）的较低m(=5)比特值（g）在时刻T30改变（因为在图10中以十六进制显示数值，所以最低比特改变）。以与时刻T30时相同的方式，校正间隔信号（b）在时刻T32时变成高电平，并且寄存器值（d）的较低m(=5)比特值（g）在时刻T32时改变（因为在图10中以十六进制显示数值，所以最低比特改变）。

计数器初始值计算电路121基于寄存器值（d）的较低m(=5)比特值（g）以及第二时钟（h）的频率来计算计数初始值（i）。例如，计数器初始值计算电路121计算在时刻T30的计数初始值（i）“690d”。

计数器122在操作时钟（f）的边沿时刻（时刻T31、T32等）开始计数处理。这里，计数器122通过从计数初始值（i）中减去第二时钟（h）的时钟脉冲的计数来计算计数值（j）。在检测到计数值（j）的下溢时，即下溢即将发生时，下溢检测电路123就输出计数停止信号。计数值的LSB(j')的波形在计数开始到计数停止之间的时间期间变成与第二时钟（h）相同的波形。1脉冲校正时钟（k）响应于计数停止信号的输出而改变其值。

例如，下溢检测电路123在时刻T35检测下溢，并且输出计数停止信号。响应于该计数停止信号，1脉冲校正时钟（k）在时刻T35改变其值。以与时刻T35时相同的方式，因为下溢在时刻T36发生，因此1脉冲校正时钟（k）在时刻T36改变其值。

计数器初始值计算电路121在各个时刻计算计数初始值（i）。计数器122在时刻T33、T34等处开始计数处理（在操作时钟（f）的边沿时刻）。因为计数初始值（i）根据在校正间隔信号（b）的输入时的校正值的相加而改变，因此对第二时钟（h）的时钟脉冲进行计数的时间段也改变。如上所述，根据寄存器值（d）的较低m(=5)比特值（g）（即，根据与在操作时钟（f）中没有反映的频率误差的值）来调整1脉冲校正时钟（k）的脉冲宽度。

图11是示意性地示出图10的时序图的示图。在图11中，为了便于理解，将假设寄存器值（d）是5比特值，并且较低m比特值是2比特值。此外，假设寄存器值（d）不以补码格式表示。此外，假设固定值B是“00100”并且当寄存器值（d）的最高比特的值改变时，操作时钟（f）改变其状态。此外，校正值在图11中通常被设定为“00101”。

当校正间隔信号（b）变成高电平（在时刻T41、T42、T43和T44）时，将校正值“00101”与寄存器值（d）相加。换言之，当校正间隔信号（b）变成高电平（在时刻T41、T42、T43和T44）时，将“01”与较低m(=2)比特值（g）累加。

在本实施例中，寄存器值（d）的较低m(=2)比特值（g）的累加值不产生对第三最低比特的进位（carry），直至时间T44。因此，操作时钟（f）每四个寄存器值（d）更新改变其值，直至时间T44。

在时刻T44时，较低m(=2)比特值（g）的累加值产生对至第三最低比特的进位。因此，最高比特的值在最高比特的最后一次改变之后在寄存器值（d）的第三更新的时刻（T44）改变其值。因此，在时刻T44执行操作时钟（f）的校正。换言之，生成其上具有在时刻T44时多次执行从时刻T40至时刻T44发生的频率误差的校正的操作时钟（f）。

另一方面，1脉冲校正时钟（k）根据较低m(=2)比特值（g）在操作时钟（f）的边沿时刻开始计数。当完成计数时，更新1脉冲校正时钟（k）的值。例如，1脉冲校正时钟（k）根据低2比特值（00）来在时刻T45时，即操作时钟（f）的边沿时间，开始计数，并且1脉冲校正时钟（k）的值在完成计数时改变。此外，1脉冲校正时钟（k）根据较低2比特值“01”来在时刻T46，即操作时钟（f）的边沿时刻，开始计数，并且1脉冲校正时钟（k）的值在计数完成时改变其值。

如上所述，1脉冲校正时钟（k）具有根据寄存器值（d）的较低m(=2)比特值（g）调整的各种脉冲宽度。换言之，虽然操作时钟（f）是其上执行从时刻T40至时刻T44发生的误差的校正的时钟，但是1脉冲校正时钟（k）是以利用示出在操作时钟（f）的生成中没有反映的频率误差的较低m(=2)比特值来调整其脉冲宽度的方式所生成的时钟。因此，1脉冲校正时钟（k）在反映了基本时钟（a）的频率误差的各个脉冲中都变成时钟信号。

以下将说明具有负频率误差的基本时钟（a）的情况。图12是示出在基本时钟（a）具有负频率误差的情况下的校正时钟生成电路120的操作的时序图。校正时钟生成电路120中的各个电路的操作都与基本时钟（a）具有正频率误差（图10中所示）的情况相同。将假设固定值B是“000020H”并且校正值是“00001FH”。

当校正间隔信号（b）是低电平时，响应于基本时钟（a）的计数来将固定值B（图12中的000020H）与寄存器值（d）相加。当校正间隔信号（b）是高电平时，响应于基本时钟的计数来将校正值（图12中的00001FH）与寄存器值（d）相加。例如，寄存器值（d）的较低m(=5)比特值（g）在时刻T52和T55改变（因为在图12中以十六进制显示数值，所以最低比特值改变）。

计数器初始值计算电路121基于较低m(=5)比特值（g）和第二时钟（h）的频率来计算计数初始值（i）。例如，计数器初始值计算电路121在时间T50时计算“690d”的计数初始值（i）并且在时间T53时计算“0d”的计数初始值（i）。

计数器122在操作时钟（f）的边沿时刻（时刻T31、T32等）开始计数处理。在检测到计数器122的计数值（j）的下溢时，下溢检测电路123输出计数停止信号。例如，下溢检测电路123在时刻T57检测到下溢。以相同方式，下溢检测电路123在时刻T53、T54和T58检测到下溢，并且输出计数停止信号。此外，因为在计数初始值（i）在时刻T53是“0d”，因此操作时钟（f）的边沿时刻与下溢处于同一时间被检测到。

1脉冲校正时钟（k）响应于计数停止信号的输出而在时刻T57、T53、T54以及T58改变其值。

图13是示意性示出图12的时序图的示意图（在基本时钟（a）具有负频率误差的情况下）。在图13中，与图11中的情况相同，为了便于理解，将假设寄存器值（d）是5比特值，并且较低m比特值是2比特值。此外，假设寄存器值（d）不以补码格式表示。此外，假设固定值B是“00100”并且操作时钟（f）在最高比特改变时改变。此外，校正值通常在图13中被设定为“00101”。

当校正间隔信号（b）变成高电平（在时刻T62、T65、T68以及T70）时，将校正值“00011”与寄存器值（d）相加。换言之，当校正间隔信号（b）变成高电平（在时间T62、T65、T68以及T70）时，将“11”与较低m(=2)比特值（g）相加。

在图13中，固定值B“00100”大于校正值“00011”。因此，即使在时刻T62将校正值“00011”与寄存器值（d）相加，寄存器值（d）的最高比特也不会改变。因此，操作时钟（f）不会在时刻T72改变，而是在时刻T63改变其状态。换言之，操作时钟（f）的状态在从时刻T61开始执行寄存器值（d）的第五更新的时刻T63改变。除了时刻T61至T63期间之外，操作时钟（f）的状态每四次寄存器值（d）更新（在时刻T60至T61、T63至T64、T64至T66、T66至T67以及T67至T69期间）而改变。

操作时钟（f）的值不会在时刻T72改变，而是在时刻T63改变，这使得操作时钟（f）成为其上执行从时刻T60至时刻T71发生的频率误差的校正的时钟信号。换言之，通过在时刻T63执行大量的频率误差的校正来调整操作时钟（f）。

另一方面，完成在计数时更新1脉冲校正时钟（k）的值，该计数经根据较低m(=2)比特值（g）而在操作时钟（f）的边沿时刻时开始。例如，计数在操作时钟（f）的边沿时刻开始，即在时刻T61根据较低2比特值“00”开始，并且1脉冲校正时钟（k）的状态在完成计数时改变其状态。以类似方式，计数在操作时钟（f）的边沿时刻开始，即在时刻T63根据较低2比特值“11”开始，并且1脉冲校正时钟（k）的状态在完成计数时改变其状态。

以与参考图11说明的相同方式，1脉冲校正时钟（k）在反映了基本时钟（a）的频率误差的各个脉冲中都变成时钟信号。

虽然在校正值是恒定值的假设下参考图10至图13进行了说明，但是这种假设不是必需的。校正值可以根据利用温度特性的计算而随时间适当改变。以下将说明温度特性。根据这种校正值的改变来确定计数初始值（i）。例如，当校正值变成“000020H”（等于固定值B）时，计数初始值（i）不改变，使得当完成与之前计数的计数量相同数目的计数时的时刻输出计数停止信号。另一方面，在校正值在某一时刻大幅改变的情况下，计数初始值（i）从最后的计数初始值（i）开始大幅改变，使得计数所花费的时刻大幅改变。

<时钟校正电路100的功能>

以下将说明时钟校正电路100的功能。操作时钟生成电路110输出操作时钟，对操作时钟执行在特定时间段期间发生的频率误差的校正。精确地说，操作时钟生成电路110在预定义时刻时反映固定值的累加值（或将误差值，即对应于基本时钟（a）的频率误差的值与固定值的累加值相加）中对应于基本时钟（a）（第一时钟）的频率误差的值，即误差值。此外，操作时钟生成电路110在累加值的预定义比特（图5中的次高比特）的值改变时的时刻多次执行校正，这使得能够输出对其执行在特定时间段期间发生的频率误差的校正的操作时钟。在上述说明中，分辨率小于30.5ppm的频率误差的值被累加为较低m比特值（g）。作为另一种方式，在操作时钟的各个边沿时刻，在操作时钟的状态的改变中没有反映的频率误差被累加存储在较低m比特值（g）中。换言之，作为由比预定义比特更低的比特表示的值的较低比特值在操作时钟的状态改变（即，在边沿时刻时）时刻残存在累加值中。该残存比特值（较低比特值）是不能直接在操作时钟的目标边沿时刻的判断中处理的比特值。

校正时钟生成电路120将残存在该累加值中的较低m比特值（g）转换成比基本时钟（a）更高的频率的第二时钟的时钟脉冲的计数（精确地说，第二时钟的频率是满足等式（所需输出频率/期望分辨率）的频率）。随后，校正时钟生成电路120生成校正时钟，该校正时钟的边沿根据对应的计数而从操作时钟的对应的边沿时刻偏移（换言之，校正时钟生成电路120生成1脉冲校正时钟（k））。当操作时钟（f）改变其状态时，利用残存在累加值中的比特值来校正操作时钟（f）的脉冲宽度，因此可以生成高精度时钟信号。

将从另一观点说明本实施例。触发器114的寄存器值（d）（累加值）是在通过累加基于输出信号的所需频率而确定的固定值所获得的值中反映基本时钟（a）的频率误差的值。换言之，寄存器值（d）（累加值）是其中反映了作为所需频率的生成源的基本时钟（a）的所需频率和所需误差的值。因此，使用寄存器值（d）（累加值）的所有比特（所有数位），使得可以计算精确的校正信号。校正时钟生成电路120利用对其操作时钟生成电路110重要并且由低于预定义比特（图5中所示的预定义比特是次高比特）的比特表示的值来校正操作时钟。在上述实例中，由低于预定义比特的比特表示的值是寄存器值（d）（累加值）的较低m比特值（g）。由于通过校正时钟生成电路120进行的这种校正，可以生成精确的校正信号。

虽然在操作时钟的每个边沿时刻时都执行计数处理，但是这通常不是必要的。例如，可以想到校正时钟生成电路120在操作时钟（f）的下降沿时刻执行上述计数处理。即使在这种情况下，也可以生成精确的时钟信号，对该时钟信号以比操作时钟（f）的校正间隔更短的间隔执行频率误差的校正。以类似方式，还可以想到，在操作时钟（f）的每个边沿时刻（例如，每三个边沿时刻）执行上述计数处理。换言之，如果校正时钟生成电路120以比操作时钟（f）的校正间隔（第一间隔）更短的间隔（第二间隔）执行校正（计数处理），则可以获得满意的时钟信号。

此外，校正值和寄存器值（d）可以以补码格式来表示。因为校正值可以以补码格式表示，所以不仅能够使寄存器值（d）递增还能够使其递减。这使得能够在基本时钟具有正频率误差以及负频率误差的两种情况下进行处理，其中两种频率误差都以ppm单位来表示。

此外，上述操作时钟校正电路115在校正间隔信号（b）的输出时刻校正由校正值和寄存器值（d）的补码格式表示所造成的操作时钟的非故意操作。这使得能够能够生成精确的操作时钟（f）。

如上所述，第二时钟（h）是具有等于等式（所需输出频率/期望分辨率）或更高频率的时钟信号。这确保了根据对1脉冲校正时钟（k）的所需精度的校正。

此外，在本实施例中，误差值（通过从校正值中减去固定值B所获得的值，即对应于基本时钟（a）的频率误差的值）小于固定值B。因此，通常在较低m比特值（g）内表示在操作时钟的边沿时刻（较低比特值）的累加值中的残存值。因此，操作时钟生成电路110仅将作为操作时钟的状态改变时累加值中的残存值的较低m比特值（g）供应到校正时钟生成电路120。用于对第二时钟进行计数的脉冲的比特宽度变小使得计数器122的最大计数变小。

此外，在上述实施例中，固定值B仅在特定比特中具有“1”（图5中，特定比特是第六低比特），这通常不是必要的。例如，可以想到，固定值B在两个比特中都具有“1”。即使在这种情况下，校正时钟生成电路120在操作时钟的边沿时刻（在操作时钟的状态改变时），仅利用由低于累加值中的预定义比特的比特所表示的比特值来生成校正时钟。

<MCU10的配置>

以下将说明图3中所示的时钟校正电路100的具体配置示例。作为用于计算要输入到操作时钟生成电路110的校正值的方法，存在例如上述三种方法。这些方法是：（1）使用温度特性表的方法；（2）使用温度特性计算等式的方法；以及（3）使用频率误差检测器的方法。将参考相应附图来说明采用上述方法中的每一个的时钟校正电路100的配置示例（即图3中所示的时钟校正电路的具体配置示例）。

<MCU10的具体配置示例1>

图14是示出利用温度特性（（1）温度特性表或（2）温度特性计算等式）来计算要供应到操作时钟生成电路110的校正值的时钟校正电路100和MCU10的配置。

MCU10包括高速嵌入式振荡器220、温度传感器330和A/D转换器340以及图3中所示的部件。此外，可以想到，时钟校正电路100包括其中设定了校正值的寄存器。

温度传感器330是安装在MCU10上用于检测外部温度的一般温度传感器。温度传感器330周期性地检测温度，并且将检测值（模拟值）供应到A/D转换器340。A/D（模拟/数字）转换器340将所供应的模拟值转换成数字值，并且将数字值供应到CPU300。温度传感器330和A/D转换器340可以具有任何配置，只要他们可以在一般的微控制器上使用。

CPU300利用温度特性（（1）温度特性表或（2）温度特性计算等式）来计算校正值。首先将说明使用温度特性（1）的计算方法。公知的是音叉型晶体振荡器的频率对温度特性由在25°C的中心温度下具有负二次系数的二次函数来表示。在这种情况下，如果确定了温度，则唯一确定频率误差。存储器310存储表信息，其中温度和基本时钟（a）的频率误差以温度和频率误差彼此关联的方式被存储。CPU300经由总线读出与由A/D转换器340供应的温度相对应的频率误差。随后，CPU300将从表中读出的基本时钟（a）的频率误差代入上述[等式1]中以计算校正值，并且将所计算的校正值供应到操作时钟生成电路110。

在使用温度特性计算等式（2）来计算校正值时，CPU300从存储器310中读出温度特性等式。温度特性方程示出了如上所述的二次曲线。CPU300通过将检测的温度代入温度特性等式来计算基本时钟（a）的频率误差。CPU300将计算的校正值供应到操作时钟生成电路110。

对于更多有关音叉型晶体振荡器的频率对温度特性的细节可参考因特网上的“URL:http://www.sii.co.jp/components/quartz/ocdpJP.jsp”（2012年6月1日提供）以及因特网上的“URL:http://www.tamadenvice.co.jp/32768-temp.htm”（2012年6月1日提供）。此外，还可以想到，用户设定寄存器中的校正值，其中操作时钟生成电路110可以在不由CPU300直接将计算的校正值供应到操作时钟生成电路110的情况下基于计算的频率误差来访问寄存器。

高速嵌入式振荡器220是安装在MCU10上的一般振荡器。高速嵌入式振荡器220生成高于基本时钟（a）的频率的高速时钟。该高速时钟具有满足上述等式（1脉冲校正时钟的输出频率/期望分辨率）的频率。高速嵌入式振荡器220将所生成的高速时钟供应到校正时钟生成电路120作为第二时钟（h）。

<MCU10的详细配置示例2>

图15是示出利用频率误差检测器（3）计算要供应到操作时钟生成电路110的校正的时钟校正电路100以及MCU10的配置的框图。

MCU10配置有基准振荡器230。基准振荡器230利用TCXO等来生成高于基本时钟（a）的频率的基准频率。基准时钟振荡器的频率例如是14.4MHz或24MHz。基准振荡器230将生成的基准时钟供应到频率误差检测器170以及校正时钟生成电路120作为第二时钟（h）。这里，虽然基准时钟230可以生成比上述高速时钟（由高速嵌入式振荡器220生成的输出时钟信号）更精确的时钟信号，但是基准振荡器230消耗更多的电能以生成基准时钟。

时钟校正电路100包括频率误差检测器170。频率误差检测器170利用基准时钟来计算基本时钟（a）的频率误差。图16是示出频率误差检测器170的内部配置的框图。频率误差检测器170包括选通生成计数器171和误差测量计数器172。选通生成计数器171对由时钟振荡器210生成的基本时钟（a）的时钟脉冲进行计数，并且生成基于基本时钟（a）的频率设定的选通宽度T的选通信号。在以下说明中，将假设选通宽度T是32,768（选通宽度32,768的单位是基本时钟（a）的一个周期）。换言之，如果基本时钟（a）不具有误差，则选通生成计数器171生成具有1秒的选通宽度的选通信号，这是因为基本时钟（a）的频率是32.768kHz。

误差测量计数器172对由基准振荡器230生成的基准时钟进行计数，并且启用由选通生成计数器171生成的选通信号。随后，误差测量计数器172计算通过对在由选通信号设定的时间段内的基准时钟进行计数所获得的计数与预先设定为频率误差的计数的期望值E之间的差。这里，如果基准时钟是14.4MHz，则期望值E被设定为“14400000”。误差测量计数器172将计算的频率误差供应到CPU300。CPU300通过将计算的误差代入上述[表达式1]来计算校正值，并且将校正值供应到操作时钟生成电路110。

<MCU10的详细配置示例3>

可以想到MCU10包括时钟恢复电路。图17是示出包括时钟恢复电路的MCU10的另一配置示例的框图。MCU10包括时钟恢复电路240以及选择器250。

在考虑到功耗以及使用从外部端子160输出的时钟信号的应用的情况下，选择器250将基准时钟和高速时钟中的一个或另一个供应到校正时钟生成电路120作为第二时钟（h）。

由高速嵌入式振荡器220生成的高速时钟以及由校正时钟生成电路120生成的1脉冲校正时钟（k）供应到时钟恢复电路240。时钟恢复电路240利用1脉冲校正时钟（k）来测量高速时钟的频率，并且利用测量结果来执行高速嵌入式振荡器220的微调（容量调整）。

图18示出了时钟恢复电路240的详细配置。时钟恢复电路240包括计数器241和比较电路242。此外，虽然没有示出寄存器，但是时钟恢复电路240包括存储后述期望值的寄存器。

计数器241在输入预定数目的1脉冲校正时钟（k）的时钟脉冲的时间期间对高速时钟的时钟脉冲的输入数目进行计数。计数器241将计数的数量供应到比较电路242。

比较电路242读出高速时钟的期望值，即来自未示出的寄存器（或来自任意存储器件）的所需频率。比较电路242比较读出的期望值和计数数目。如果两者彼此相等，则比较电路242判断高速时钟正以所需频率运行。如果两者彼此不同，则比较电路242判断在高速时钟的频率和所需频率之间存在误差。比较电路242检查高速时钟的频率与所需频率相比是否偏移到更高的方向或更低的方向。随后，比较电路242根据频率偏移方向使校正容量值递增或递减±1。比较电路242通过重复校正容量值的这种调整操作计算适当的校正容量，直至读取的期望值变成等于计数的数量，并获取适当的校正容量值。随后，比较电路242将该容量值供应到高速嵌入式振荡器220。

高速嵌入式振荡器220将由比较电路242供应的容量值反映在高速嵌入式振荡器220的可变容量等中，以调整频率误差。

以下将说明计数器241使用1脉冲校正时钟（k）的原因。如果计数器241使用操作时钟（f），则需要计数器241继续执行高速时钟的计数处理，直至最早地进行操作时钟（f）的校正，这占用很长时间。另一方面，如果计数器241使用1脉冲校正时钟（k），则无需计数器241长时间持续执行高速时钟的计数处理，因为已经执行了针对1脉冲校正时钟（k）的各个时钟脉冲的频率调整，这产生了较短的计数时间。因此，较短的计数时间导致了低电流消耗。

此外，在使用1脉冲校正时钟（k）的情况下，可以减小计数器241所需的最大计数。因此，可以减小计数器241的电路规模。鉴于计数器241的电流消耗和电路规模，希望供应到时钟恢复电路240的脉冲是其各个时钟脉冲的频率误差已经逐个校正的1脉冲校正时钟（k）。

第二实施例

根据本发明第二实施例的时钟校正电路100的特征在于与根据第一实施例的时钟校正电路100的操作时钟110相比，可以降低根据第二实施例的时钟校正电路100的操作时钟生成电路110的电流消耗。以下将进行有关根据第二实施例的时钟校正电路100以及根据第一实施例的时钟校正电路100之间不同点的说明。

根据第二实施例的时钟校正电路100以及根据第一实施例的时钟校正电路100之间的差异仅在于二者的时钟校正电路100的操作时钟生成电路110的配置，因此与根据第一实施例的操作时钟电路110相比，仅在下文说明根据第二实施例的操作时钟电路110。图19是示出根据本实施例的操作时钟生成电路110的配置的框图。

根据本实施例的操作时钟生成电路110包括FF操作控制电路116以及图4中所示的部件。校正间隔信号（b）被供应到FF操作控制电路116。在以下说明中，将假设触发器114具有图5中所示的寄存器，即21比特寄存器。此外，校正间隔信号（b）是在32,768个时钟脉冲中具有一个高电平时钟脉冲的单触发脉冲。

FF操作控制电路116根据校正间隔信号（b）来控制触发器114的操作。具体而言，FF操作控制电路116控制触发器110的操作，使得寄存器的第十六最高比特在校正间隔信号（b）是低电平时递增。寄存器的第十六最高比特的值等同于上述固定值B。在这种情况下，FF操作控制电路116控制触发器114的操作以免触发器114引入来自加法器113的值。此外，FF操作控制电路116控制触发器114的操作以免触发器114将一个值输入加法器113。另一方面，FF操作控制电路116仅在校正间隔信号（b）是高电平时引入来自加法器113的输出值，并且将该输出值反映在寄存器值（d）中。

换言之，FF操作控制电路116控制加法器113使得加法器113在32,768个时钟脉冲中的一个时钟脉冲期间执行加法处理，并且FF操作控制电路116控制触发器114，使得触发器114的寄存器在其他时钟脉冲期间仅用作上数序计数器（up-counter）。

由于操作时钟生成电路110的上述配置，因此可大幅降低加法计算的数量，并且触发器114在几乎所有时间期间都仅用作计数器。因为计数处理是一种类型简单的处理，因此与根据第一实施例的操作时钟110相比，可大幅降低根据本实施例的操作时钟110的电流消耗。近年来，有非常多的情况都是在备用模式设定下使用时钟校正电路100（RTC）。因此，希望处于备用模式下的时钟校正电路100（RTC）仅消耗超低的电流。根据本实施例的操作时钟生成电路110设定为尽可能少地执行加法计算，因此备用模式下的超低电流消耗的要求可通过根据本实施例的操作时钟生成电路110的配置实现。

另一实施例

顺便提及，日本未审专利申请公布No.2000-315121中公开的RTC电路也设定为能产生等效于操作时钟的时钟信号。还能以日本未审专利申请公布No.2000-315121中公开的某些电路替代根据第一实施例的时钟校正电路100的部分电路部件。以下将详细说明上述配置。

图20是示出应用时钟校正电路100的配置的框图，该时钟校正电路100是包括在日本未审专利申请公布No.2000-315121中公开的RTC电路中的电路。时钟校正电路100包括具有校正功能的替代操作时钟生成电路110的分频器180以及振荡器190。这里，以相同的数字标记表示与图3中所示部件相同的部件，且将省略与它们有关的详细说明。以下将说明时钟校正电路100的配置，其中1脉冲校正时钟（k）实现与第一实施例的情况相同的高于1ppm的校正精度。

分频器180产生通过对基本时钟（a）进行分频而获得的分频信号（1）。分频器180确实具有常用分频器的配置，且例如其可以是以多个触发器配置的异步计数器。在以下说明中，将假设分频器180是214分频电路。换言之，分频器180从基本时钟（a）产生2Hz的分频信号（1）。

具有校正功能的振荡器190产生操作时钟（f'）。具有校正功能的振荡器190的配置实例在图21中示出。具有校正功能的振荡器190包括加法器191以及触发器（FF）192。

加法器191将通过频率误差检测器170计算的频率误差与固定值A和触发器192的输出值相加。这里，让我们假设固定值A是“2000H”。频率误差的计算方法几乎与图6中所示的计算方法相同。例如，0.95ppm等效于1H。

触发器192在其内部包括n比特寄存器（寄存器值（d'））。在假设n＝18的情况下进行以下说明。触发器192利用分频信号（1）将n比特寄存器中的加法器191的输出值引入作为时钟端子的输入。此外，触发器192产生操作时钟(f')，其在寄存器值（d'）的MSB（最高有效比特）改变时的时刻下改变其值。此外，触发器192将寄存器值（d'）的低m(m=17)比特值(g')供应到校正时钟生成电路120的计数器初始值计算电路121。

图22是示出触发器192的寄存器值（d'）的示意图。该寄存器值（d'）几乎对应于图5中所示的寄存器值（d），但是不同之处在于该寄存器值（d'）不具有显示该值（d'）是正还是负的符号比特，且低m比特值(g')的比特宽较大。

如上所述，即使具有校正功能的振荡器190的配置类似于日本未审专利申请公布No.2000-315121中公开的配置，但是具有校正功能的振荡器190通过累加频率误差而产生操作时钟(f')。校正时钟生成电路120可利用该操作时钟(f')以及低m比特值(g')产生1脉冲校正时钟（k）。

以下将根据第一实施例的时钟校正电路100（图3等中所示）与图20中所示的时钟校正电路100进行彼此对比。在根据第一实施例的配置中，因为操作时钟（f）由32.768kHz频率的基本时钟（a）产生，因此操作时钟（f）的最大误差可设定为30.5ppm(1Hz/32.768kHz)。因此，为了实现1ppm的校正精度，低m比特值（g）可设定为5比特值。另一方面，在图20中所示的配置中，因为操作时钟(f')由2Hz的分频信号产生，因此操作时钟(f')的最大误差变得大于操作时钟（f）的最大误差(30.5ppm)。因此，低m比特值(g')的比特宽变得大于根据第一实施例的低m比特值（g）的比特宽。具体而言，低m比特值(g')变成17比特值。

在第一实施例中，因为低m比特值（g）的比特宽可被设定为较小，因此第二时钟（h）的计数时间可被设定为较短。因此，即使第二时钟（h）具有略微大的误差，也可满足1脉冲校正时钟（k）所需的精度。例如，即使上述高速嵌入式振荡器220以约5%的精度差输出高速时钟（第二时钟（h）），1脉冲校正时钟（k）也可满足约±3ppm的精度。

此外，在第一实施例中，低m比特值（g）的比特宽可较小，计数器初始值计算电路121（所谓的解码器）的电路尺寸可较小。

此外，在第一实施例中，以补码格式表示的校正值和寄存器值（d）可同时表现出正数和负数。因此，根据第一实施例的时钟校正电路100的配置不同于图20中所示的配置，且即使基本时钟（a）具有正频率误差（以单位ppm表示）或负频率误差（以单位ppm表示），也可处理该频率误差。

虽然已经参考上述某些实施例对本发明进行了说明，但是本发明不由上述实施例的配置限制，且显而易见的是在不脱离本发明中涵盖的下述权利要求的范围的情况下，本领域技术人员可对本发明进行各种改变、变型以及组合。

例如，虽然已经说明了其中在电力计1中使用的时钟校正电路100的实例，但是时钟校正电路100的应用不限于上述实例。上述时钟校正电路100例如可嵌入任意类型的车内系统、诸如移动电话、智能电话的移动终端、任意类型的个人电脑等等。

上述实施例的部分或整体可以下述附加说明进行改写，虽然上述实施例的部分或整体可以除下述附加说明之外的说明进行改写。

（附加说明1）

一种具有用于输出时钟信号的外部端子的微控制器，微控制器包括：

存储要输出的时钟类型的输出选择寄存器；以及

根据由输出选择寄存器存储的来自包括了其上根据第一时钟以第一间隔执行了频率误差校正的操作时钟以及其上根据第一时钟以短于第一间隔的第二间隔执行了频率误差校正的校正时钟的时钟信号组的值选择时钟信号并通过外部端子输出所选择的时钟信号的选择器。

（附加说明2）

根据附加说明1的微控制器，其中校正时钟是其中各个脉冲的脉冲宽度都被校正的1脉冲校正时钟信号。

（附加说明3）

根据附加说明1的微控制器，还包括根据由测量LSI测量的电力信息、示出用于每个时间区的电能消耗量和对应的核算量之间关系的表信息、以及根据操作时钟测量的时间信息计算电力核算量的计算单元。

（附加说明4）

一种电力计装置，包括：

根据附加说明3的微控制器，以及

用于显示电力核算量的面板装置。

Claims

1.一种时钟校正电路，包括：

操作时钟生成电路，所述操作时钟生成电路

基于第一时钟的时钟脉冲通过对由操作时钟的所需频率所确定的固定值进行累加来计算累加值，

在由所述第一时钟确定的时刻的所述累加值中反映与所述第一时钟的频率误差相对应的误差值，

当所述累加值的预定义比特改变时，改变所述操作时钟的状态，以及

输出作为所述累加值的一部分的较低比特值以及由比所述预定义比特更低的比特所表示的值；以及

校正时钟生成电路，所述校正时钟生成电路

将所述较低比特值转换成第二时钟的时钟脉冲的计数，所述第二时钟的频率比所述操作时钟的频率更高，以及

基于对所述时钟脉冲进行计数所需要的时间以及所述操作时钟的时钟脉冲来生成通过校正所述操作时钟所获得的校正时钟。

2.根据权利要求1所述的时钟校正电路，其中，所述固定值的绝对值大于所述误差值的绝对值。

3.根据权利要求2所述的时钟校正电路，其中，所述操作时钟生成电路包括：

校正间隔生成单元，所述校正间隔生成单元用于生成校正间隔信号，所述校正间隔信号示出预定义的第一时间间隔的度过；

第一选择器，所述第一选择器在每次所述第一时间间隔的度过时输出通过所述误差值对调整所述固定值进行调整所获得的校正值，并且在其他情况下输出所述固定值；

触发器，所述触发器经由所述触发器的时钟端子来接收所述第一时钟，在所述触发器内部寄存器中存储所述累加值，并且在所述累加值的所述预定义比特改变时改变所述操作时钟的状态；以及

加法器，所述加法器将加法结果值供应到所述触发器的数据端子，所述加法结果值是通过将所述第一选择器的输出值与所述触发器所存储的所述累加值相加来获得的。

4.根据权利要求1所述的时钟校正电路，其中，所述校正时钟生成电路包括：

计数值计算电路，所述计数值计算电路基于所述较低比特值、所述较低比特值的比特宽度以及所述第二时钟的频率来计算所述时钟脉冲的计数；

计数器，所述计数器输出通过在所述操作时钟的边沿时刻开始对所述第二时钟进行计数所获得的计数值；

检测电路，所述检测电路输出计数停止信号，当检测到所述计数值达到所述时钟脉冲的计数时，所述计数停止信号使得所述计数器停止计数；以及

触发电路，所述触发电路在每次输出所述计数停止信号时改变所述校正时钟的状态。

5.根据权利要求3所述的时钟校正电路，

其中，所述校正值和所述累加值被表示为MSB（最高有效比特）是示出这些值分别为正或负的比特的补码。

6.根据权利要求3所述的时钟校正电路，

其中，所述操作时钟生成电路进一步包括操作时钟校正电路，所述操作时钟校正电路

检测所述操作时钟的状态的改变，

在从所述操作时钟的状态的改变开始预定义第二时间间隔的度过内通过所述校正间隔信号来检测所述第一时间间隔的度过，以及

如果在所述第一时间间隔经过时检测到所述操作时钟的状态的再次改变，则校正所述操作时钟的状态的再次改变。

7.根据权利要求3所述的时钟校正电路，

其中，所述操作时钟生成电路进一步包括操作控制电路，所述操作控制电路

在所述第一时间间隔没有经过时对与所述固定值相对应的所述内部寄存器的比特值进行向上计数，并且还停止所述加法器的操作，以及

在所述第一时间间隔经过时，重新开始所述加法器的操作。

8.根据权利要求1所述的时钟校正电路，包括：

输出选择寄存器，所述输出选择寄存器存储与要输出的时钟类型有关的信息；以及

时钟选择选择器，所述时钟选择选择器基于所述输出选择寄存器所存储的值来从包括所述校正时钟和所述操作时钟的时钟信号组中选择要经由外部端子输出的时钟。

9.根据权利要求8所述的时钟校正电路，

其中，所述校正时钟生成电路从所述输出选择寄存器中读出值，并且如果所读出的值不是给出用于输出所述校正时钟的指示的值，则停止所述校正时钟的生成操作。

10.根据权利要求1所述的时钟校正电路，

其中，所述第二时钟具有比使所述校正时钟的所需输出频率除以所述校正时钟的期望分辨率所获得的频率更高的频率。

11.一种包括根据权利要求1所述的时钟校正电路的微控制单元。

12.根据权利要求11所述的微控制单元，包括：

生成第一时钟的第一振荡器；

生成第二时钟的第二振荡器；以及

时钟恢复电路，所述时钟恢复电路根据所述校正时钟的时钟脉冲出现的预定次数范围内的所述第二时钟的时钟脉冲的计数与基于所述第二时钟的所需频率的所述第二时钟的时钟脉冲的计数的期望值之间的差，通过调整所述第二振荡器的内部容量来调整所述第二时钟的频率。

13.根据权利要求11所述的微控制单元，包括：

传感器，所述传感器检测所述微控制单元中的温度；以及

计算单元，所述计算单元通过将由所述传感器检测到的温度代入温度特性计算表达式来计算所述第一时钟的频率误差。

14.一种包括根据权利要求11所述的微控制单元的电子设备。

15.一种时钟校正方法，包括下述步骤：

基于第一时钟的时钟脉冲，通过对由操作时钟的所需频率所确定的固定值进行累加来计算累加值；

在由所述第一时钟确定的时刻的累加值中反映与所述第一时钟的频率误差相对应的误差值；

当所述累加值的预定义比特改变时，改变所述操作时钟的状态，并且计算作为所述累加值的一部分的较低比特值以及由比所述预定义比特更低的比特所表示的值；

将所述较低比特值转换成第二时钟的时钟脉冲的计数，所述第二时钟的频率比所述操作时钟的频率更高；以及

基于用于对所述时钟脉冲进行计数所需的时间以及所述操作时钟的时钟脉冲来生成通过校正所述操作时钟所获得的校正时钟。

16.根据权利要求15所述的时钟校正方法，

其中，所述固定值的绝对值大于所述误差值的绝对值。