JPH0784670A

JPH0784670A - タイマ

Info

Publication number: JPH0784670A
Application number: JP5224393A
Authority: JP
Inventors: Hideo Inoue; 英生井上; Mitsuru Sugita; 充杉田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-09-09
Filing date: 1993-09-09
Publication date: 1995-03-31
Also published as: US5469483A

Abstract

(57)【要約】【目的】 CPUの負担を低減すると共に、残り時間とは
関係なしにカウント値の補正を正確に行うことが可能な
タイマの提供を目的とする。【構成】基本的には、補正値を保持するための補正値
レジスタ１と、この補正値レジスタ１に保持されている
補正値”α”とカウンタ３のカウント値Ｃのその時点で
の値”CC”とを加算または減算する演算器２とを備え、
この演算器２の演算結果をカウンタ３にロードすること
により、タイマ自身に補正計算の機能を持たせてある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はタイマに関し、更に詳述
すれば、その計時動作中において計時時間を補正し得る
タイマに関する。

【０００２】

【従来の技術】マイクロコンピュータ等に内蔵されてい
るタイマは、一般的には時間そのものを計時するのでは
なく、一定周波数の内部クロックをカウンタでカウント
することにより実質的に計時を行うように構成されてい
る。図９は従来のタイマの概略の構成例を示すブロック
図である。

【０００３】図９において、参照符号90はCPU を、３は
カウンタを、91はこのタイマのカウント値に従って制御
対象を制御する制御回路をそれぞれ示している。

【０００４】CPU 90はこのタイマの制御を司り、カウン
タ３にロード値LVを出力する他、必要に応じてカウンタ
３のカウント値Ｃを読み込んで補正し、補正後の新たな
値を再度ロード値LVとしてカウンタ３にロードする。な
お、カウンタ３はこの例ではダウンカウンタであると
し、自身のカウント値Ｃがアンダフローしていない場合
はカウント動作を実行し、カウント値Ｃが”０”に到っ
た後はアンダフローするように構成されている。

【０００５】カウンタ３には図示されていないクロック
源からクロック信号CLK が与えられている。そして、カ
ウンタ３は、CPU 90からロード値LVとして値”Ａ”がロ
ードされると、この値”Ａ”を自身のカウント値Ｃの初
期値とし、クロック信号CLKをカウントソースとしてダ
ウンカウントを開始する。このカウンタ３のカウント値
ＣはCPU 90に与えられると共に制御回路91にも与えられ
ている。制御回路91はカウンタ３から与えられるカウン
ト値Ｃがたとえば”０”でない場合には”１”（ハイレ
ベル）の信号を、”０”に至ってアンダフローした後
は”０”（ローレベル）の信号を出力することによりパ
ルス信号PSを発生する。この制御回路91から出力される
パルス信号PSは種々の制御対象、たとえば自動車のエン
ジンの燃料噴射制御等に利用される。

【０００６】以下、そのような例について図面を参照し
て説明する。図10は一般的な内燃機関の吸気系の構成を
示す模式図である。図10において、参照符号70は内燃機
関であり、カルマン渦流量計であるエアフローセンサ(A
FS)73,スロットルバルブ72, サージタンク71及び吸気管
75を介して空気を吸入し、燃料はインジェクタ74により
供給される。また、参照符号76は内燃機関70から排気を
排出するための排気管である。

【０００７】図11は図10に示されている内燃機関70の燃
料供給のための制御系の概略の構成を示すブロック図で
ある。図11において、参照符号80はAFS 73, 水温センサ
78, クランク角センサ77, スロットルバルブ72のアイド
ル状態を検知するアイドルスイッチ78等の出力信号をイ
ンタフェイス81を介して入力し、内燃機関70の各気筒毎
に設けられた４個のインジェクタ74の駆動時間を制御し
て燃料供給量を調整する制御装置である。この制御装置
80は、ROM 84, RAM 85, CPU 90, クロック信号CLK を発
生するクロック発生回路86等を有するマイクロコンピュ
ータ83, インタフェイス81及びタイマ87により実現され
ている。参照符号87はタイマであり、マイクロコンピュ
ータ83から与えられる値からクロック発生回路86が発生
するクロック信号CLK のクロック数をダウンカウントす
る。

【０００８】このようなエンジンの制御系の動作につい
て、簡単に説明する。マイクロコンピュータ83のCPU 90
はインタフェイス81から入力される各入力信号に基づい
てインジェクタ74の駆動時間を決定する。そのロジック
に関しては本発明とは特には関係がないので省略する。
マイクロコンピュータ83のCPU 90は、インジェクタ74の
駆動時間を決定するとそれに対応するクロック信号CLK
のクロック数をタイマ87に初期値として設定する。タイ
マ87はCPU 90により設定された値を初期値とし、クロッ
ク発生回路86が発生するクロック信号CLK をカウントソ
ースとしてダウンカウントを行う。そして、タイマ87は
カウント値Ｃがアンダフローしていない期間はハイレベ
ルの信号を、”０”になってアンダフローした後はロー
レベルの信号を出力することにより、インジェクタ74を
駆動するパルス信号PSを発生する。

【０００９】以上のように、タイマ87はCPU 90から与え
られる値をカウンタ３の初期値としてダウンカウントを
行わせてそのカウント値Ｃに対応したパルス信号PSを出
力するのであるが、タイマ87の計時値を変更することも
勿論可能である。

【００１０】カウンタ３はそのカウント動作中にCPU 90
から新たなロード値LVが与えられるとその時点のカウン
ト値Ｃを新たに与えられたロード値LVに置換してダウン
カウントを継続する。換言すれば、CPU 90は制御回路91
の制御対象の必要に応じてカウンタ３のその時点のカウ
ント値Ｃを他の値に補正することにより、制御回路91
が”１”の信号を出力する時間を延長または短縮するこ
と、即ちパルス信号PSのデューティ比を変更することが
出来る。

【００１１】図12はそのような従来のタイマのカウント
値Ｃと制御回路91から出力されるパルス信号PSとの関係
を示すタイミングチャートであり、カウンタ３がカウン
ト動作の実行中にカウント値Ｃを補正してタイマとして
の計時値を延長する際のカウンタ３のカウント値Ｃの状
態と、その際に制御回路91から出力されるパルス信号PS
との関係を示している。

【００１２】なお、図12においては、縦軸はカウンタ３
のカウント値Ｃが、横軸に時間がそれぞれ示されてい
る。また、制御回路91から出力されるパルス信号PSは、
カウンタ３のカウント値Ｃがアンダフローしていない場
合はハイレベルに、カウンタ３のカウント値Ｃが”０”
に至ってアンダフローした後はローレベルにそれぞれな
る。換言すれば、カウンタ３のカウント値Ｃアンダフロ
ーしていない期間がタイマの計時時間に対応している。

【００１３】以下、図12を参照して具体的に説明する。
実線にて示されているように、時刻t0においてカウント
値Ｃの初期値として値”Ａ”がロードされると、カウン
タ３はこの初期値”Ａ”からクロック信号CLKをカウン
トソースとしてダウンカウントを行い、やがて時刻t3に
おいてカウント値Ｃが”０”になる。制御回路91は、こ
の時刻t0から時刻t3までのカウンタ３が初期値”Ａ”か
ら”０”までのダウンカウントに要する時間P1の間は、
出力信号であるパルス信号PSをハイレベルにする。

【００１４】いまたとえば、時刻t0においてカウンタ３
に値”Ａ”がカウント値Ｃの初期値として新たにロード
され、この初期値”Ａ”からカウンタ３がクロック信号
CLKをカウントソースとしてダウンカウントを行ってい
る間の時刻t1において制御回路91が出力するパルス信号
PSのハイレベルの期間を時間P2だけ後の時刻t4まで延長
する必要が生じた場合を考える。これは具体的には、図
11に示されている制御系においてインジェクタ74の駆動
時間を延長する必要があるとCPU 90が判断したような場
合の制御に相当する。

【００１５】この場合、CPU 90は時間P2に対応するカウ
ンタ３のカウント値Ｃ、換言すれば時間P2の間にカウン
タ３がダウンカウントするクロック信号CLK のクロック
数を補正値”α”としてその時点t1のカウンタ３のカウ
ント値”CC”に加算した値”CC＋α”をカウンタ３に新
たにロードすればよい。これにより、破線にて示されて
いるように、タイマの計時時間が時刻t4まで延長され
る。

【００１６】しかし、CPU 90がカウンタ３からその時点
t1のカウント値”CC”を読出し、上述の加算を行い、そ
の結果の値”CC＋α”をロード値LVとしてカウンタ３に
新たにロードする場合、CPU 90内では通常はクロック同
期で演算が行われるため、上述の一連の処理をCPU 90が
実行するためにはある程度の時間 (クロック数) が必要
である。

【００１７】この時間、即ちクロック数に対応するカウ
ンタ３のカウント値Ｃを”β”とすると、CPU 90がカウ
ンタ３に新たな値”CC＋α”をロードした時点t2におい
ては、カウンタ３のカウント値ＣがCPU 90により読出さ
れた時点t1から”β”だけ既にダウンカウントされて”
CC−β”になっている。このカウンタ３のカウント値Ｃ
が”CC−β”になっている時点t2においてカウンタ３に
新たに”CC＋α”がカウント値Ｃとしてロードされる
と、一点鎖線にて示されているように、値”β”に対応
する時間P3だけカウンタ３のカウント動作が更に延長さ
れて時刻t5においてカウント値Ｃが”０”になる。

【００１８】換言すれば、カウンタ３のカウント値Ｃが
値”CC”である時点t1において”CC＋α＋β”がカウン
タ３にロードされた場合と同様の結果になるので、正し
い補正が出来ない。従って、このような事態を回避する
ためには、値”β”を予め見込んだ補正を行う必要があ
るので、CPU 90は以下のような処理を行う。まず、CPU
90が補正を行う時点t1のカウンタ３のカウント値”CC”
を読み出す。次いで、CPU 90は読出したカウント値”C
C”に本来の補正値”α”を加算して値”CC＋α”を得
る。更に、CPU 90は得られた値”CC＋α”から値”β”
を減算した値”CC＋α−β”を得て時刻t2においてカウ
ンタ３に値”CC＋α−β”をロードして補正を完了す
る。

【００１９】こような操作により、実際にカウンタ３に
新たな値がロードされる時点t2のカウント値”CC−β”
に新たにロードされた値”CC＋α−β”が置換されるの
で、値”α”がカウンタ３のカウント値Ｃに加算された
ことになる。この後は、カウンタ３は時刻t2において新
たにロードされた値”CC＋α−β”から図12に破線にて
示されているようにダウンカウントを再開する。これに
より、制御回路91の出力信号PSのレベルは図12にハッチ
ングにて示されているように、カウンタ３が値”α”を
ダウンカウントするに必要な時間P2だけハイレベル期間
が延長される。換言すれば、タイマの計時値が時間P2だ
け延長される。

【００２０】

【発明が解決しようとする課題】従来のタイマでは、カ
ウンタのカウント動作中にカウント値を正しく補正する
ためには上述のような一連の動作が必要であったため、
CPUではカウンタに新たにロードすべき補正値に加え
て、CPU 自身が補正計算を実行するために必要な時間を
も考慮してカウンタのカウント値を書き換える必要があ
り、 CPUのソフトウェア面での負担が大きかった。ま
た、そのような補正計算を実行している間にカウンタの
カウント値が”０”になってしまう可能性もあるため、
補正計算に必要な時間以上の時間が残っている場合にし
か補正を行うことが出来ない。

【００２１】本発明はこのような事情に鑑みてなされた
ものであり、 CPUの負担を低減すると共に、タイマの計
時時間中であればいつでもカウント値の補正を正確に行
うことが可能なタイマの提供を目的とする。

【００２２】

【課題を解決するための手段】本発明に係るタイマは、
基本的には、カウンタがカウントを行っている間にその
カウント値に任意の補正値を直接与えて加算または減算
することによりカウンタのカウント値を増減して計時値
を延長または短縮することを可能としてあり、そのため
に外部から補正値を書き込んで保持させるためのレジス
タと、このレジスタに保持されている補正値とその時点
でのカウンタのカウント値とを加算または減算する演算
器とを備え、この演算器の演算結果をカウンタにカウン
ト値としてロードすることにより、タイマ自身に補正計
算の機能を持たせた構成としている。

【００２３】第１の発明では、カウンタと、レジスタ
と、演算器とがそれぞれ一つずつ備えられている。第２
の発明では、複数のカウンタと、一つのレジスタと、一
つの演算器と、複数のカウンタの内のいずれか一つを選
択して演算器に接続するための選択手段とが備えられて
いる。第３の発明では、複数のカウンタと、一つのレジ
スタと、複数のカウンタそれぞれに対応した複数の演算
器と、複数の演算器の内のいずれか一つを選択してレジ
スタに接続するための選択手段とが備えられている。第
４の発明では、一つのカウンタと、異なる補正値を予め
それぞれが保持することが出来る複数のレジスタと、一
つの演算器と、複数のレジスタの内のいずれか一つを選
択して演算器に接続するための選択手段とが備えられて
いる。

【００２４】

【作用】本発明に係るタイマでは、基本的には、外部か
らレジスタに書き込まれて保持されている補正値とカウ
ンタのカウント値とが演算器により加算または減算さ
れ、この演算結果の値がカウンタにそのカウント値とし
て新たにロードされ、カウンタはその値からカウントを
継続する。

【００２５】第１の発明では、カウンタがカウントを行
っている間にレジスタに補正値が入力されると、このレ
ジスタに保持されている補正値とカウンタのカウント値
とが演算器により加算または減算され、この結果の値が
カウンタにそのカウント値として新たにロードされ、カ
ウンタはその値からカウントを継続する。

【００２６】第２の発明では、カウンタがカウントを行
っている間にレジスタに補正値が入力されると、このレ
ジスタに保持されている補正値と選択手段により選択さ
れたカウンタのカウント値とが演算器により加算または
減算され、この結果の値が選択されているカウンタにそ
のカウント値として新たにロードされて、そのカウンタ
はその値からカウントを継続する。

【００２７】第３の発明では、カウンタがカウントを行
っている間にレジスタに補正値が入力されると、このレ
ジスタに保持されている補正値が選択手段により選択さ
れている演算器に与えられ、またこの演算器にはそれに
接続されているカウンタのカウント値が与えられて加算
または減算され、この結果の値がそのカウンタにそのカ
ウント値として新たにロードされ、カウンタはその値か
らカウントを継続する。

【００２８】第４の発明では、複数のレジスタそれぞれ
に予め補正値が保持されており、カウンタがカウントを
行っている間に選択手段により選択されたレジスタから
演算器に補正値が与えられ、またこの演算器にはカウン
タのカウント値が与えられて加算または減算され、この
結果の値がそのカウンタにそのカウント値として新たに
ロードされ、カウンタはその値からカウントを継続す
る。

【００２９】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。図１は本発明に係るタイマの第１の発明
の一実施例の概略の構成を示すブロック図である。な
お、この図１においては、前述の従来例の説明で参照し
た図９と同一の参照符号は同一又は相当部分を示してい
る。

【００３０】図１において、参照符号90はCPU を、１は
補正値レジスタを、２は演算器 (本実施例では加減算
器) を、３はカウンタを、20は演算器２からカウンタ３
への信号線に介装されたゲートを、そして91はこのタイ
マのカウント値に従って制御対象を制御する制御回路を
それぞれ示している。

【００３１】CPU 90はこのタイマの制御を司り、カウン
タ３へロード値LV1 を、また補正値レジスタ１へはロー
ド値LV2 を出力する他、ゲート20へは制御信号CSを出力
する。補正値レジスタ１はCPU 90から与えられたロード
値LV2 を保持すると共に出力し、演算器２の一方の入力
端子に入力する。

【００３２】図２は補正値レジスタ１の内容を示す模式
図である。ところで、補正値レジスタ１は、図２に参照
符号４にて示されている１ビットの符号ビットＳを保持
するための第１の領域と、補正値αを保持するための第
２の領域40とで構成されている。即ち、CPU 90から出力
されるロード値LV2 は、１ビットの符号ビットＳとその
他の複数ビットの補正値αとで構成されており、上述の
ように符号ビットＳは補正値レジスタ１の第１の領域４
に、補正値αは補正値レジスタ１の第２の領域40にそれ
ぞれ保持される。

【００３３】符号ビットＳは演算器２に加算をさせる
か、または減算をさせるかを指示するためのビットであ
る。即ち、カウンタ３がダウンカウンタ（またはアップ
カウンタ）である場合には、カウント時間を延長するの
であれば演算器２に加算（または減算）を行わせ、短縮
するのであれば演算器２に減算（または加算）を行わせ
ればよいので、補正値レジスタ１の第２の領域４に保持
される符号ビットＳにより加算または減算のいずれかを
指定するようにCPU 90が設定を行う。

【００３４】演算器２には、その一方の入力端子に上述
の補正値レジスタ１に保持されているロード値LV2(α)
が、また他方の入力端子にはカウンタ３のカウント値Ｃ
がそれぞれ入力される他、補正値レジスタ１に保持され
ている符号ビットＳが制御信号として制御端子に与えら
れる。そして演算器２は、両入力端子に入力されている
補正値αとカウント値Ｃとを制御端子に与えられる符号
ビットＳに従って加算または減算し、その演算結果”Ｃ
＋α”または”Ｃ−α”を出力する。

【００３５】演算器２とカウンタ３との間に介装されて
いるゲート20は、CPU 90から制御信号CSが与えられた場
合に、演算器２の演算結果”Ｃ＋α”または”Ｃ−α”
をカウンタ３にロードするために設けられている。

【００３６】カウンタ３は本実施例ではダウンカウンタ
であるとし、自身のカウント値Ｃがアンダフローしてい
ない場合はカウント動作を実行し、自身のカウント値Ｃ
が”０”に至るとアンダフローするように構成されてい
る。カウンタ３には図示されていないクロック源からク
ロック信号CLK が与えられている。そしてカウンタ３
は、CPU 90からロード値LV1 として値”Ａ”がロードさ
れると、この値”Ａ”を自身のカウント値Ｃの初期値と
し、クロック信号CLKをカウントソースとしてダウンカ
ウントを開始する。このカウンタ３のカウント値Ｃは前
述の如く、演算器２の他方の入力端子及び制御回路91に
与えられる。

【００３７】一方、カウンタ３には前述の如く、ゲート
20を介して演算器２の出力も与えられている。従って、
CPU 90から制御信号CSが出力されてゲート20が開くと演
算器２の演算結果がカウンタ３にロードされるので、カ
ウンタ３はその演算器２からロードされた値をその時点
のカウント値”CC”と置換し、以後はアンダフローする
まで、即ち自身のカウント値Ｃが”０”になるまでダウ
ンカウントを継続する。

【００３８】換言すれば、カウンタ３はそのカウント動
作中に新たな値がゲート20を介して与えられると、新た
に与えられた値をその時点のカウント値”CC”と置換し
てダウンカウントを継続する。

【００３９】なお、このカウンタ３のカウント値Ｃは制
御回路91にも与えられている。制御回路91はカウンタ３
から与えられるカウント値Ｃがたとえば”０”でない場
合にはハイレベルの信号を、”０”に到った後にはロー
レベルの信号を出力することによりパルス信号PSを発生
する。この制御回路91から出力されるパルス信号PSは種
々の制御対象、たとえば自動車のエンジンの燃料噴射制
御等に利用されることは従来例と同様である。

【００４０】次に動作について説明する。図３は上述の
ような構成の本発明のタイマのカウント値Ｃと制御回路
91から出力されるパルス信号PSとの関係を示すタイミン
グチャートであり、カウンタ３がカウント動作の実行中
にカウント値Ｃを補正してタイマとしての計時値を補正
する際のカウンタ３のカウント値Ｃの状態と、その際に
制御回路91から出力されるパルス信号PSとの関係を示し
ている。

【００４１】なお、図３においては、縦軸はカウンタ３
のカウント値Ｃが、横軸に時間がそれぞれ示されてい
る。また、制御回路91から出力されるパルス信号PSは、
カウンタ３のカウント値Ｃが”０”である場合はハイレ
ベルに、カウンタ３のカウント値Ｃが”０”に至ってア
ンダフローした後はローレベルにそれぞれなる。換言す
れば、カウンタ３のカウント値Ｃがアンダフローしてい
ない期間がタイマの計時時間に対応している。

【００４２】またここでは、カウンタ３は実線にて示さ
れているように、カウント値Ｃの初期値として”Ａ”が
ロードされるとクロック信号CLK をカウントソースとし
てこの初期値”Ａ”から”０”までダウンカウントを行
い、このダウンカウントに要する時間P1中は制御回路91
の出力信号PSはハイレベルになる。いまカウンタ３がア
ンダフロー状態にあるとして、たとえば時刻t0において
CPU 90からロード値LV1 として値”Ａ”が出力されてカ
ウンタ３にカウント値Ｃの初期としてロードされたとす
る。この場合、カウンタ３はこのCPU 90からロードされ
た値”Ａ”を初期値とし、クロック信号CLK をカウント
ソースとしてダウンカウントを開始し、時刻t3において
そのカウント値Ｃが”０”になるとアンダフローする。

【００４３】通常はカウンタ３は上述のように動作し、
そのカウント値Ｃがアンダフローした後に再度CPU 90か
らロード値LV1 がロードされると上述の動作を反復す
る。従って、制御回路91からの出力信号PSは、上述のよ
うな時刻t0からt3までの期間P1におけるカウンタ３のカ
ウント動作中はハイレベルに、時刻t3においてカウンタ
３がアンダフローした後はローレベルになるので、この
制御回路91の出力信号PSをたとえば前述のような自動車
のエンジンの燃料噴射制御に利用すれば、燃料噴射時間
を制御することが出来る。

【００４４】次に、カウンタ３がカウント動作を行って
いる間の時刻t1において制御回路91の出力信号PSのハイ
レベルの期間を時間P2だけ延長する必要が生じた場合に
ついて、図３のタイミングチャートを参照して説明す
る。

【００４５】この場合、時間P2に対応するカウンタ３の
カウント値”α”、即ちカウンタ３が時間P2の間にカウ
ントするクロック信号CLK のパルス数を補正値としてそ
の時点のカウント値”CC”に加算した値”CC＋α”がカ
ウンタ３に新たにロードされるようにすればよい。具体
的には以下のようになる。

【００４６】CPU 90は、時刻t1において、加算を示す符
号ビットＳ (たとえば”１”) 及び補正値”α”をロー
ド値LV2 として補正値レジスタ１へ出力すると共に、ゲ
ート20を開くための制御信号CS (たとえば”１”) を出
力する。CPU 90から出力されたロード値LV2(α) は補正
値レジスタ１に保持されると共に演算器２の一方の入力
端子に与えられ、また符号ビットＳは演算器２の制御端
子に与えられる。この際、演算器２の他方の入力端子に
はカウンタ３のその時点のカウント値”CC”が入力され
ているので、演算器２は”CC＋α”の演算を行ってその
結果を出力する。

【００４７】また、ゲート20もCPU 90から制御信号CSが
与えられることにより開くので、演算器２による演算結
果”CC＋α”はゲート20を介してカウンタ３にロードさ
れる。なお、補正値レジスタ１，演算器２，ゲート20は
クロック同期ではないので、時刻t1においてCPU 90から
補正値”α”及び制御信号CSが出力されれば直ちにカウ
ンタ３に値”CC＋α”がロードされる。

【００４８】カウンタ３では、その時点t1のカウント
値”CC”が新たにロードされた値”CC＋α”に置き換え
られるので、図３に破線にて示されているように、時刻
t1以降はこの値”CC＋α”からダウンカウントを継続
し、時刻t4においてアンダフローする。これにより、制
御回路91の出力信号PSのハイレベルの期間は図３にハッ
チングにて示されているように、カウンタ３が値”α”
をダウンカウントするに必要な時間P2だけ延長される。

【００４９】一方、カウンタ３がカウント動作を行って
いる間の時刻t1において制御回路91の出力信号PSのハイ
レベルの期間を時間P2だけ短縮する場合について図４の
タイミングチャートを参照して説明する。

【００５０】この場合、まずCPU 90は、時刻t1におい
て、減算を示す符号ビットＳ (たとえば”０”) 及び補
正値”α”をロード値LV2 として補正値レジスタ１へ出
力すると共に、ゲート20を開くための制御信号CS (たと
えば”１”) を出力する。CPU90から出力されたロード
値LV2(α) は補正値レジスタ１に保持されると共に演算
器２の一方の入力端子に与えられ、また符号ビットＳは
演算器２の制御端子に与えられる。

【００５１】この際、演算器２の他方の入力端子にはカ
ウンタ３のその時点のカウント値”CC”が入力されてい
るので、演算器２は”CC−α”の演算を行ってその結果
を出力する。また、ゲート20もCPU 90から制御信号CSが
与えられることにより開くので、演算器２による演算結
果”CC−α”はゲート20を介してカウンタ３にロードさ
れる。なお、補正値レジスタ１，演算器２，ゲート20は
クロック同期ではないので、時刻t1においてCPU 90から
補正値”α”が出力されれば直ちにカウンタ３に値”CC
−α”がロードされることは前述の例と同様である。

【００５２】カウンタ３では、その時点t1のカウント
値”CC”が新たにロードされた値”CC−α”に置き換え
られるので、図４に破線にて示されているように、この
値”CC−α”から時刻t6までダウンカウントを継続して
アンダフローする。これにより、制御回路91の出力信号
PSのハイレベルの期間は図４にハッチングにて示されて
いるように、カウンタ３が値”α”をダウンカウントす
るに必要な時間P2だけ短縮される。

【００５３】なお、符号ビットＳにより減算が指示され
ていてカウンタ３のその時点のカウント値”CC”から補
正値”α”を減算した時点でボローが発生した場合、即
ち演算器２による演算結果が負になった場合には、CPU
90からロード値LV1 を出力してカウンタ３に新たに初期
値をリロードする。

【００５４】以上のように本発明の第１の発明では、タ
イマの計時動作中にその計時時間を延長または短縮する
必要が生じた場合、延長時間または短縮時間に相当する
補正値をその時点のカウント値に加算または減算した上
でカウンタに与えるのではなく、補正値をその時点で直
接カウンタに与えるのみでよい。このため、従来のよう
に、カウンタに与える値をCPU 内で加算または減算する
場合に比してCPU のソフトウェア的負担が軽減されると
共に、カウンタの計時動作中であればいつでも補正が可
能になる。

【００５５】図５は本発明に係るタイマの第２の発明の
一実施例の構成例を示すブロック図である。上述の第１
の発明では、一つのカウンタ３に対して一つの演算器２
と一つの補正値レジスタ１とをそれぞれ備える構成を採
っているが、図５に示されている第２の発明では、複数
のカウンタ31, 32…に対して一つの演算器２と一つの補
正値レジスタ１とを設けている。通常、マイクロコンピ
ュータには多数のタイマが内蔵されていて種々の目的に
使用されているが、この第２の発明は複数のタイマを一
つのグループとして前述の第１の発明を適用する場合の
構成に関する。

【００５６】なお、図５においては、各カウンタ31, 32
…へ入力されるクロック信号CLK は省略してある。ま
た、各カウンタ31, 32…にはそれぞれ制御回路が付随し
ているが、図５では省略してある。

【００５７】そして、演算器２といずれのカウンタ31,
32…、換言すればいずれの制御回路とを接続するかを選
択するためのカウンタ入力セレクタ５及び演算器入力セ
レクタ６とが備えられている。カウンタ入力セレクタ５
は具体的には、複数のカウンタ31, 32…それぞれに対応
するスイッチ51, 52…にて構成され、演算器入力セレク
タ６は具体的には、複数のカウンタ31, 32…それぞれに
対応するスイッチ61, 62…にて構成されている。そし
て、カウンタ入力セレクタ５の各スイッチと51, 52…と
演算器入力セレクタ６の各スイッチ61, 62…とは各カウ
ンタ31, 32…に対応するスイッチ51と61,52と62…が同
時にオン／オフされる。

【００５８】これらのセレクタ５の各スイッチ51, 52…
及びセレクタ６の各スイッチ61, 62…の制御は、セレク
タ制御レジスタ９にいずれかのカウンタ31 (または32,
33…) を指定するデータを CPUからセットし、このデー
タをデコーダ10でデコードされた信号により対応するス
イッチ51及び61 (または52及び62, 53及び63…) が同時
にオンするようにする。

【００５９】以上のような構成を採ることにより、複数
のタイマを一つのグループとして使用する場合に、補正
値レジスタ及び演算器を複数のカウンタに対して各１個
で済ませることが可能になる。また、この図５に示され
ている実施例では、カウンタ入力セレクタ５及び演算器
入力セレクタ６の各スイッチ51, 52…及び61, 62…を全
てオフ状態に出来るように構成すれば、図１に示されて
いる実施例のゲート20は不要になる。

【００６０】図６は本発明に係るタイマの第２の発明の
他の実施例の構成例を示すブロック図である。なお、図
６ではCPU 90及びこのCPU 90から各カウンタ31, 32…へ
出力されるロード値LV1 、各カウンタ31, 32…へ入力さ
れるクロック信号CLK は省略してある。また、各カウン
タ31, 32…にはそれぞれ制御回路が付随しているが、そ
れも省略してある。

【００６１】上述の第２の発明の実施例では、カウンタ
入力セレクタ５の各スイッチ51, 52…と演算器入力セレ
クタ６の各スイッチ61, 62…との制御をセレクタ制御レ
ジスタ９により行うように構成している。しかし、図６
に示されている実施例のように、複数のカウンタ31, 32
…にそれぞれ対応してスイッチコントローラ131, 132…
を備え、これらによりそれぞれのカウンタ31, 32…に対
応するスイッチ51と61, 52と62…を制御するようにして
もよい。

【００６２】なお、スイッチコントローラ131, 132…
は、複数のカウンタ31, 32…のいずれかを指定するため
に CPUがアドレスバス50へ出力した信号をアドレスデコ
ーダ51によりデコードした信号によって制御される。

【００６３】またアドレスデコーダ51から出力されるデ
コード信号をORゲート52により論理和演算して得られる
信号を書込み信号WRとし、この書込み信号WRが有意であ
る場合にCPU から補正値レジスタ１への補正値”α”の
書込みが許可されるようにすれば、図１に示されている
実施例のゲート20は不要になる。

【００６４】図７は本発明に係るタイマの第３の発明の
一実施例の構成例を示すブロック図である。なお、図７
ではCPU 90及びこのCPU 90から各カウンタ31, 32…へ出
力されるロード値LV1 、各カウンタ31, 32…へ入力され
るクロック信号CLK は省略してある。また、各カウンタ
31, 32…にはそれぞれ制御回路が付随しているが、それ
も省略してある。

【００６５】この第３の発明では、複数のカウンタ31,
32…に対してそれぞれ 1個ずつ演算器21, 22…を設け、
一つの補正値レジスタ１に設定した補正値”α”をセレ
クタ６により各演算器21, 22…の内のいずれかに選択的
に入力する。

【００６６】このような第３の発明の構成では、各カウ
ンタ31, 32, 33…に対応してそれぞれ演算器21, 22, 23
…を備える必要があるが、各カウンタ31, 32, 33…と各
演算器21, 22, 23…とをセットにしてLSI 上に構成する
ことが出来るので、図５及び図６に示されている構成に
比して実回路構成時のレイアウトの自由度が高くなり、
LSI 上でのタイマの数を必要に応じて容易に変更するこ
とが出来る。

【００６７】図８は本発明に係るタイマの第４の発明の
一実施例の構成例を示すブロック図である。なお、図８
ではCPU 90及びこのCPU 90からカウンタ３へ出力される
ロード値LV1 、カウンタ３に入力されるクロック信号CL
K は省略してある。

【００６８】この第４の発明の実施例では、一つの演算
器２と一つのカウンタ３とに対して複数の補正値レジス
タ11, 12…を設け、これらの各補正値レジスタ11, 12…
から演算器２への入力の選択をCPU 90により制御される
演算器入力セレクタ６により行う。

【００６９】このような第４の発明の実施例は、補正
値”α”として予め複数の値が予測可能な場合に有効で
ある。即ち、補正値”α”として予測されるいくつかの
値をそれぞれ補正値レジスタ11, 12…に予めCPU 90が書
き込んでおけば、CPU 90は演算器入力セレクタ６を制御
するのみにてカウンタ３のカウント値の書換えを行うこ
とが出来る。

【００７０】なお、上記各実施例では図２に示されてい
るように、補正値レジスタ１に１ビットの符号ビットＳ
を設けておき、加算を行うかまたは減算を行うかをこの
符号ビットＳの値により演算器２に指示しているが、補
正値レジスタ１には補正値を２の補数を使って書込むよ
うにすれば、演算器２は加算機能のみを有していればよ
い。

【００７１】

【発明の効果】以上に詳述したように本発明によれば、
CPU から出力された補正値を保持する補正値レジスタと
演算器とを備え、補正値レジスタが保持する補正値とタ
イマのカウント値とを演算器で加算または減算してカウ
ンタにその結果の値をその時点以降のカウント値として
直接ロードするようにしているので、カウント値の補正
のための計算をCPU が行う必要がなくなる。従って、 C
PUの負担を低減することが出来、また残り時間には拘わ
らずに正確なタイミング補正が可能になる。

【００７２】また第２の発明では、複数のタイマが共通
の目的に使用されるような場合に、カウンタのみを複数
として補正値レジスタ及び演算器は１個のみを備える構
成を採っているので、タイマの数に比してハードウェア
量を削減することが可能になる。

【００７３】更に第３の発明では、補遺レジスタを１個
のみ備え、演算器とカウンタとをセットにして構成して
いるので、チップ上でのレイアウト面での自由度が向上
し、LSI 上でのタイマの数を必要に応じて容易に変更す
ることが出来る。

【００７４】また更に第４の発明では、各１個の演算器
とカウントとに対して複数の補正値レジスタを備える構
成を採っているので、予測可能な補正値を予め各補正値
レジスタに保持させておけば、CPU のソフトウェア的負
担が更に軽減する。

【図面の簡単な説明】

【図１】本発明に係るタイマの第１の発明の一実施例の
カウンタ部の構成を示すブロック図である。

【図２】本発明に係るタイマの第１の発明の一実施例の
補正値レジスタの内容を示す模式図である。

【図３】本発明の第１の発明に係るタイマのカウンタの
動作説明のためのタイミングチャートであり、縦軸にカ
ウンタのカウント値が、横軸に時間がそれぞれ示されて
いる。

【図４】本発明の第１の発明に係るタイマのカウンタの
動作説明のためのタイミングチャートであり、縦軸にカ
ウンタのカウント値が、横軸に時間がそれぞれ示されて
いる。

【図５】本発明に係るタイマの第２の発明の一実施例の
構成例を示すブロック図である。

【図６】本発明に係るタイマの第２の発明の他の実施例
の構成例を示すブロック図である。

【図７】本発明に係るタイマの第３の発明の一実施例の
構成例を示すブロック図である。

【図８】本発明に係るタイマの第４の発明の一実施例の
構成例を示すブロック図である。

【図９】従来のタイマのカウンタ部の構成の一例を示す
ブロック図である。

【図１０】タイマが使用される一例としての一般的な内
燃機関の吸気系の構成を示す模式図である。

【図１１】タイマが使用される一例としての一般的な内
燃機関の燃料供給のための概略の構成を示すブロック図
である。

【図１２】従来のタイマのカウンタの動作説明のための
タイミングチャートであり、縦軸にカウンタのカウント
値が、横軸に時間がそれぞれ示されている。

【符号の説明】

１補正値レジスタ２演算器３カウンタ５カウンタ入力セレクタ６演算器入力セレクタ 10 デコーダ 11, 12… 補正値レジスタ 21, 22… 演算器 31, 32… カウンタ 51 アドレスデコーダＳ符号ビット

Claims

【特許請求の範囲】

【請求項１】カウンタに初期値をロードして所定値ま
でのカウントを行わせることにより計時を行うと共に、
前記カウンタがカウントを行っている間にそのカウント
値に任意の補正値を加算または減算することにより前記
カウンタのカウント値を増減して計時値を延長または短
縮することを可能としてあるタイマにおいて、前記補正値を保持するレジスタと、加算または減算を行
う演算器とを備え、前記カウンタがカウントを行っている間に、前記レジス
タに補正値を保持させ、前記レジスタに保持されている
補正値と前記カウンタのカウント値とを前記演算器に入
力して加算または減算を行わせ、この演算結果を前記カ
ウンタにロードするこにより前記カウンタのカウント値
を増減すべくなしてあることを特徴とするタイマ。
【請求項２】カウンタに初期値をロードして所定値ま
でのカウントを行わせることにより計時を行うと共に、
前記カウンタがカウントを行っている間にそのカウント
値に任意の補正値を加算または減算することにより前記
カウンタのカウント値を増減して計時値を延長または短
縮することを可能としてあるタイマにおいて、前記カウンタは複数が備えられており、前記補正値を保持するレジスタと、加算または減算を行
う演算器と、前記複数のカウンタのいずれか一つを選択
して前記演算器に接続する選択手段とを備え、前記選択手段により選択されたカウンタがカウントを行
っている間に、前記レジスタに補正値を保持させ、前記
レジスタに保持されている補正値と前記選択されたカウ
ンタのカウント値とを前記演算器に入力して加算または
減算を行わせ、この演算結果を前記選択されたカウンタ
にロードすることにより前記選択されたカウンタのカウ
ント値を増減すべくなしてあることを特徴とするタイ
マ。
【請求項３】カウンタに初期値をロードして所定値ま
でのカウントを行わせることにより計時を行うと共に、
前記カウンタがカウントを行っている間にそのカウント
値に任意の補正値を加算または減算することにより前記
カウンタのカウント値を増減して計時値を延長または短
縮することを可能としてあるタイマにおいて、前記カウンタは複数が備えられており、前記補正値を保持するレジスタと、それぞれが前記複数
のカウンタに接続されていて加算または減算を行う複数
の演算器と、前記レジスタに保持されている補正値を前
記複数の演算器のいずれか一つを選択して入力する選択
手段とを備え、前記選択手段により選択された演算器に接続されている
カウンタがカウントを行っている間に、前記レジスタに
補正値を保持させ、前記レジスタに保持されている補正
値と前記選択された演算器に接続されているカウンタの
カウント値とを前記選択された演算器に入力して加算ま
たは減算を行わせ、この演算結果を前記カウンタにロー
ドすることにより前記カウンタのカウント値を増減すべ
くなしてあることを特徴とするタイマ。
【請求項４】カウンタに初期値をロードして所定値ま
でのカウントを行わせることにより計時を行うと共に、
前記カウンタがカウントを行っている間にそのカウント
値に任意の補正値を加算または減算することにより前記
カウンタのカウント値を増減して計時値を延長または短
縮することを可能としてあるタイマにおいて、それぞれが異なる前記補正値を予め保持している複数の
レジスタと、前記カウンタに接続されていて加算または
減算を行う演算器と、前記複数のレジスタのいずれか一
つを選択して前記演算器に接続して補正値を前記演算器
に入力する選択手段とを備え、前記カウンタがカウントを行っている間に、前記選択手
段により選択されたレジスタに予め保持されている補正
値と前記カウンタのカウント値とを前記演算器に入力し
て加算または減算を行わせ、この演算結果を前記カウン
タにロードすることにより前記カウンタのカウント値を
増減すべくなしてあることを特徴とするタイマ。