JPS5945261B2 - デイジタル式周波数調整回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、電子時計に於ける周波数調整をディジタル的
に調整する方式に関するものである。

従来、水晶振動子を基準振動子とした、水晶発振回路の
周波数調整方式として、アナログ方式とディジタル方式
とがある。

アナログ方式では一般に、水晶発振回路の入力又は出力
のどちらか一方にトリマコンデンサを外付けし、とのト
リマコンデンサの容量を可変して、周波数を調整する方
式である。

このため、特に電子時計の様に小型化を主とする電子装
置に於いては、とのトリマコンデンサをいかに小さくし
て、小型化にする事が大きな問題であった。

更に、周波数エージングに於いても、水晶振動子そのも
のがもっているエージング量とは別に、長い時間によっ
てとのトリマコンデンサの容量がわずかずつ変化し、そ
のため周波数が変わってしまう欠点があった。

更には、トリマコンデンサの容量値と周波数、容量値と
水晶発振回路で消費される消費電力等かなり重要な項目
であるため、これら３点が全て満足させる値を示すため
には、かなりの精密な周波数調整が必要であり、このた
め水晶振動子のもつ周波数値がかなりせばめられた範囲
のものしか使用できなかった。

そこで、このアナログ方式に変わって、ディジタル的に
周波数を変える、ディジタル周波数調整回路が考えられ
てきた。

第１図ａに示す回路は、従来のディジタル周波数調整回
路を示した図である。

第１図中１は水晶振動子等を基準振動子とした時間基準
信号発生源（以下水晶発振回路と称す。

）。２はＥＸ−ＣＬＵＳＩＶＥ−ＯＲゲート（以下ＥＸ
−ＯＲと称す）。

３は分周回路。

４はディジタル周波数調整回路（以下Ｄ−ＦＣと称す。

）である。更に１１は水晶発振回路１からの基準信号。

２１はＥＸ−ＯＲ２の出力信号。

３１は、周波数調整信号を作成する任意の信号。

３２は、周波数調整を行わす周波数調整指令信号で、異
なった周期をもつ複数の信号が、Ｄ−ＦＣ４に印加され
ている。

４１は周波数調整信号。

４２は複数の周波数調整指令信号のうち１つを選び出す
入力端である。

この回路に於いて、Ｄ−ｐＣはあらかじめ入力端４２に
よって設定された周期の周波数調整指令信号３２を選び
出す。

この周波数調整指令信号３２０周期に相当する周波数調
整信号４１を出力する。

この周波数調整信号４１と基準信号１１とをＥＸ−ＯＲ
２のゲートに印加させ、ＥＸ−ＯＲ２の出力信号２１が
、分周回路３に印加される。

この場合、周波数調整信号４１は、基準信号１１に対し
て遅れがあるため、ＥＸ−ＯＲ２の出力２１は、基準信
号１１に対して、〈＋１〉パルスが基準信号１１に加算
された状態となる。

すなわち基準信号のパルスをαとすると、ＥＸ−ＯＲ２
の出力パルスはくα＋１〉となる。

この状態を第１図すにて示す。

これにより周波数偏差△ｆｉｆｏは Ｔ：周波数調整指令信号３２の周期 ｆｏ：水晶振動子の基準周波数 仮にｆ。

＝ ３２７６８Ｈｚ、Ｔ＝ １秒ならば△ｆ／ｆｏ＝
１／３２７６８キ３０ｐｐ［１ｌＴ−１０秒ならば △ｆ／ｆｏ−１／３２７６８０キ３．０ｐＦｌなる周波
数偏差量が得られ、これが周波数調整値になる。

しかしこの方式では、入力端４２で設定された周波数調
整指令信号３２の周期に相当する周波数調整信号４１が
発生されるわけであり、周波数調整範囲が広くしかも、
周波数調整を精密に行うとなれば、この周波数調整指令
信号３２は、かなり複雑な回路構成によって作成される
であろう。

従来の方式のもう１つの欠点として、この方式のＤ−Ｆ
Ｃでは、常に基準信号のパルス数に対して〈α＋１〉の
形を示すため、周波数の加算のみ可能である。

実際問題としては、水晶振動子の個々の発振周波数は、
基準周波数に対して低いか高いかどちらかであり、その
範囲も広い。

このため従来のような方式では、水晶振動子は周波数が
低いものだけであり選択できる範囲は、ひじように狭い
ものと言えよう。

本発明は、これら従来の欠点を除去し、簡単でしかも高
精度な周波数調整を可能としたものである。

その方式は、周波数調整指令信号の周期を常に一定とし
、その周期ごとに一度の周波数調整を周波数調整値に見
合った分行い、かつこの周波数調整できる範囲はかなり
広く、更には周波数の加算のみならず減算も可能とした
もので、これらにより水晶振動子の選択範囲を大幅に広
げる事を目的としたものである。

以下図面に従って本発明の詳細な説明する。

第２図は本発明に於ける一実施例回路をブロック別に表
わした図である。

第２図中５は、水晶振動子等を基準振動子とする水晶発
振回路。

６は本発明におけるＤ ＦＣ。７は分周回路である。

更に５１は水晶発振回路５からの基準信号。

６１は周波数調整された信号（以下ＦＣ８と称す。

）。６２は周波数調整値を決める入力端。

１１は周波数調整指令信号である。次に動作について説
明すると、分周回路７から周波数調整指令信号７１がＤ
−ＦＣ６に印加される。

これにより、Ｄ−ＦＣ６はあらかじめ設定された入力端
６２に相当する値だけ、基準信号５１にパルスを加算ま
たは減算し、その出力として、ＦＣ８６１が出力され、
分周回路７に印加させる。

実際の時計回路ではこの細分周回路の次に指針式のアナ
ログ時計では、分周回路７から任意の信号によってステ
ップモーターを駆動するための駆動信号を作成する駆動
信号作成部と、ステップモーターを駆動する駆動回路等
が追加される。

また液晶等の電気光学的素子を利用したディジタル時計
に於いては、分周回路７から時計単位信号を出力させ、
この時計単位信号によって秒、分、時の計時を行う時計
回路。

更には時計回路の出力を表示データに変換するデコーダ
回路などが追加され一連の電子時計が完成する。

第３図は、本発明に於けるディジタル周波数調整回路の
一実施例回路を示した図である。

この回路に於いて、インバータ６１８，６１９，６２０
及び２人力ＮＯＲゲート（以下２ＮＯＲと称す。

）６２１で構成された回路は、微分パルス発生回路で、
電子時計に於いては良く使用される。

この回路の動作は、φａなる任意の信号が２ＮＯＲ６２
１の一方に直接印加され、他方にはインバータ６１８，
６１９，６２０で任意の信号φａを反転かつディレィを
持たせた信号が印加される。

これにより２ＮＯＲ６２１の出力は、任意の信号φａの
立ち下り時で高電位となる電圧が発生し、かつこの高電
位となる時間はインバータ６１８〜６２０のディレィ分
だけ続きそれ以降は低電位となる微分パルスが発生され
る。

次に６２は入力端であるがこのうち入力端Ｓ、について
説明する。

入力端Ｓ１に接続されるインバータ６１２と２ＮＯＲ６
１３で構成された回路は、これも電子時計に良く使用さ
れるメモリー効果のある入力回路である。

入力端Ｓ１は、時計本体に接続あるいは、オープンにさ
れる。

また電子時計の場合通常高電位（以下Ｈと称す。

）がグランドとなっており、時計本体に接続されている
。

入力端Ｓ１を時計本体に接続すると、インバータ６１２
の出力は低電位（以下りと称す。

）また、入力端Ｓ１をオープンにすると、前記２ＮＯＲ
６２１の微分パルスの出力によって２ＮＯＲ６１３の出
力はこの時Ｌ、これがインバータ６１２の入力となり、
インバータ６１２の出力はＨとなり、このため２ＮＯＲ
６１３の出力は、この後２ＮＯＲ６２１の出力がＬにな
っても引き続きＬを維持する。

これらによりインバータ６１２の出力はＨを維持する。

すなわち入力端Ｓ１が時計本体に接続された時は、イン
バータ６１２の出力ばＬ、入力端Ｓ□をオープンにする
と、インバータ６１２の出力はＨとなる。

同人力端８２〜Ｓ８までも同様で補正時間をディジタル
コードで設定する設定回路を構成する。

本発明では、入力端Ｓ１は加算か減算を決定し、仮に入
力端Ｓ１が時計本体に接続するならば加算、入力端Ｓ１
をオープンにするならば減算とする選択回路である。

更に入力端８２〜Ｓ８に於いては、周波数調整値を決定
させている。

また入力端８１〜Ｓ８に於いて、不揮発性メモリーを使
う方法もある。

更に本発明においては、入力端が８１〜Ｓ８まで８個の
入力端を使用しているが、この入力端の数は、周波数調
整される水晶振動子の周波数値によって、何個でも可能
である。

次に、周波数調整の動作状態を説明する。

まず第３図中に於ける、フリップフロップ（以下ＦＦと
称す。

）６０２，６１０及びＤタイプフリップフロップ（以下
Ｄ−ＦＦと称す。

）６０９は、それぞれの入力φに印加する信号の立ち上
りでトリガーするものとし、更にカウンタ６１１は、入
カフに印加する信号の立ち下りでトリガーするものとす
る。

またＦＦ６０２及び６１０、分周器６１１のリセットは
、それぞれのリセット入力（以下人力Ｒと称す。

）に印加する信号の、Ｈ区間にてリセットされるものと
する。

更に説明上初期状態として、出力Ｑ１〜Ｑ１ｏは全てＬ
、出力らはＨとする。

分周回路７から周波数調整指令信号７１が、Ｄ−ＦＦ６
０９の入力りに印加されている。

この周波数調整指令信号７１がＬからＨとなると、Ｄ
−ＦＦ６０９は、基準信号５１をインバータ６０８で反
転された信号６０８０によってトリガーされる。

これは周波数調整指令信号１１が、基準信号５１に対し
てかなり遅れを持っているため、これを補正させ、ディ
ジタル周波数調整が確実に動作する様にしたものである
。

Ｄ−ＦＦ６０９がインバータ６０８の出力信号６０８０
の立ち上りでトリガーすると、出力Ｑ２はＬからＨとな
り、これによりＦＦ６１０はトリガーする。

ＦＦ６１０出力Ｑ３はこの時りからＨ１出力ｑ３はＨか
らＬとなる。

これにより周波数調整の動作が開始される。カウンター
６１１は入力ＲがＨからＬとなったため、基準信号５１
によって動作が開始される。

ここで入力端８２〜Ｓ８によってあらかじめセットされ
た周波数調整値まで、カウンター６１１は動作する。

カウンター６１１の出力Ｑ４〜ＱＩＯまでがそれぞれの
ＥＸ〜０Ｒ６１６の一方の入力に印加する。

更に、入力端８２〜Ｓ８までのそれぞれのインバータ出
力が、出力Ｑ４〜ＱＩＯに相当するそれぞれのＥＸ−Ｏ
Ｒ６１６の他方の入力に印加する。

カウンター６１１の出力Ｑ５〜Ｑ１ｏと、出力Ｑ４〜Ｑ
１ｏに相当する入力端８２〜Ｓ８マでのインバータ出力
とが同一の値となると、全てのＥＸ−ＯＲ出力はＬとな
る。

これにより８人力ＮＯＲゲート（以下８ＮＯＲと称す。

）６１７の出力６１１０はＨとなり、ＦＦ６１０はリセ
ットされ、出力Ｑ３はＬ１出力ＱａはＨとなるため、カ
ウンター−６１１もリセットされる。

即ちＥＸ−ＯＲ，６１６とＮＯＲゲート６１１により一
致検出回路を構成している。

例えば、入力端８２〜Ｓ７までが時計本体に接続されて
いたとすると、それぞれのインバータ出力はＬとなって
いる。

この場合入力端８２〜Ｓ７に相当するＥＸ−ＯＲ６１６
出力は全てＬとなる。

これにより、カウンター６１１は動作せず、この場合は
周波数調整は行われない。

また仮に入力端Ｓ６及びＳ８がオープン、他の入力端Ｓ
２〜Ｓ５及びＳ７が時計本体に接続したとすると、入力
端Ｓ６及びＳ８を入力とするインバータ出力はＨとなり
、入力端Ｓ２〜Ｓ、及びＳ７を入力とするインバータ出
力はＬとなる。

ここで前記した様に周波数調整指令信号７１によって、
周波数調整が開始されたとすると、分周器６１１は基準
信号５１によってカウントを開始する。

カウンター６１１が基準信号５１を５パルス分カウント
すると、カウンター６１１の出力Ｑ４及びＱ６はＨ１他
の出力Ｑ５及びＱ７〜Ｑ１ｏはＬとなる。

これにより、カウンター６１１の出力Ｑ４〜Ｑ１ｏと、
出力Ｑ４〜Ｑ１ｏに相当する入力端８２〜Ｓ８までのイ
ンバータ出力とが同一の値となり、その結果ＥＸ−ＯＲ
６１６の出力はこの時全てＬとなる。

これにより、前記した様８ＮＯＲ６１７の出力６１７０
は、この時Ｈとなり、ＦＦ６１０をリセットする。

これによりＦＦ６１０の出力Ｑ３はＬからＨとなり、カ
ウンター６１１はカウントを停止し、同時にクリアされ
る。

この基準パルスを５パルス分カウントする間に、後で述
べる加算もしくは減算の周波数調整が行われる。

次に、周波数調整の加算と減算についての動作を行う加
減算回路の動作説明を行なう。

まず、初期状態として、Ｄ−ＦＦ６０９の出力Ｑ２がり
、ＦＦ６１０の出力Ｑ３がし、出力らがＨとする。

ＦＦ６１０の出力Ｑ３がＬであるため、２人力ＮＡＮＤ
ゲート（以下２ ＮＡＮＤ、ａｆ命払）６０４及び６０
５の出力６０４０，６０５０は共にＨとなる。

２ ＮＡＮＤ ６０４の出力６０４０がＨになっている
事から、ＰＦ６０２の出力Ｑ１はＬとなり、ＥＸ−ＯＲ
６０１の一方の入力に印加されている。

ＥＸ−ＯＲ６０１の他方の入力には、基準信号５１が印
加されているため、ＥＸ−ＯＲ６０１の出力φｂは、は
ぼ基準信号５１と同位相の信号となり、２人力ＡＮＤゲ
ート（以下２ＡＮＤと称す。

）６０７の一方の入力に印加されている。また２ＡＮＤ
６０７の他方の入力には、２ＮＡＮＤ６０５の出力６０
５０が印加され出力６０５０はＨであるため２ＡＮＤ６
０７の出力には、基準信号とほぼ同位相の信号ＦＣ８６
１が出力される○この状態に於いて、減算では、入力端
Ｓ１をオープンにする。

これによりインバータ６１２の出力ばＨとなるから、こ
の出力を２ＮＡＮＤ６０５の他方の入力及びインバータ
６０３の入力に印加する。

インバータ６０３の出力はＬとなり、２ＮＡＮＤ６０４
の他方の入力に印加する。

ここで、Ｄ−ＦＦ６０９の入力りに印加する周波数調整
指令信号７１がＬからＨになったとすると、前記した様
にＦＦ６１０の出力Ｑ３はＨ１出力らはＬとなり、周波
数調整が開始される。

この状態に於いて、インバータ６０３の出力はＬである
ために、２ＮＡＮＤ６０４の出力６０４０は、相変らず
Ｈを維持する。

また２ＮＡＮＤ６０５の入力は共にＨとなるため、２Ｎ
ＡＮＤ６０５の出力６０５０はＬとなり、２ＡＮＤ６０
７は閉じ出力ＦＣ８６１ばＬとなる。

この状態は、ＦＦ６１０が８ＮＯＲ６１７の出力６１７
０によってリセットされるまで続く。

すなわち、入力端８１〜Ｓ８で決められた周波数調整値
に相当するパルスを、カウンター６１１が計数するまで
続くわけであり、仮に前記５パルスの例をあげるならカ
ウンター６１１が基準信号５１を５パルスカウントする
までつづきこの間２ＡＮＤ６０７の出力ＦＣ８６ＴはＬ
を維持する。

ここでカウンター６１１が計数終了し、８ＮＯＲ６１Ｔ
の出力６１１０によって、ＦＦ６１０がリセットされる
と、再び２ＮＡＮＤ６０５の出力６０５０はＨとなり、
２ＡＮＤ ６０７の出力はほぼ基準信号５１に同位相な
信号ＦＣ８６１を出力する。

これにより減算が終了した事になる。

次に加算についての動作を説明する。

加算の場合に於いては、入力端Ｓ１は時計本体に接続さ
れる。

これにより、インバータ６１２の出力はＬとなり、２Ｎ
ＡＮＤ６０５の他方の入力及びインバータ６０３の入力
にそれぞれ印加する。

インバータ６０３の出力はＨとなり、２ＮＡＮＤ６０４
の他方の入力に印加する。

また初期状態として、Ｆ Ｆ ６１．０の出力Ｑ３はＬ
出力、屯はＨとする。

ＦＦ６１０の出力Ｑ３が２ＮＡＮＤ６０４及び６０５の
それぞれ一方の入力に印加されているため、２ＮＡＮＤ
６０４及び６０５の出力６０４０゜６０５０は共にＨと
なっている。

この状態に於いては、減算の項目で述べた、周波数調整
されていない状態と同様になる。

ここで、周波数調整指令信号７１がＬからＨとなると、
前記した様にＦＦ６１０の出力Ｑ３はＨ１出力へはＬと
なり、周波数調整が開始される。

この状態でインバータ６１２の出力はしてあるため、２
ＮＡＮＤ６０５の出力６０５０は相変らずＨを維持する
。

またインバータ６０３の出力はＨ２ＦＦ６１０の出力Ｑ
３もＨとなる事から、２ＮＡＮＤ６０４の出力６０４０
はＬとなり、ＦＦ６０２はリセット解除される。

この時はＦＦ６０２の出力Ｑ１がＬであるため、ＥＸ−
ＯＲ６０１に印加する基準信号５１によって、基準信号
５１がＬからＨとなると信号φｂもＬからＨとなり、Ｆ
Ｆ６０２はトリガーされ、出力Ｑ１はＨとなる。

出力Ｑ１がＨさなると、ＥＸ−ＯＲ６０１の出力φｂは
、直ちにＨからＬとなる。

次に基準信号５１がＨからＬになると、ＥＸ−ＯＲ６０
１の出力φｂは、ＬからＨと再び々す、ＦＦ６０２はト
リガーされ、出力Ｑ１はＬとなる。

出力Ｑ１がＬとなる事により、ＥＸ−ＯＲ６０１の出力
φｂは、直ちにＨからＬとなる。

すなわち基準信号５１の立ち上りまたは立ち下り時に交
互にＦＦ６０２は動作し、この時、信号φｂは微分パル
スとなり、周波数はＥＸ−ＯＲ６０１とＦＦ６０２とか
らなるてい倍回路により基準信号５１０２倍にてい倍さ
れることになる。

この信号φｂを２ＡＮＤ６０７の一方の入力に印加する
。

２ＡＮＤ６０７の他方の入力には、２ＮＡＮＤ６０５の
出力６０５０が印加され、出力６０５０はＨであるため
、２ＡＮＤ６０７の出力ＦＣ８６１は信号φｂにほぼ同
位相の信号となる。

この状態は、減算の項目で述べた様、ＦＦ６１０が８Ｎ
ＯＲ６１７の出力６１１０にてリセットされるまで継続
し、仮にこれも前記５パルスの例をあげるならばカウン
ター６１１は基準信号５１を５パルスカウントするまで
続き、この間２ＡＮＤ６０７の出力ＦＣ８６１は基準信
号の２倍となり、すなわち、入力端８２〜Ｓ８にて決定
された周波数調整値のパルス数が加算された事になる。

次に、入力端８２〜Ｓ８までの入力状態に対する周波数
調整値を下表１にて記載する。

すなわち、入力端８２〜Ｓ８までの状態によって、最小
〈±０〉から最大く±１２７＞＝！でのパルスの周波数
調整が可能であり、更に入力端を８９゜８１０と増す事
により、周波数調整されるパルス数は倍倍の形をとる事
になる。

この様に本発明では、簡単でしかも周波数の加算もしく
は減算が可能で広い範囲の周波数調整が可能である。

以上が本発明の一実施例回路である。

第４図に本発明に於ける一実施例回路のタイミングチャ
ートを加算と減算とに分けて示す。

尚、加算及び減算とも入力端の状態はく±５〉のパルス
数の加減算を示す。

以上の如く本発明によるディジタル式周波数調整回路を
実際の時計回路の一構成要件として組み込んだ結果、従
来水晶振動子の発振周波数から限定していた水晶振動子
の選択範囲は、本発明により大幅に向上し、結果水晶振
動子等のコスト低減となった。

更に周波数調整に関しては、従来以上に高精度でしかも
簡単に行われ、その効果は犬である。

【図面の簡単な説明】

第１図ａ、ｂは従来のディジタル周波数調整回路図及び
そのタイムチャート、第２図は本発明のディジタル周波
数調整回路を用いた一実施例ブロック図、第３図は本発
明に於ける一実施例回路図、第４図は本発明のディジタ
ル周波数調整回路の加算減算別タイムチャートである。 ５・・・・・・水晶発振回路、５１・・・・・・基準信
号、６・・・・・・本発明のディジタル周波数調整回路
、６１・・・・・・周波数調整された信号ＦＣ８，７１
・・・・・・周波数調整指令信号、６０１ 、６１６・
・−・−・ＥＸＣＬＵＳＩＶＥ−ＯＲゲート、６０２，
６１０・・・・・・フリップフロップ、６０９・・・・
・・Ｄタイプフリップフロップ、６０３．６０８，６１
２，６１４，６１８゜６１９．６２０・・・・・・イン
バータ、６’ｆ３，６１５゜６２１・・・・・・２人力
ＮＯＲゲート、６０４．６０５・・・・・・２人力ＮＡ
ＮＤゲート、６１１・・・・・・８人力ＮＯＲゲート、
６１１・・・・・・カウンター、６０７・・・・・・２
人力ＡＮＤゲート。

Claims (1)

1. 【特許請求の範囲】 １ 時間基準信号発生器からの時間基準信号の周波数を
   調整するディジタル式周波数調整回路に於て前記周波数
   の補正時間を設定する設定回路、該設定回路の値を計数
   するカウンター、前記設定回路とカウンターの一致信号
   を取出す一致検出回路；からなる調整時間設定回路と該
   調整時間設定回路により設定された調整時間の間、前記
   時間基準信号に補正パルスを加算もしくは減算する加減
   算回路と該加減算回路の加算か減算かを選択し記憶する
   選択回路とから構成され、前記調整時間設定回路と前記
   選択回路とにより時間基準信号の周波数が低い場合には
   増加する如く調整し時間基準信号の周波数が高い場合に
   は低下する如く調整することを特徴とするディジタル式
   周波数調整回路。 ２ 加減算回路は時間基準信号の２倍きなる逓倍回路を
   有することを特徴とする特許請求の範囲第１項記載のデ
   ィジタル式周波数調整回路。 ３ 逓倍回路は、排他的オアゲートとトグルフリップフ
   ロップを用い、前記排他的オアゲートの一方の入力端に
   基準信号を印加し、残る一方の入力端をトグルフリップ
   フロップの出力端に接続し、該トグルフリップフロップ
   のクロック入力端は前記排他的オアゲートの出力端に接
   続した事を特徴とする特許請求の範囲第２項記載のディ
   ジタル式％式％