JPS6161283B2

JPS6161283B2 -

Info

Publication number: JPS6161283B2
Application number: JP53129236A
Authority: JP
Inventors: Hiroo Fujita; Akira Tsuzuki
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1978-10-20
Filing date: 1978-10-20
Publication date: 1986-12-25
Also published as: JPS5557181A; US4264967A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は高精度で低消費電力駆動が可能な電子
時計の構成に関するものである。

〔従来の技術〕

（従来技術１）従来の電子時計における計時単位信号を得るた
めの発振・分周動作のブロツク図を第２図に示
す。１は周波数f₁の時間基準信号源、２は高周波
数領域の分周を行なう第１の分周器で周波数f₁を
Ｎ分周してf₁／Ｎの周波数を出力する。３は低周
波数領域の分周を行なう第２の分周器で第１の分
周器２の出力信号を更にＭ分周して１Hzの計時単
位信号（TU信号）を作成する。このとき第１の
分周器２と第２の分周器３でひとつの分周器系２
００を成している。また時間基準信号源１は常時
連続発振動作を行ない、分周器系２００も常時連
続的に分周動作を行なつている。

（従来技術２）従来技術１で述べた電子時計の分周器系２００
の分周動作における消費電力を低減するシステム
が本願発明者により特許出願（特願昭50−
67819）されている。これは特に第２図の高周波
数帯における第１の分周器２で消費電力を低減す
るもので、第３図イ，ロにシステムブロツク図及
び動作波形図を示して動作を簡単に説明する。

４は高周波数帯f₁の発振を行なう時間基準信号
源（以下にHF信号源と表わす）で波形図を１４
に示す。５は低周波数帯f₂の発振を行なう周波数
発生源（以下にLF信号源と表わす）で波形図を
１５に示す。（波形５はデユーテイ変調された信
号で示してある）HF信号源４とLF信号源５とは
独立して連続的に発振する。

位相比較器で例えばＤ型フリツプフリツプで構
成されHF信号１４とLF信号１５の波形の位相比
較を行なう。波形１６ａはLF信号の立ち上がり
タイミングを基準としてHF信号の立ち上がりま
で位相差を動作説明に示したものであるが位相差
は周期的な増減をくり返す。波形１６ｂはＤ型フ
リツプフロツプ６の出力となる位相比較パルスで
前述の位相差が増減する１周期に１パルス得られ
る。

１０は位相比較信号分周器でその出力波形図を
１７に示す。１１は波形変換回路で位相比較信号
分周器１０の出力信号１７にある時間だけデイレ
イをかける。１８は波形変換回路１１の出力波形
である。

１２は周波数加算回路で例えばエクスクルーシ
ブOR回路で構成され、波形変換回路１８とLF信
号１５が入力されて両者の周波数加算を行なう。
１９は周波数加算回路１２の出力波形である。こ
の出力信号１９を更に分周器１３を用いて分周を
行ない計時単位信号を作成する。次に位相比較動
作について説明する。

HF信号１４とLF信号１５の周波数の関係を
f₁／f₂＝Ｎ＋αと設定する。Ｎは２以上の正の整
数でαは０ではなく絶対値が１以下の実数であ
る。即ちLF信号の１周期はHF信号の（Ｎ＋α）
周期に相当する。基準信号となるHF信号に対し
てLF信号は多少の不安定性が許されαは時間と
共に変動してもよい。

このような周波数の関係を持たせておくと第３
図の波形１６ａに示した如き位相差の増減が得ら
れることになる。このとき位相比較回路６によつ
て発生させられる位相比較回路１６ｂの１周期に
はLF信号が整数個ｎふくまれるが整数ｎは一定
値ではなく変動してもよい。

さらに上記の位相比較信号１６ｂの１周期内に
HF信号も整数個Ｐふくまれるが、やはり整数Ｐ
も一定値ではなく変動してもよい。

位相比較信号１６ｂの１周期にLF信号がｎ個
ふくまれているとき、同じくふくまれるHF信号
の個数ＰはＰ＝nN±１である。

＋１となるのはα＞０、−１となるのはα＜０
の場合である。LF信号の不安定性のため一般に
はｎ、Ｐは変数となりＰ_i＝ｎ_iＮ±１となる。

このような位相比較信号１６ｂをｊ回測定すれ
ばここでｊ＝Ｎの場合は従つて位相比較信号をＮ分周するということ
は、HF信号がＮ分周されるのが、そのときまで
にふくまれるLF信号の総数に１パルスを加算す
ることに等価であることに相当する。従つて周波
数加算回路１２の出力信号１９は平均的にf₁／Ｎ
の周波数を有する。

以上の構成により高周波数f₁のＮ分周を行なう
ために直接のＮ分周器を用いなくとも、位相比較
信号Ｎ分周してLF信号と周波数加算を行なうこ
とにより等価的にHF信号を分周したことに等し
い精度のf₁／Ｎ周波数を持つ信号を作成すること
が可能で、f₁〜f₁／Ｎまでの周波数帯における分
周動作の消費電力を低減することが可能である。

〔発明が解決しようとする問題点〕

電子時計の時間精度を高めるために温度―周波
数特性が良く、高周波数（例えば4MHz）で発振
するAT板水晶発振器を時間基準信号源として用
いればよいが、従来技術１で述べた電子時計の構
成では発振、分周における消費電力の増加が極め
て大きくなる。また従来技術２で述べた電子時計
の構成では分周における消費電力は低減されて
も、高周波数帯における発振の消費電力が大き
く、電子時計にとつて重要な要求である電池の消
費を少なくすることが困難である。本発明は以上
の様な問題点を解消させ、高周波水晶発振器を用
いたときの発振、分周での消費電力を低減するこ
とを目的とする。

〔問題点を解決するための手段〕

高周波数で発振する時間基準信号源と、該時間
基準信号源とは予め定められた２以上の整数倍に
ほぼ等しい周期を持つ周波数発生源と、前記時間
基準信号源と周波数発生源からの出力信号の波形
の位相比較回路と、該位相比較回路から発せられ
る位相比較信号を前記整数分の１に分周する位相
比較信号分周器で分周した信号と前記周波数発生
源の出力信号の周波数加算を行なつて計時信号を
作成する電子時計において、前記時間基準信号源の発振を制御する間欠発振
制御部と前記位相比較回路から発せられる位相比
較信号のパルスの個数を記憶する位相比較信号記
憶部を設け、前記間欠発振制御部からの制御信号
により前記時間基準信号源が部振状態にあると
き、発振期間の少なくとも一部の期間で設定され
た期間前記の位相比較回路を動作せしめ、位相比
較信号のパルスの個数を前記位相比較信号記憶部
で記憶すると共に、位相比較信号を前記位相比較
信号分周器にて整数分の１に分周した信号と周波
数発生源の出力信号の周波数加算を行なつて計時
信号を作成せしめ、間欠発振制御部からの制御信
号により時間基準信号源の発振が停止せられてい
るとき、位相比較回路の動作を停止せしめ位相比
較信号記憶部に記憶されているパルスの個数と等
しい個数のパルス信号を設定された期間毎にわた
つて発生させて位相比較信号分周器にて前記の整
数分の１に分周せしめた信号と周波数発生源の出
力信号の周波数の加算を行なつて計時信号を作成
するものである。

〔作用〕

以上の構成による電子時計は低周波数f₂で発振
する周波数発生源（LF信号源）は連続的に発振
を行なわせるが、高周波数f₁で発振する時間基準
信号源（HF信号源）は間欠的に発振させ、従つ
て位相比較動作も間欠的に行なわせる。HF信号
源が発振状態にあり、かつ位相比較回路も動作し
ている場合は従来技術２の項で説明した計時動作
が行なわれると共に、位相比較回路の動作期間内
で発生せられた位相比較信号のパルス数を記憶し
ておく。HF信号源が発振を停止せられたときは
位相比較動作が行なえないから、記憶されている
位相比較信号のパルス数と同数のパルスを位相比
較器が動作していた期間と等しい期間に選出して
従来技術２項で述べた計時動作を行なわせれば、
HF信号源が発振していて位相比較動作を行なつ
ていることと等価な状態である時間精度の高い計
時動作を行なわせることができる。

〔実施例〕

以下に本発明の実施例を図面に基づいて詳述す
る。第１図イ，ロで本発明による電子時計のシス
テムブロツク図と動作説明の波形図を示す。なお
第３図で示した動作波形図の波形も合せて表現す
ることにする。４は高周波数f₁で発振する時間基
準信号源（HF信号源）、５は低周波数f₂で発振す
る周波数発生源（LF信号源）、６は位相比較回路
でHF信号とLF信号の波形の位相を比較してパル
ス信号の位相比較信号を発生させる。

このときHF信号とLF信号の周波数の関係を
f₁／f₂＝Ｎ＋αと設定する。ここでＮは正の整
数、αは絶対値が１以下の実数である。例えば
HF信号の周波数f₁を２の22乗の値である4194304
Hzに設定し、LF信号の周波数f₂の２の15乗の値
である32768Hzに対して32700Hz程度に設定すれば
Ｎ＝128、α≒0.25となる。

以上の様な０でない端数成分αを持つように
LF信号の周波数を設定することにより前記従来
技術２に於る第３図に示した如き位相比較パルス
１６ｂが得られる。例えばα＝0.25と設定すれば
位相比較パルスはLF信号の４周期に１パルス発
生させられその周波数は8KHzのオーダになる。

７は間欠発振制御部、８は位相比較信号記憶
部、９は被分周信号選択回路である。

１０は位相比較信号分周器、１１は波形変換回
路、１２は周波数加算回路、１３は分周器であ
る。本発明による電子時計システムは第３図に示
した構成に対して間欠発振制御部７、位相比較信
号記憶部８、被分周信号選択回路９を付加して、
LF信号源５は連続発振させHF信号源４は間欠発
振させて、HF信号源の発振による消費電力を低
減すると共に周波数f₁〜f₁／Ｎまでの高周波数帯
での分周による消費電力を低減するものである。
間欠発振制御部７によりHF信号源４が発振状態
にあるときは第３図で説明した動作が行なわれ
る。HF信号源４が発振を停止しているときはHF
信号とLF信号との位相比較動作が行なわれない
ためにそのときの動作の基準として位相比較動作
中に位相比較信号のパルス個数を位相比較信号記
憶部８で記憶する。前述した端数成分α≒0.25と
設定すれば位相比較信号の周波数は8KHzのオー
ダとなるため、位相比較回路を１秒間動作させれ
ば位相比較信号記憶部は13〜14ビツトのカウンタ
ー回路で構成できる。さらにHF信号源４が発振
状態にあるときは位相比較信号１６ｂは被分周信
号選択回路９によつて選択通過させられて位相比
較信号分周器１０に印加させられ、分周された信
号とLF信号の周波加算を行ない信号１９を出力
する。間欠発振制御部７によりHF信号源４が発
振を停止しているときは前述した位相比較信号記
憶部８に記憶されている個数と等しい個数のパル
ス信号を、位相比較回路が動作していた期間と等
しい期間毎に送出させれば、HF信号源４が発振
していて位相比較動作を行なつているときと等価
な状態とすることができる。このとき前記の送出
せられるパルス信号は間欠発振制御部７で作成さ
れるLF信号の周波数に近い周波数帯の信号や、
LF信号自体を利用することができ、被分周信号
選択回路９によつて選択通過させられて位相比較
信号分周器１０に入力させられて、前述の第３図
に示した計時動作を行なう。なお位相比較信号記
憶部８の構成によつては被分周信号選択回路９を
位相比較信号記憶部８の内部に含めてもよく、さ
らに被分周信号選択回路９を位相比較回路６と位
相比較信号記憶部８との間に入れてもよい。また
波形変換回路１１は信号のデイレイ動作を行なわ
せるためで、周波数加算回路での動作を確実に行
なわせるために必要である。周波数加算回路１２
の出力は平均的にf₁／Ｎの周波数の信号で分周器
１３により更に分周して計時単位信号を作成する
と共に、HF信号の間欠発振を制御する間欠発振
制御部に信号を供給する。

なお第１図で説明した連続発振動作中の各要素
の番号は第３図で説明した各要素の番号と同じも
のである。

次に波形図を用いて間欠発振の動作を説明す
る。２０は計時動作が行なわれて分周器１３によ
り作成された計時単位信号で１Hz信号である。こ
の１Hz信号２０を間欠発振制御部７に入力して順
次分周させてＱ_j信号２１を作成する。このＱ_j２
１の１周期Ｔ_jがHF間欠発振の基準周期となる。
S1信号２２は前記の間欠駆動周期Ｔ_jの中でHF信
号を発振させる制御信号で発振期間をT₁とし、
その期間にHF発振器に電力を供給する。従つて
HF信号は連続発振状態に比べてT₁／Ｔ_jだけ発振
の消費電力が低減される。S1信号２２がＬレベ
ルのときはHF発振器への電力の供給を停止す
る。S2信号２３は位相比較回路６を動作させる
制御信号でS2信号２３がＨレベルの期間Ｔ２位
相比較動作を行なう。

図に示した例ではT₁を３秒、T₂を１秒として
いる。T₃＝T₁−T₂はHF信号の発振が安定するま
でに設ける発振ランニング期間で、HF信号の発
振の状態を２４に示す。なおT₁，T₂，Ｔ_jは時計
の外部環境、HF信号線LF信号源の発振精度によ
つて決めればよく、また時計体に温度、加速度等
の環境変化を検出するセンサーを設けて、外部環
境の急激な変化を検出すれば前記T₁，T₂，Ｔ_j期
間を変えるようにすればよい。

１８０は第３図１８に示した位相比較信号で前
述した如くおよそ8000パルス個数で位相比較信号
記憶部８でパルス個数を記憶する。１８１は位相
比較回路の動作を行なつていないときに送出する
パルス信号で位相比較信号１８０のパルス数と等
しい個数を、例えばLF信号をクロツク信号とし
て１秒毎に送出すればよい。このように間欠発振
を順次くり返して計時動作を行なう。以下に本発
明の具体的実施例について説明する。

第４図に本発明の電子時計の第１の実施例の回
路構成図を示し、第５図はその波形図を示して動
作を説明する。

８１はRSフリツプフロツプ群でｉビツトで構
成される。８２はアンドゲート群、８３はリセツ
トＲ付きのＴ型フリツプフロツプ群で各々上記ｉ
個用いる。８４はエクスクルーシブオアゲートを
ｉ個とノアゲートを用いた一致検出回路である。

８５はクロツク信号制御回路で、上記８１，８
２，８３，８４，８５の要素で位相比較信号記憶
部８が構成される。９１，９２はスイツチ回路で
被分周信号選択回路９を構成する。

間欠発振制御部７から発せられる第１図で示し
たS1信号がＨレベルとなつてHF信号源４が発振
状態にあり、S2信号がＨレベルであれば位相比
較器６のリセツト端子がＬレベルとなつて、位相
比較動作を開始する。この期間を以下測定モード
期間とする。

この測定モード期間ではスイツチ９１がオン・
スイツチ９２がオフとなり、位相比較信号はスイ
ツチ９１を通過させられて位相比較信号分周器１
０に入力されて前述した計時動作を行なう。

第５図２６に測定モード期間中の位相比較信
号を表わしている。

このときＴ型フリツプフロツプ（以下Ｔ―Ｆ／
Ｆとする）８３のカウンターにも位相比較信号が
印加され、測定モード期間中に得られる位相比較
信号を計数する。

測定モード期間が終了してHF信号源４が発振
を停止すると第５図２４に示したリード信号S3
を間欠発振制御部７から発生させる。

このリード信号S3は前述のＴ_jの周期を持ち、
例えばLF信号の半周期のパルス幅を持たせれば
Ｄラツチにより容易に得られる。リード信号S3
がＨレベルになればアンドゲート群８２を通して
RSフリツプフロツプ群（以下RS―Ｆ／Ｆとす
る）８１のメモリーカウンターにＴ―Ｆ／Ｆ８３
の内容を転送してRS―Ｆ／Ｆ８１の各々の出力
端Ｑ_M1〜Ｑ_MiをＨ及びＬレベルにセツトする。即
ちこのRS―Ｆ／Ｆはメモリー動作を行なう。

このメモリーセツトが行なわれると、第５図２
５に示したリセツト信号S4を間欠発振制御部７
で作成し、Ｔ―Ｆ／Ｆ８３の内容をリセツトす
る。

このときにはスイツチ９１はオフとなつてい
て、スイツチ９２がオンとなり、LF信号がクロ
ツク信号としてＴ―Ｆ／Ｆ８３に印加される。

一致検出回路８４のｉ個のエクスクルーシブオ
アゲートの各々の入力端には（Ｑ_M1，Q₁）、（Ｑ_M
_２，Q₂）…（Ｑ_Mｉ，Qi）が各々接続されてい
て、RS―Ｆ／Ｆ８１とＴ―Ｆ／Ｆ８３の内容が
比較され、メモリーの内容と一致するクロツク信
号の個数がＴ―Ｆ／Ｆ８３に入力されると一致検
出回路８４の各々のエクスクルーシブオアゲート
の出力がすべてＬになるからノアゲートの出力は
Ｈレベルとなる。

一致が得られればクロツク信号制御回路８５の
フリツプフロツプ７３の出力端子がＬレベルと
なり、アンドゲート７４の出力S₈信号２７はＬレ
ベルとなり、スイツチ９２がオフとなつてクロツ
ク信号の印加が停止させられる。

この様なHF信号を発振を停止している間に位
置比較信号記憶部８からパルス列が出力される動
作を自走モードとする。この自走モード期間中の
クロツク信号を第５図２６ので示す。

第５図の図で、測定モードを１秒とすれば、こ
の自走モードを１秒毎にくり返す。

そうすればこの自走モード期間中でリセツト信
号S4を１秒毎に作成すれば、第１回目の自走モ
ード期間の後に再びリセツト信号S4が発せら
れ、Ｔ―Ｆ／Ｆ８３の内容がリセツトされ、一致
検出回路８４の出力はＬレベルとなり、クロツク
信号制御回路８５の出力はＨレベルとなつて再び
スイツチ９２がオンとなり、クロツク信号がＴ―
Ｆ／Ｆ８３に印加され、前述の動作をくり返す。

次にHF信号源が発振状態に移つても、第１図
で説明した様に発振が安定するまである程度の期
間が必要であるからすぐには測定モードには移ら
ずに、発振ランニング期間中もメモリー動作に従
つた自走モードを行なわせ、測定モードに移ると
共に自走モードは停止し、RS―Ｆ／Ｆ８１の内
容をすべてリセツトして、次の新らしい位相比較
状態のメモリーに移る。

この様にして測定モード中に得られた位相比較
信号と同数の信号を作成でき発振が停止していて
も発振を行なつているときと同等の精度を持つ信
号が作成できる。

第６図に間欠駆動を行なうときの第２の実施例
を示す。

９３はリセツト付きのＴ型フリツプフロツプを
ｉビツト接続した位相比較信号記憶用のメモリー
カウンターである。９４はアンドゲートを２ⁱ個
用いたメモリーデータ転送用のアンドゲート群
で、Ｔ―Ｆ／Ｆ群９３の各々の出力（Qm₁，
m₁）（Qm₂，m₂）……（Qmi，mi）に各々１
個ずつ割り当てる。９５は、RSTフリツプフロ
ツプ群で、そのセツトＳ、リセツトＲ端子はアン
ドゲート９４の出力と接続され、プリセツトカウ
ンターとして動作する。

前記の９３，９４，９５の要素で位相比較信号
記憶部８を構成する。HF信号源が発振状態にあ
り、かつ測定モード期間とすれば、メモリーカウ
ンター９３のリセツトが解除され、位相比較器６
からの位相比較信号がｉビツトの位相比較信号メ
モリーカウンター９３に供給されると共に、被分
周信号選択回路９に印加され、第１図２３に示し
た制御信号S2がＨレベルのときは被分周信号選
択回路９からはその位相比較信号がそのまま出力
され第３図に示したループで計時動作を行なう。

測定モード期間が終了すればそのときまでに得
られた位相比較信号の個数がメモリーカウンタ９
３に記憶されることになる。

アンドゲート回路群９４の共通入力端子はプリ
セツト用の信号が入力され、他の入力端子は
Qm₁，m₁，……Qmi，miが入力される。

プリセツト入力信号は第５図２５に示した如き
のS4信号を使うことができる。

プリセツト信号S4がＨレベルのときメモリー
カウンターの内容がアンドゲート回路群９４を通
してプリセツトカウンター９５のセツトＳ、リセ
ツトＲ端子に印加され内容がプリセツトされる。

第６図における実施例ではメモリーカウンター
９３の補数の内容がプリセツトカウンター９５に
転送される。

９７はナンドゲートでプリセツトカウンターの
各々の出力Q₁，Q₂，……Qiが入力に接続され
る。測定モードから自走モードに移つたときにナ
ンドゲート９７の出力はＨレベルであるから、ア
ンドゲート９６からはクロツク信号（LF信号）
がプリセツトカウンターに印加されて計数動作を
行なう。このときクロツク信号は被分周信号選択
回路９を通過せられて位相比較信号分周器１０に
印加されて第３図で述べた計時動作を行なう。

クロツク信号が印加されていて、プリセツトカ
ウンター９５の内容すべてＨレベルになれば、ナ
ンドゲート９７の出力はＬレベルとなり、クロツ
ク信号はプリセツトカウンター９５に印加されな
くなり、この自走モード期間中に測定モード期間
中に得られた位相比較信号と同数の個数のクロツ
ク信号が得られたことになる。

次に再びプリセツト信号がＨレベルになり、メ
モリーカウンター９３の補数がプリセツトカウン
ター９５に転送され、前述の動作をくり返す。

第７図に本発明の第３の実施例を示し、第８図
にその動作波形図を示して動作を説明する。

第１と第２の実施例では測定モード期間に得ら
れる位相比較信号のパルス個数の記憶用に専用の
カウンター回路を設けると共に、自走モード期間
に位相比較信号のパルス個数と同数のパルス個数
が得られる様に比較用のカウンター回路を設ける
構成であつたが、第３の実施例は上記の記憶用と
比較用のカウンター回路をひとつのカウンター回
路で兼用させて回路構成を簡略化しようとするも
のである。

位相比較信号記憶部８はｉ段のＴ型フリツプフ
ロツプで構成されたカウンタ１０１とＤ型フリツ
プフロツプで構成されたゼロ検出器１０２から構
成される。

また被分周信号選択回路９はORゲート１０
３，スイツチ回路１０４及び１０５から構成され
る。測定モード規間の開始時にはカウンター１０
１の内容は０に、ゼロ検出器１０２の出力Ｑ_Z信
号はＨレベルとなつている。測定モード期間中は
前の第１と第２の実施例と同様S1、S2信号がＨ
レベルにあり、位相比較器６は動作を行なう。間
欠発振制御部７で作成されるS6信号は位相比較
信号のパルス数と同数のパルス個数を得るために
与えられる読み出しパルス信号でS2信号がＬレ
ベルでリセツト信号S4が同じくＬレベルである
ときにLF信号の周波数帯に近い信号を送出する
ことによつて容易に作成できる。このようなS6
信号は測定モード期間ではＬレベルであるからオ
アゲート１０３の出力信号は位相比較信号であり
スイツチ１０４，１０５に加えられる。スイツチ
１０４，１０５は共にオン状態にあるので位相比
較信号はカウンタ１０１でカウントされると同時
に位相比較信号分周器１０に印加される。このと
きスイツチ回路１０５から出力される信号をS7
信号と表わすとき、この測定モード期間に得られ
るS7信号を第８図の期間Tmの１１１に示す。こ
のS7信号１１１に示したパルスが位相比較信号
としてカウンター１０１で記憶される。測定モー
ド期間が終了するとS1、S2信号はＬレベルにな
り、自走モードになる。これを第８図Ｔ_R1，Ｔ_R2
……に示す。自走モードでは一定期間毎にメモリ
ーの読み出しが行なわれる事は前の実施例と同様
であるが、この実施例ではメモリーとカウンタが
Ｔ型フリツプフロツプ１０１で兼用しているの
で、次に述べるように行なわれる。自走モード期
間では読み出しパルスのS6信号をオアゲート１
０３とスイツチ回路１０４を通してカウンター回
路１０１に送出してゼロ検出器１０２が動作させ
られている間にスイツチ回路１０５を通して測定
モード期間に記憶させられていたパルス個数と同
数のパルス信号をS7信号として位相比較信号分
周器１０に送出するもので、以下に具体的な動作
を述べる。毎周期の始めには送出すべきパルス数
がカウンタに記憶されている。まずリセツト信号
S4が送出されてゼロ検出器出力Ｑ_ZがＬレベルに
なりスイツチ１０５はオフになる。次に読み出し
パルス信号S6が送出され第８図の１１２に示す
ように２個のパルスが一度に送出される。このパ
ルスはスイツチ１０４を通つてカウンタ１０１の
入力に印加される。カウンタの内容はしだいに増
加し最上位の出力ｉはＨレベルからＬレベルに
なり、更にカウンタ１０１がオール１から０に変
つたとたんに出力ｉはＨレベルに変わる。０検
出器１０２の出力Ｑ_ZはＬレベルからＨレベルに
変わるのでスイツチ１０５はオン状態になる。第
８図の１１３にこれを示す。以後読み出しパルス
はスイツチ１０５を通つて信号S7にパルス１１
４が現われる。読み出し信号S6が２ⁱ個のパルス
を出し終つた時にはカウンタ１０１は丁度最初の
状態から一巡しているのでメモリー内容ははじめ
にもどつている。また信号S7は現われるパルス
数はカウンタ１０１が０からメモリーしている数
までの分であるから測定モード期間Tmに出され
たパルス１１１の数に等しい。なおここで読み出
し信号のパルス数は２ⁱに限らず、２ⁱの整数倍で
も同様の動作をする事は明らかであり、これは送
出すべきパルス数に比しカウンタ１０１の段数ｉ
を小さくしたいときに行なわれる。自走モード規
間Ｔ_R1が終ると、これと全く同じ動作がＴ_R2，Ｔ
_R3……とくり返される。次の測定モード期間に先
立つ一周期Ｔ_REだけは自走モードの動作が異な
る。この周期Ｔ_REではリセツト信号S4が送出さ
れて０検出器出力Ｑ_ZがＬレベルにリセツトされ
た後、測定準備信号S5がＨレベルになる。これ
を第８図の１１５に示す。読み出しパルスS6が
送出されカウンタ１０１の内容が増しオール１に
なつた後０に変わつたとたんに０検出器出力Ｑ_Z
はＨレベルになる。これはナンドゲート１０６を
通じてスイツチ１０４をオフにするので、カウン
タ１０１の内容はオール０のまま保たれる。スイ
ツチ１０５はオンになるので読み出し信号S6の
残りのパルスが信号S7に現われる事は期間Ｔ_R1と
同じである。このようにして次の測定モード期間
Tmが始まつたときカウンタ１０１の内容はオー
ル０であり、また測定モード期間にはリセツト信
号S4は出されないので０検出器出力Ｑ_ZはＨレベ
ルに保たれるのでスイツチ１０５はオンになつて
いる。これを第８図１１６に示す。このようにし
て測定モード期間Tmと自走モード期間Ｔ_R1，Ｔ_R
_２……とが交互にくり返される。このように構成
するとメモリー部がきわめて簡単にできる。

次に波形変換回路１１の構成について説明す
る。１３１はLF信号の1/2分周回路である。この
実施例ではＤ型フリツプフロツプ１０７と遅延素
子１０８から構成される。位相比較信号分周器１
０の出力信号の変化は、それよりはるかに高い周
波数の信号１０９でトリガされたＤ型フリツプフ
ロツプ１０７によつて一たん信号１０９に同期さ
れたのち遅延素子１０８により同期をはずされる
ので、次段の演算回路１２の２つの入力は同時に
変化する事はなく、必ず遅延素子１０８の遅延時
間だけずれているので演算回路の動作は確実にな
る。

第９図にHF信号源の間欠発振の２つの実施例
と示す。１２０はAT板の如き水晶振動子であ
る。

１２１及び１２２はコンデンサーである。第９
図１において１２３は発振回路の増幅用CMOSイ
ンバータでその駆動電圧端子はスイツチ１２４，
１２５を通して各々駆動電源Ｖ_DD及びＶ_SSに接続
される。このスイツチは例えばトランスフアーゲ
ートで構成され、そのスイツチ制御信号は前述の
説明のS1信号である。

S1信号がＨレベルになればスイツチ１２４，
１２５がオンとなりインバータ１２３には電力が
供給され発振動作を行ない、S1信号がＬレベル
になればスイツチ１２４，１２５がオフとなり電
力の供給が停止されて発振動作を停止する。第９
図２において１２６，１２７はインバータを構成
するＰチヤンネル、ｎチヤンネルトランジスタ
ー、１２８はＰチヤンネルトランジスター、１２
９はスイツチ回路である。

S1信号がＨレベルのときはスイツチ１２９が
オン、トランジスター１２８がオフとなり、発振
状態となる。S1信号がＬレベルとなればスイツ
チ１２９がオフとなり発振を停止する。このとき
トランジスター１２８がオンとなるため、トラン
ジスター１２６がオフ、トランジスター１２７が
オンとなり、トランジスターの電位が固定され、
インバーターの貫通電流が発振防止の間防止でき
る。

〔発明の効果〕

以上説明した如く本発明による電子時計は、
HF信号源とLF信号源が共に発振して間にその位
相差状態を記憶することにより、HF信号源が発
振を停止しても、記憶内容を基にして計時が行な
われるため、発振、分周における消費電力が大き
く節約されるために高精度、長寿命の時計が実現
されると共に、システムの程んどの部分が従来の
時計と同じく低周波領域で駆動されるため回路素
子の制約が少なくIC化に適している。

【図面の簡単な説明】

第１図イ，ロは本発明の電子時計の動作を説明
するシステムブロツク図と動作波形図、第２図は
従来の連続発振、連続分周を行なう電子時計のブ
ロツク図、第３図イ，ロは従来の分周器での消費
電力を低減するシステムブロツク図及び動作波形
図、第４図は本発明の電子時計の第１の実施例を
示す回路図で、第５図は第４図に示した回路の動
作を説明する動作波形図、第６図は本発明の電子
時計の第２の実施例を示す回路図、第７図は本発
明の第３の実施例を示す回路図、第８図は第７図
に示した回路の動作を説明する動作波形図、第９
図１，２は水晶発振器の間欠発振を行なわせると
きの回路構成を示す図である。４……時間基準信号源、５……周波数発生源、
６……位相比較回路、７……間欠発振制御部、８
……位相比較信号記憶部、９……被分周信号選択
回路、１０……位相比較信号分周回路、１１……
波形変換回路、１２……周波数加算回路、１３…
…分周器。

Claims

【特許請求の範囲】１高周波数で発振する時間基準信号源と、該時
間基準信号源からの出力信号の周期とは予め定め
られた２以上の整数倍にほぼ等しい周期を持つ信
号を発生させる周波数発生源と、前記時間基準信
号源と前記周波数発生源からの出力信号の波形の
位相比較回路と、該位相比較回路から発せられる
位相比較信号を位相比較信号分周器により前記整
数分の１に分周した信号と前記周波数発生源から
の出力信号との加算を行なう周波数加算回路を設
けて計時信号を作成する電子時計において、前記時間基準信号源の発振を制御する間欠発振
制御部と前記位相比較回路から発せられる位相比
較信号のパルス個数を記憶する位相比較信号記憶
部を設け、前記間欠発振制御部からの制御信号に
より前記時間基準信号源が発振状態にあるとき発
振期間の少なくとも一部の期間で設定された期間
前記の位相比較回路を動作せしめ、位相比較信号
のパルス個数を前記位相比較信号記憶部で記憶す
ると共に、位相比較信号を前記位相比較信号分周
器により前記整数分の１に分周した信号と前記周
波数発生源からの出力信号との周波数加算を行な
つて計時信号を作成せしめ、前記間欠発振制御部
からの制御信号により前記時間基準信号源の発振
が停止せられているとき、前記位相比較回路の動
作を停止せしめ前記位相比較信号記憶部に記憶せ
られている位相比較信号のパルス個数と等しい個
数のパルス信号を前記位相比較回路が動作せられ
ていた設定期間毎に送出せしめ、該送出せられた
パルス信号を前記位相比較信号分周器により前記
整数分の１に分周した信号と前記周波数発生源か
らの出力信号との周波数加算を行なつて計時信号
を作成せしめることを特徴とする電子時計。