JPS6161282B2 - - Google Patents
Info
- Publication number
- JPS6161282B2 JPS6161282B2 JP53160063A JP16006378A JPS6161282B2 JP S6161282 B2 JPS6161282 B2 JP S6161282B2 JP 53160063 A JP53160063 A JP 53160063A JP 16006378 A JP16006378 A JP 16006378A JP S6161282 B2 JPS6161282 B2 JP S6161282B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- reference signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007493 shaping process Methods 0.000 claims description 24
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ATカツト水晶発振器のように常温
付近で良好な周波数温度特性を有し外乱に対して
も高い安定性を有するが比較的高い周波数で発振
する信号源を時間基準信号源とし、高精度の計時
信号を低消費電力のもとに得ることができる電子
時計システムに関するものである。
付近で良好な周波数温度特性を有し外乱に対して
も高い安定性を有するが比較的高い周波数で発振
する信号源を時間基準信号源とし、高精度の計時
信号を低消費電力のもとに得ることができる電子
時計システムに関するものである。
高周波及び低周波の２つの時間基準信号源を備
え、両信号源から得られる信号を位相比較しかつ
論理処理することにより低消費電力のもとで高い
精度の計時信号を得る時計システムは特開昭51−
144267号公報などに既にその先例を見ることがで
きる。この方式によれば例えば4MHZの周波数を
有する信号を直接32KHZに分周できるので分周
効率が高く、低消費電力化の効果が大きい。しか
しながら、波形比較回路に入力される高周波信号
は一定レベル以上の波高値を有する必要があり、
このような高振巾の信号を得ることは高周波信号
の場合発振回路の消費電力がその発振周波数にほ
ぼ比例して増加するため通常極めて大きな消費電
力を必要とする結果となり、時計システム全体の
消費電力を低減させる上で大きな障害となつてい
た。発振回路における消費電力を低減させ得る回
路についてはこれまで種々のものが提案されてい
る。例えば第１図に示ように、インバータ１のゲ
ートG1，G2の回路にコンデンサC1，C2を挿入し
両者を直流的に分離すると共に、抵抗R1，R2を
介してそれぞれドレイン側及び電源側に接続し、
かつ電源回路及びアース回路のいずれか一方また
は両方に抵抗R3，R4を挿入し、かつ公知の水晶
振動子２及びコンデンサ３，４からなる帰還回路
を入出力端子間に接続し構成された発振回路は、
4MHz程度の発振周波数においても１μＡ以下の
電流消費で安定した発振を維持することができ
る。ところで、このような低消費電力の発振器は
出力波形の振幅が小さいので次段の論理回路に入
力する前に適当な波形整形回路を介して波形を増
幅・整形する必要がある。しかしこのような波形
整形回路は、発振回路とほぼ同程度の電力を消費
するので、扱う信号の周波数が高い場合相当大き
な電力を消費する結果となり、低消費電力化を妨
げる大きな原因となつていた。
え、両信号源から得られる信号を位相比較しかつ
論理処理することにより低消費電力のもとで高い
精度の計時信号を得る時計システムは特開昭51−
144267号公報などに既にその先例を見ることがで
きる。この方式によれば例えば4MHZの周波数を
有する信号を直接32KHZに分周できるので分周
効率が高く、低消費電力化の効果が大きい。しか
しながら、波形比較回路に入力される高周波信号
は一定レベル以上の波高値を有する必要があり、
このような高振巾の信号を得ることは高周波信号
の場合発振回路の消費電力がその発振周波数にほ
ぼ比例して増加するため通常極めて大きな消費電
力を必要とする結果となり、時計システム全体の
消費電力を低減させる上で大きな障害となつてい
た。発振回路における消費電力を低減させ得る回
路についてはこれまで種々のものが提案されてい
る。例えば第１図に示ように、インバータ１のゲ
ートG1，G2の回路にコンデンサC1，C2を挿入し
両者を直流的に分離すると共に、抵抗R1，R2を
介してそれぞれドレイン側及び電源側に接続し、
かつ電源回路及びアース回路のいずれか一方また
は両方に抵抗R3，R4を挿入し、かつ公知の水晶
振動子２及びコンデンサ３，４からなる帰還回路
を入出力端子間に接続し構成された発振回路は、
4MHz程度の発振周波数においても１μＡ以下の
電流消費で安定した発振を維持することができ
る。ところで、このような低消費電力の発振器は
出力波形の振幅が小さいので次段の論理回路に入
力する前に適当な波形整形回路を介して波形を増
幅・整形する必要がある。しかしこのような波形
整形回路は、発振回路とほぼ同程度の電力を消費
するので、扱う信号の周波数が高い場合相当大き
な電力を消費する結果となり、低消費電力化を妨
げる大きな原因となつていた。
システムの低消電化を実現する他の方策として
発振回路自体の動作を制御しこれを間欠的に動作
させることにより、発振回路の低消電化をはかろ
うとする提案が、特開昭51−37554号、特開昭51
−65973号公報などに開示されている。これらの
方式によれば、発振回路が間欠的に所定時間動作
するだけなので、消費電力を低減させる上で有利
である。しかし、発振回路を間欠的に動作させる
結果、当然に水晶振動子の振動も間欠的にならざ
るを得ない。一般に水晶発振器が十分安定な発振
状態に達するにはかなり長時間を必要とするもの
なので、このような間欠発振回路は十分安定な動
作状態で使用されているとは言えず時計用の水晶
発振器のように極めて高精度の信号を得る目的に
は適さない。
発振回路自体の動作を制御しこれを間欠的に動作
させることにより、発振回路の低消電化をはかろ
うとする提案が、特開昭51−37554号、特開昭51
−65973号公報などに開示されている。これらの
方式によれば、発振回路が間欠的に所定時間動作
するだけなので、消費電力を低減させる上で有利
である。しかし、発振回路を間欠的に動作させる
結果、当然に水晶振動子の振動も間欠的にならざ
るを得ない。一般に水晶発振器が十分安定な発振
状態に達するにはかなり長時間を必要とするもの
なので、このような間欠発振回路は十分安定な動
作状態で使用されているとは言えず時計用の水晶
発振器のように極めて高精度の信号を得る目的に
は適さない。
本発明はこのような事情に鑑みなされたもので
あり、時間基準信号源として低出力振巾で低消費
電力の連続動作発振器を用い、その出力を間欠増
巾波形整形回路により間欠的に必要な部分のみ増
幅・波形整形し、波形整形回路の消費効率を高
め、全体の消費電力の低減化をはかる電子時計シ
ステムを提供することを目的とする。
あり、時間基準信号源として低出力振巾で低消費
電力の連続動作発振器を用い、その出力を間欠増
巾波形整形回路により間欠的に必要な部分のみ増
幅・波形整形し、波形整形回路の消費効率を高
め、全体の消費電力の低減化をはかる電子時計シ
ステムを提供することを目的とする。
本発明の他の目的は、周波数温度特性が特別な
関係にある高周波及び低周波発振器を組合せるこ
とにより、安定度の高い高周波信号を低消費電力
で能率よく分周し、同時に高精度、高安定の温度
補償をも行うことができる時計システムを提供す
ることである。
関係にある高周波及び低周波発振器を組合せるこ
とにより、安定度の高い高周波信号を低消費電力
で能率よく分周し、同時に高精度、高安定の温度
補償をも行うことができる時計システムを提供す
ることである。
本発明は、比較的低レベルで連続動作する第１
の時間基準信号源と、この時間基準信号源の出力
信号を論理処理して計時信号を作成する論理処理
回路との間に、第２の時間基準信号源の出力信号
により制御される間欠波形整形回路を設けたこと
を特徴とする。
の時間基準信号源と、この時間基準信号源の出力
信号を論理処理して計時信号を作成する論理処理
回路との間に、第２の時間基準信号源の出力信号
により制御される間欠波形整形回路を設けたこと
を特徴とする。
以下図示の実施例により本発明を詳述する。第
２図は本発明の１実施例のブロツク図である。１
５は第１の時間基準信号源AT板のような高周波
水晶振動子１１を含む例えば第１図に示すような
回路構成の高周波発振器１０とからなり、通常
4MHz前後の周波数の比較的低振巾の信号を出力
する。１６は第２の時間基準信号源例えば
32MHz程度の低周波水晶振動子１３を含む低周
波発振器１２とからなり低い周波数の信号を出力
する。高周波発振器１０の出力は線形増幅可能な
間欠増巾波形整形回路２０を介して位相比較器４
０に入力される。低周波発振器１２の出力は制御
信号発生回路３０を介して間欠増巾波形整形回路
２０を制御する一方、遅延回路３５を介して位相
比較器４０と第１加算回路４６に入力される。位
相比較器４０の出力は１／Ｎ分周器４４を介して
１／Ｎ分周された後、２つに分かれ、その一方は
第１加算回路４６に、もう一方はＬ／Ｍ分周器５
０を介して第２加算回路４７に入力される。第２
加算回路４７の他方の入力には第１加算器４６の
出力が接続されている。第２加算回路４７の出力
は適当な公知の分周器６０、計数器６２を介して
表示機構６４により時刻表示される。
２図は本発明の１実施例のブロツク図である。１
５は第１の時間基準信号源AT板のような高周波
水晶振動子１１を含む例えば第１図に示すような
回路構成の高周波発振器１０とからなり、通常
4MHz前後の周波数の比較的低振巾の信号を出力
する。１６は第２の時間基準信号源例えば
32MHz程度の低周波水晶振動子１３を含む低周
波発振器１２とからなり低い周波数の信号を出力
する。高周波発振器１０の出力は線形増幅可能な
間欠増巾波形整形回路２０を介して位相比較器４
０に入力される。低周波発振器１２の出力は制御
信号発生回路３０を介して間欠増巾波形整形回路
２０を制御する一方、遅延回路３５を介して位相
比較器４０と第１加算回路４６に入力される。位
相比較器４０の出力は１／Ｎ分周器４４を介して
１／Ｎ分周された後、２つに分かれ、その一方は
第１加算回路４６に、もう一方はＬ／Ｍ分周器５
０を介して第２加算回路４７に入力される。第２
加算回路４７の他方の入力には第１加算器４６の
出力が接続されている。第２加算回路４７の出力
は適当な公知の分周器６０、計数器６２を介して
表示機構６４により時刻表示される。
次に各部の構成と動作について第３図以下を参
照して詳述する。第３図は本発明の１実施例に用
いられる二つの水晶発振器の周波数・温度特性を
示す線図であり、曲線Ａは高周波発振器１０、曲
線Ｂは低周波発振器１２の特性を示す。曲線Ａ，
Ｂは共に二次曲線で近似でき、その頂点温度は実
質的に一致しているものとする。このように周波
数温度特性が特別の関係にある２つの信号源の出
力信号を比較的簡単な論理処理回路で処理するこ
とにより、周囲温度による周波数変化をほぼ完全
に補償した計時信号を得ることができる。
照して詳述する。第３図は本発明の１実施例に用
いられる二つの水晶発振器の周波数・温度特性を
示す線図であり、曲線Ａは高周波発振器１０、曲
線Ｂは低周波発振器１２の特性を示す。曲線Ａ，
Ｂは共に二次曲線で近似でき、その頂点温度は実
質的に一致しているものとする。このように周波
数温度特性が特別の関係にある２つの信号源の出
力信号を比較的簡単な論理処理回路で処理するこ
とにより、周囲温度による周波数変化をほぼ完全
に補償した計時信号を得ることができる。
第４図は本実施例に用いられ間欠増巾波形整形
回路２０の一例を示すもので、帰還抵抗２２を有
するCMOSインバータ２１の電源側及びアース側
にはそれぞれ、ＰチヤンネルMOSFET（以下
PMOSTと略記する）２３とＮチヤンネル
MOSFET（以下NMOSTと略記する）２４とが
接続されており、PMOST２３のゲート回路はイ
ンバータ２５を介してNMOST２４のゲートと接
続され、これ等は更に、インバータ３１、抵抗３
２、コンデンサ３３、AND回路３４等からなる
制御信号発生回路３０の出力側に接続されてい
る。制御信号発生回路３０の入力側には低周波発
振器１２の信号が入力されるようになつている。
CMOSインバータ２１のゲート側及びドレイン側
は、結合コンデンサ２６，２７を介して、高周波
発振器１０の出力側及び第５図に示す位相比較器
４０のデータ入力端子Ｄに接続されている。間欠
増巾波形整形回路２０は制御信号発生回路３０か
らの信号により間欠的に動作し、高周波信号の必
要部分のみを制御信号に同期して増幅、波形整形
する。
回路２０の一例を示すもので、帰還抵抗２２を有
するCMOSインバータ２１の電源側及びアース側
にはそれぞれ、ＰチヤンネルMOSFET（以下
PMOSTと略記する）２３とＮチヤンネル
MOSFET（以下NMOSTと略記する）２４とが
接続されており、PMOST２３のゲート回路はイ
ンバータ２５を介してNMOST２４のゲートと接
続され、これ等は更に、インバータ３１、抵抗３
２、コンデンサ３３、AND回路３４等からなる
制御信号発生回路３０の出力側に接続されてい
る。制御信号発生回路３０の入力側には低周波発
振器１２の信号が入力されるようになつている。
CMOSインバータ２１のゲート側及びドレイン側
は、結合コンデンサ２６，２７を介して、高周波
発振器１０の出力側及び第５図に示す位相比較器
４０のデータ入力端子Ｄに接続されている。間欠
増巾波形整形回路２０は制御信号発生回路３０か
らの信号により間欠的に動作し、高周波信号の必
要部分のみを制御信号に同期して増幅、波形整形
する。
次に第５図により、位相比較器４０及びこれに
続く分周器４４，５０及び加算回路４６、４７か
らなる論理処理回路７０について説明する。二つ
の信号波形の位相を比較することによりビート信
号を作成し次いで位相比較信号を発生させる回路
としては種々のものが考えられようが、最も手近
かな回路はＤタイプフリツプフロツプ４１を用い
るものである。Ｄ端子に高周波信号を接続し、ク
ロツク端子に低周波信号を接続し、この出力を適
当な積分回路４４により積分し両信号のビート出
力に相当する信号を得る。次いでこのビート信号
を波形整形することにより位相比較信号を得る。
この信号出力１／Ｎ分周器４４を介して１／Ｎ分
周し、その出力をEX―OR回路からなる第１加算
回路４６の１つの入力端子とＬ／Ｍ分周器５０と
に接続する。Ｌ／Ｍ分周器５０は１／Ｍ分周器５
１、１／Ｌ分周器５２、波形整形回路５３，５
４、RSフリツプフロツプ５５、AND回路５６、
波形整形回路５７等から構成され、その出力は
EX―OR回路からなる第２加算回路４７に入力さ
れている。
続く分周器４４，５０及び加算回路４６、４７か
らなる論理処理回路７０について説明する。二つ
の信号波形の位相を比較することによりビート信
号を作成し次いで位相比較信号を発生させる回路
としては種々のものが考えられようが、最も手近
かな回路はＤタイプフリツプフロツプ４１を用い
るものである。Ｄ端子に高周波信号を接続し、ク
ロツク端子に低周波信号を接続し、この出力を適
当な積分回路４４により積分し両信号のビート出
力に相当する信号を得る。次いでこのビート信号
を波形整形することにより位相比較信号を得る。
この信号出力１／Ｎ分周器４４を介して１／Ｎ分
周し、その出力をEX―OR回路からなる第１加算
回路４６の１つの入力端子とＬ／Ｍ分周器５０と
に接続する。Ｌ／Ｍ分周器５０は１／Ｍ分周器５
１、１／Ｌ分周器５２、波形整形回路５３，５
４、RSフリツプフロツプ５５、AND回路５６、
波形整形回路５７等から構成され、その出力は
EX―OR回路からなる第２加算回路４７に入力さ
れている。
次に以上のような構成の時計システムの動作を
第６図を参照して説明する。第６図の１は第１図
に示すような低消費電力の高周波発振器１０から
得られる低レベルの高周波信号波形（以下HF信
号と略記する）を示す。この低レベルの信号波形
は、低周波発振器１２から得られる低周波信号
（以下LF信号と略記する）に同期した少くとも1/
１０程度のデユーテイを有する矩形波からなる制御
信号１′により制御される間欠波形整形回路２０
により、第６図２に示すように、低周波信号に同
期して部分的に規則正しく増幅・波形整形され
る。同図３は遅延回路３５を通過した後の低周波
信号波形を示しており、この信号と前記間欠波形
整形された高周波信号とは位相比較器４０により
位相比較され、両信号の位相差に応じて幅が変化
する信号３′を発生し、かつこの信号３′から積分
回路４２より同図４に示すような位相差信号を発
生する。この位相差信号は波形整形回路４３によ
り同図５に示すような比較信号に変換される。
第６図を参照して説明する。第６図の１は第１図
に示すような低消費電力の高周波発振器１０から
得られる低レベルの高周波信号波形（以下HF信
号と略記する）を示す。この低レベルの信号波形
は、低周波発振器１２から得られる低周波信号
（以下LF信号と略記する）に同期した少くとも1/
１０程度のデユーテイを有する矩形波からなる制御
信号１′により制御される間欠波形整形回路２０
により、第６図２に示すように、低周波信号に同
期して部分的に規則正しく増幅・波形整形され
る。同図３は遅延回路３５を通過した後の低周波
信号波形を示しており、この信号と前記間欠波形
整形された高周波信号とは位相比較器４０により
位相比較され、両信号の位相差に応じて幅が変化
する信号３′を発生し、かつこの信号３′から積分
回路４２より同図４に示すような位相差信号を発
生する。この位相差信号は波形整形回路４３によ
り同図５に示すような比較信号に変換される。
このようにして得られた比較信号を１／Ｎ分周
し低周波信号に加算して得られる出力は、高周波
信号を正確に１／Ｎ分周したものに等しくなる。
以下この点について説明する。
し低周波信号に加算して得られる出力は、高周波
信号を正確に１／Ｎ分周したものに等しくなる。
以下この点について説明する。
第６図６は同図３と同じLF信号を時間スケー
ルを縮少して描いたものである。HF信号の周波
数をf1、LF信号の周波数f2とし f1＝f2（Ｎ＋α）０＜α＜１ ……(1) Ｎ：正整数 なる関係を満足するものとし、LF信号のｎ周期
毎に比較信号（第６図７）が得られたとする。第
６図はＮ＝20、ｎ＝４とした場合である。このと
き比較信号の１周期に含まれるHF信号の個数Ｐ
は、比較信号の１周期の時間、即ち、LF信号の
ｎ周期の時間ｎ／f2とHF信号の周波数f1との積で
表わされるので、式(1)を用いて、 Ｐ＝f1・（ｎ／f2） ＝f2（Ｎ＋α）・（ｎ／f2）＝nN＋na ここでｎα＝１となるようにｎ、αを定めるこ
とにより、 ｐ＝nN＋１ となる。これは比較信号の１周期間に含まれる
HF信号の個数であるから、比較信号のＮ周期を
考えれば、その期間に含まれるHF信号の１／Ｎ
分周信号も同様に （NP）・１／Ｎ＝nN＋１ と表わされる。
ルを縮少して描いたものである。HF信号の周波
数をf1、LF信号の周波数f2とし f1＝f2（Ｎ＋α）０＜α＜１ ……(1) Ｎ：正整数 なる関係を満足するものとし、LF信号のｎ周期
毎に比較信号（第６図７）が得られたとする。第
６図はＮ＝20、ｎ＝４とした場合である。このと
き比較信号の１周期に含まれるHF信号の個数Ｐ
は、比較信号の１周期の時間、即ち、LF信号の
ｎ周期の時間ｎ／f2とHF信号の周波数f1との積で
表わされるので、式(1)を用いて、 Ｐ＝f1・（ｎ／f2） ＝f2（Ｎ＋α）・（ｎ／f2）＝nN＋na ここでｎα＝１となるようにｎ、αを定めるこ
とにより、 ｐ＝nN＋１ となる。これは比較信号の１周期間に含まれる
HF信号の個数であるから、比較信号のＮ周期を
考えれば、その期間に含まれるHF信号の１／Ｎ
分周信号も同様に （NP）・１／Ｎ＝nN＋１ と表わされる。
一方、比較信号のＮ周期毎に、LF信号はnN個
出力され、また比較信号の１／Ｎ分周信号は１パ
ルス宛出力されるから、これら両出力信号６と８
の加算信号９は比較信号のＮ周期毎にnN＋１個
の信号を有することになり、これはこの時間中に
出力されるHF信号の１／Ｎ分周信号に正確に一
致する。
出力され、また比較信号の１／Ｎ分周信号は１パ
ルス宛出力されるから、これら両出力信号６と８
の加算信号９は比較信号のＮ周期毎にnN＋１個
の信号を有することになり、これはこの時間中に
出力されるHF信号の１／Ｎ分周信号に正確に一
致する。
次にHF信号周波数f1が温度変化により微少変
化する場合、第３図に示すような周波数温度特性
を有する二つの発振器を組合せ、両曲線の二次温
度係数の程度に応じて、比較信号の１／Ｎ分周信
号（第６図の８）を更にＬ／Ｎ分周し前記HF信
号の１／Ｎ分周信号に加算することにより、微少
変化分はほぼ完全に補償され、極めて高精度、高
安定の計時信号を得ることができる。
化する場合、第３図に示すような周波数温度特性
を有する二つの発振器を組合せ、両曲線の二次温
度係数の程度に応じて、比較信号の１／Ｎ分周信
号（第６図の８）を更にＬ／Ｎ分周し前記HF信
号の１／Ｎ分周信号に加算することにより、微少
変化分はほぼ完全に補償され、極めて高精度、高
安定の計時信号を得ることができる。
以上に述べた回路動作を第７図を参照して説明
する。第７図の８は第６図の１／Ｎ分周信号８と
同一のものであるが、時間経過を表わす横軸方向
の比率を大きく取り比較的長い経過時間の波形を
表わせるようにしたものである。第７図の１０は
１／Ｎ分周信号８を１／Ｎ分周器５２で分周した
信号を示し、波形整形回路５４を通ることにより
パルス信号１１に変換される。同様に１２は１／
Ｍ分周器５１を通過した後の信号波形を示し、こ
れは波形整形回路５３によりパルス信号１３に変
換される。尚図ではＬ＝４、Ｍ＝６の場合が示さ
れている。これら二つのパルス信号１１，１３は
それぞれRSフリツプフロツプ５５のＲ、Ｓ端子
に供給され、出力波形信号１４に変換される。こ
の出力波形信号１４と１／Ｎ分周信号８との論理
積をとることにより信号１５が作成される。この
信号１５の立上り部に対応する幅の狭いパルス信
号１６が波形整形回路５７により作成される。こ
のようにしてＭ個のパルス信号８のうちＬ個のみ
を取り出すことができるので実質的にＬ／Ｍ分周
したのと等価なものが得られる。このパルス信号
１６は第６図の信号９の立下り部より若干の時間
遅れをもつて生じるので信号９の立下り部から作
成されるパルス信号の中間部にEX―OR回路４７
を介して挿入することが可能である。
する。第７図の８は第６図の１／Ｎ分周信号８と
同一のものであるが、時間経過を表わす横軸方向
の比率を大きく取り比較的長い経過時間の波形を
表わせるようにしたものである。第７図の１０は
１／Ｎ分周信号８を１／Ｎ分周器５２で分周した
信号を示し、波形整形回路５４を通ることにより
パルス信号１１に変換される。同様に１２は１／
Ｍ分周器５１を通過した後の信号波形を示し、こ
れは波形整形回路５３によりパルス信号１３に変
換される。尚図ではＬ＝４、Ｍ＝６の場合が示さ
れている。これら二つのパルス信号１１，１３は
それぞれRSフリツプフロツプ５５のＲ、Ｓ端子
に供給され、出力波形信号１４に変換される。こ
の出力波形信号１４と１／Ｎ分周信号８との論理
積をとることにより信号１５が作成される。この
信号１５の立上り部に対応する幅の狭いパルス信
号１６が波形整形回路５７により作成される。こ
のようにしてＭ個のパルス信号８のうちＬ個のみ
を取り出すことができるので実質的にＬ／Ｍ分周
したのと等価なものが得られる。このパルス信号
１６は第６図の信号９の立下り部より若干の時間
遅れをもつて生じるので信号９の立下り部から作
成されるパルス信号の中間部にEX―OR回路４７
を介して挿入することが可能である。
以上の一連の操作の過程により１／Ｎ分周信号
８はＬ／Ｍ倍されてパルス信号１６となるので、
これを基準信号９に加算することにより、基準信
号９の温度による周波数変化を補正し、温度変化
に影響されない常に一定の周波数を得ることが可
能となる。１／Ｎ分周器５１及び１／Ｌ分周器５
２はプログラマブルカウンタであるから、振動子
の任意の二次温度係数に対して最良の補正効果を
得るように分周比を調整可能である。
８はＬ／Ｍ倍されてパルス信号１６となるので、
これを基準信号９に加算することにより、基準信
号９の温度による周波数変化を補正し、温度変化
に影響されない常に一定の周波数を得ることが可
能となる。１／Ｎ分周器５１及び１／Ｌ分周器５
２はプログラマブルカウンタであるから、振動子
の任意の二次温度係数に対して最良の補正効果を
得るように分周比を調整可能である。
尚、本発明は上記実施例に限定されることなく
種々の変形が可能である。例えば発振回路を間欠
的に動作せしめる構成のシステムに対してはほと
んどすべて本発明の適用が可能である。
種々の変形が可能である。例えば発振回路を間欠
的に動作せしめる構成のシステムに対してはほと
んどすべて本発明の適用が可能である。
以上述べたように、本発明は比較的低レベルで
連続動作する第１の信号源と、この信号源の出力
信号の論理処理回路との間に、第２の信府源の出
力信号により制御される間欠波形整形回路を設け
る構成により、高精度かつ高安定の時間基準信号
を極めて低い消費電力のもとに得ることができ
る。また信号源として周波数温度特性が特別の関
係にあるものを用いることにすれば、高精度の温
度補償をも同時に行わせることができる。
連続動作する第１の信号源と、この信号源の出力
信号の論理処理回路との間に、第２の信府源の出
力信号により制御される間欠波形整形回路を設け
る構成により、高精度かつ高安定の時間基準信号
を極めて低い消費電力のもとに得ることができ
る。また信号源として周波数温度特性が特別の関
係にあるものを用いることにすれば、高精度の温
度補償をも同時に行わせることができる。
第１図は本発明の１実施例に用いられる低消電
発振器の回路図、第２図は本発明の時計システム
のブロツク図、第３図は本発明の実施例に用いら
れる信号源の周波数温度特性図、第４図は本発明
の間欠波形整形回路の１実施例の回路図、第５図
は同じく位相比較器及び論理処理回路の回路図、
第６図及び第７図は各部の波形図である。 １０……高周波発振器、１２……低周波発振
器、２０……間欠増巾波形整形回路、３０……制
御信号発生回路、４０……位相比較器、４４……
１／Ｎ分周器、４６……第１加算回路、４７……
第２加算回路、７０……論理処理回路、１５……
第１の時間基準信号源、１６……第２の時間基準
信号源、５０……Ｌ／Ｍ分周器。
発振器の回路図、第２図は本発明の時計システム
のブロツク図、第３図は本発明の実施例に用いら
れる信号源の周波数温度特性図、第４図は本発明
の間欠波形整形回路の１実施例の回路図、第５図
は同じく位相比較器及び論理処理回路の回路図、
第６図及び第７図は各部の波形図である。 １０……高周波発振器、１２……低周波発振
器、２０……間欠増巾波形整形回路、３０……制
御信号発生回路、４０……位相比較器、４４……
１／Ｎ分周器、４６……第１加算回路、４７……
第２加算回路、７０……論理処理回路、１５……
第１の時間基準信号源、１６……第２の時間基準
信号源、５０……Ｌ／Ｍ分周器。
Claims (1)
- １ 第１の時間基準信号源と該第１の時間基準信
号源より低い周波数の信号を出力する第２の時間
基準信号源と、前記両時間基準信号源の信号を位
相比較する位相比較器と、該位相比較器の出力を
分周器と加算回路からなる論理処理回路を介して
計時信号を作成し時刻を表示する電子時計に於い
て前記第１の時間基準信号源と位相比較器との間
に間欠増巾波形整形回路を接続し、前記第２の時
間基準信号源と前記間欠増巾波形整形回路との間
に制御信号発生回路を接続し、前記第２の時間基
準信号源の出力を遅延回路を介して前記位相比較
器に接続したことを特徴とする電子時計システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16006378A JPS5587986A (en) | 1978-12-27 | 1978-12-27 | Electronic watch system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16006378A JPS5587986A (en) | 1978-12-27 | 1978-12-27 | Electronic watch system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5587986A JPS5587986A (en) | 1980-07-03 |
| JPS6161282B2 true JPS6161282B2 (ja) | 1986-12-25 |
Family
ID=15707088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16006378A Granted JPS5587986A (en) | 1978-12-27 | 1978-12-27 | Electronic watch system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5587986A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1006661B1 (fr) * | 1998-11-27 | 2003-02-12 | Asulab S.A. | Générateur de signal à haute fréquence à partir d'une base de temps horlogère |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5165973A (ja) * | 1974-12-05 | 1976-06-08 | Citizen Watch Co Ltd | Denshidokei |
| JPS51144267A (en) * | 1975-06-05 | 1976-12-11 | Citizen Watch Co Ltd | Electronic clock |
-
1978
- 1978-12-27 JP JP16006378A patent/JPS5587986A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5165973A (ja) * | 1974-12-05 | 1976-06-08 | Citizen Watch Co Ltd | Denshidokei |
| JPS51144267A (en) * | 1975-06-05 | 1976-12-11 | Citizen Watch Co Ltd | Electronic clock |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5587986A (en) | 1980-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200201380A1 (en) | Fine-Grained Clock Resolution using Low and High Frequency Clock Sources in a Low-Power System | |
| JPS6161283B2 (ja) | ||
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| JPS6035637B2 (ja) | 電子時計 | |
| JP2000174615A (ja) | 集積回路の内部クロック周波数を自動補正する方法と装置 | |
| JP2004056464A (ja) | 周波数補正回路 | |
| JPS6161282B2 (ja) | ||
| JPS5945261B2 (ja) | デイジタル式周波数調整回路 | |
| US3568091A (en) | Astable multivibrator using two complementary transistor pairs | |
| US4241435A (en) | Electronic timepiece oscillator circuit | |
| JPS63232476A (ja) | レ−ザ発振器制御回路 | |
| JPS5840155B2 (ja) | デンシドケイ | |
| JPH09214307A (ja) | クロック回路 | |
| JPS62101103A (ja) | 間欠動作温度補償型圧電発古器 | |
| JPH0245837Y2 (ja) | ||
| JPS6024432B2 (ja) | 電子時計の周波数調整装置 | |
| JPS5860278A (ja) | 周波数温度補償システム | |
| JPS6124957Y2 (ja) | ||
| JPS5841379A (ja) | 温度補償付電子時計 | |
| JPS5816364B2 (ja) | 時間標準器 | |
| JPH021619A (ja) | ディジタルｐｌｌ装置 | |
| JPH01319323A (ja) | マイクロプロセッサ用クロック生成回路 | |
| JPS6316926B2 (ja) | ||
| JPS60191520A (ja) | クロツクパルス発生装置 | |
| JPS5986311A (ja) | 発振周波数補償回路 |