JPH0129431B2 - - Google Patents
Info
- Publication number
- JPH0129431B2 JPH0129431B2 JP57202055A JP20205582A JPH0129431B2 JP H0129431 B2 JPH0129431 B2 JP H0129431B2 JP 57202055 A JP57202055 A JP 57202055A JP 20205582 A JP20205582 A JP 20205582A JP H0129431 B2 JPH0129431 B2 JP H0129431B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- signal
- circuit
- pulse
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 37
- 230000001360 synchronised effect Effects 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 11
- 238000007493 shaping process Methods 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
この発明は、電源周波数同期式時計に関するも
のである。
のである。
従来、電源周波数同期式時計として、通電時に
商用交流電源を使用し、また停電時に電池等を使
用して時計回路を駆動するよう構成した電子式時
計が知られている。この種の時計は、通電時には
電源周波数により、また停電時には発振装置によ
り時計機能を維持している。従つて、この種の時
計においては、通電および停電が繰り返えされた
場合でも、時刻誤差が生じないことが望まれる。
商用交流電源を使用し、また停電時に電池等を使
用して時計回路を駆動するよう構成した電子式時
計が知られている。この種の時計は、通電時には
電源周波数により、また停電時には発振装置によ
り時計機能を維持している。従つて、この種の時
計においては、通電および停電が繰り返えされた
場合でも、時刻誤差が生じないことが望まれる。
従来の電源周波数同期式時計の基本的な回路構
成を示せば、第１図に示す通りである。すなわ
ち、第１図において、参照符号１０は商用交流電
源を入力とする電源周波数波形整形回路、１２は
電源周波数分周回路、１４は電池等によつて作動
する発振装置、１６は発振周波数分周回路、１８
は１分パルス発生回路、２０は１時間パルス発生
回路、２２は時刻表示装置、そして２４は通電・
停電切換回路を示すものである。
成を示せば、第１図に示す通りである。すなわ
ち、第１図において、参照符号１０は商用交流電
源を入力とする電源周波数波形整形回路、１２は
電源周波数分周回路、１４は電池等によつて作動
する発振装置、１６は発振周波数分周回路、１８
は１分パルス発生回路、２０は１時間パルス発生
回路、２２は時刻表示装置、そして２４は通電・
停電切換回路を示すものである。
このような回路構成からなる時計は、電源周波
数分周回路１２において電源周波数に同期した１
秒パルスを出力する。一方、発振周波数分周回路
１６では、発振周波数に同期した１秒パルスを出
力する。そこで、通電・停電切換回路２４によ
り、通電時には電源周波数分周回路１２の出力を
出力させ、また停電時には発振周波数分周回路１
６の出力を出力させる。また、１分パルス発生回
路１８は、前記通電・停電切換回路２４から出力
される１秒パルスに基づいて１分パルスを発生
し、さらに１時間パルス発生回路２０は前記１分
パルス発生回路１８から出力される１分パルスに
基づいて１時間パルスを発生する。このようにし
て、得られる１秒パルス、１分パルスおよび１時
間パルスにより、時刻表示装置２２において各パ
ルスに応じた時刻を表示する。
数分周回路１２において電源周波数に同期した１
秒パルスを出力する。一方、発振周波数分周回路
１６では、発振周波数に同期した１秒パルスを出
力する。そこで、通電・停電切換回路２４によ
り、通電時には電源周波数分周回路１２の出力を
出力させ、また停電時には発振周波数分周回路１
６の出力を出力させる。また、１分パルス発生回
路１８は、前記通電・停電切換回路２４から出力
される１秒パルスに基づいて１分パルスを発生
し、さらに１時間パルス発生回路２０は前記１分
パルス発生回路１８から出力される１分パルスに
基づいて１時間パルスを発生する。このようにし
て、得られる１秒パルス、１分パルスおよび１時
間パルスにより、時刻表示装置２２において各パ
ルスに応じた時刻を表示する。
しかしながら、このような回路構成からなる時
計において、両分周回路１２，１６は、それぞれ
１秒パルスを出力する毎に零から分周を開始す
る。また、停電時は、回路全体が電池等でバツク
アツプされるため、分周回路１２は停電になると
それまでの分周結果を記憶している。すなわち、
１秒パルスを出力してからたとえば0.9秒後に停
電になつた場合、復電後0.1秒後に１秒パルスを
出力することになる。このため分周回路１２が１
秒パルスを出力してから0.9秒後で、しかも他方
の分周回路１６が１秒パルスを出力してから0.1
秒後に停電した場合、切換回路２４では停電後
0.9秒後に１秒パルスを出力することになる。従
つて、切換回路２４の出力でみると、停電の前後
で１秒パルスの間隔は1.8秒となり、0.8秒の時刻
誤差が生じる。
計において、両分周回路１２，１６は、それぞれ
１秒パルスを出力する毎に零から分周を開始す
る。また、停電時は、回路全体が電池等でバツク
アツプされるため、分周回路１２は停電になると
それまでの分周結果を記憶している。すなわち、
１秒パルスを出力してからたとえば0.9秒後に停
電になつた場合、復電後0.1秒後に１秒パルスを
出力することになる。このため分周回路１２が１
秒パルスを出力してから0.9秒後で、しかも他方
の分周回路１６が１秒パルスを出力してから0.1
秒後に停電した場合、切換回路２４では停電後
0.9秒後に１秒パルスを出力することになる。従
つて、切換回路２４の出力でみると、停電の前後
で１秒パルスの間隔は1.8秒となり、0.8秒の時刻
誤差が生じる。
また、前記のように、他方の分周回路１６が１
秒パルスを出力してから、たとえば0.1秒後に復
電した場合、切換回路２４では復電後0.1秒後に
１秒パルスを出力する。従つて、切換回路２４の
出力でみると、復電の前後で１秒パルスの間隔は
0.2秒となり、0.8秒の時刻誤差が生じる。
秒パルスを出力してから、たとえば0.1秒後に復
電した場合、切換回路２４では復電後0.1秒後に
１秒パルスを出力する。従つて、切換回路２４の
出力でみると、復電の前後で１秒パルスの間隔は
0.2秒となり、0.8秒の時刻誤差が生じる。
このように、従来の回路構成からなる時計にお
いては、通電から停電する時および停電から通電
する時にそれぞれ時刻誤差が生じる欠点がある。
いては、通電から停電する時および停電から通電
する時にそれぞれ時刻誤差が生じる欠点がある。
そこで、本発明者は、前述した従来の電源周波
数同期式時計の問題点を全て克服すべく種々検討
を重ねた結果、停電時に作動する発振装置を常時
作動状態となるよう構成すると共に発振装置の発
振周波数の分周出力を時計の１秒パルスの基準と
し、通電時は電源周波数の分周出力を前記１秒パ
ルスと同期させることにより、通電から停電へ変
化した時に時刻誤差を生じることがなく、また停
電から通電へ変化した時には発振周波数の分周開
始時期と電源周波数の分周開始時期を一致させる
ことにより時刻誤差を生じることがなく、前記問
題点を解消し得ることを突き止めた。
数同期式時計の問題点を全て克服すべく種々検討
を重ねた結果、停電時に作動する発振装置を常時
作動状態となるよう構成すると共に発振装置の発
振周波数の分周出力を時計の１秒パルスの基準と
し、通電時は電源周波数の分周出力を前記１秒パ
ルスと同期させることにより、通電から停電へ変
化した時に時刻誤差を生じることがなく、また停
電から通電へ変化した時には発振周波数の分周開
始時期と電源周波数の分周開始時期を一致させる
ことにより時刻誤差を生じることがなく、前記問
題点を解消し得ることを突き止めた。
従つて、本発明の目的は、停電補償機能を備え
る電源周波数同期式時計において、通電と停電と
が交互に繰り返えされた場合においても、時刻誤
差を生じない電源周波数同期式時計を提供するに
ある。
る電源周波数同期式時計において、通電と停電と
が交互に繰り返えされた場合においても、時刻誤
差を生じない電源周波数同期式時計を提供するに
ある。
前記の目的を達成するため、本発明において
は、通電時には商用交流電源の電源周波数を分周
して１秒パルス信号を得ると共に停電時には独立
した電源で常時作動している発振装置の発振周波
数により１秒パルス信号を得て時計機能を維持す
る停電補償機能を有する電源周波数同期式時計で
あつて、 商用交流電源からの入力波形を矩形波に波形整
形して出力する電源周波数波形整形回路と、 該電源周波数波形整形回路の矩形波出力信号を
ANDゲートを介して入力し、該矩形波出力信号
を分周して１秒パルス出力信号を生成し、少なく
とも停電信号によりクリア（CLR）入力が制御
される電源周波数分周回路と、 前記発振装置の発振周波数を入力信号とし、前
記電源周波数分周回路からの１秒パルス出力信号
によりクリア（CLR）入力を制御して電源周波
数に同期した１秒周期の矩形波を出力する発振周
波数分周回路と、 該発振周波数分周回路の１秒周期の矩形波出力
を入力信号として１秒パルス信号を出力する１秒
パルス発生回路と、 該１秒パルス発生回路からの１秒パルス信号と
停電信号とが入力され、前記ANDゲートの開閉
を制御すると共に前記１秒パルス発生回路の復電
時の最初のパルスで作動して前記発振装置の発振
周波数分周回路と前記電源周波数分周回路との開
始時期を一致させるラツチ回路とを設けたことを
特徴とする。
は、通電時には商用交流電源の電源周波数を分周
して１秒パルス信号を得ると共に停電時には独立
した電源で常時作動している発振装置の発振周波
数により１秒パルス信号を得て時計機能を維持す
る停電補償機能を有する電源周波数同期式時計で
あつて、 商用交流電源からの入力波形を矩形波に波形整
形して出力する電源周波数波形整形回路と、 該電源周波数波形整形回路の矩形波出力信号を
ANDゲートを介して入力し、該矩形波出力信号
を分周して１秒パルス出力信号を生成し、少なく
とも停電信号によりクリア（CLR）入力が制御
される電源周波数分周回路と、 前記発振装置の発振周波数を入力信号とし、前
記電源周波数分周回路からの１秒パルス出力信号
によりクリア（CLR）入力を制御して電源周波
数に同期した１秒周期の矩形波を出力する発振周
波数分周回路と、 該発振周波数分周回路の１秒周期の矩形波出力
を入力信号として１秒パルス信号を出力する１秒
パルス発生回路と、 該１秒パルス発生回路からの１秒パルス信号と
停電信号とが入力され、前記ANDゲートの開閉
を制御すると共に前記１秒パルス発生回路の復電
時の最初のパルスで作動して前記発振装置の発振
周波数分周回路と前記電源周波数分周回路との開
始時期を一致させるラツチ回路とを設けたことを
特徴とする。
次に、本発明に係る電源周波数同期式時計の実
施例につき、添付図面を参照しながら以下詳細に
説明する。
施例につき、添付図面を参照しながら以下詳細に
説明する。
第２図は、本発明に係る時計の原理構成例を示
す要部回路図である。すなわち、第２図は、第１
図に示す従来の電源周波数分周回路１２と発振周
波数分周回路１６とを通電時および停電時におい
て切換えるための回路構成を示し、第１図に示す
従来回路と同一の構成部分については同一の参照
符号を付して説明すると共に共通の回路は省略し
てある。
す要部回路図である。すなわち、第２図は、第１
図に示す従来の電源周波数分周回路１２と発振周
波数分周回路１６とを通電時および停電時におい
て切換えるための回路構成を示し、第１図に示す
従来回路と同一の構成部分については同一の参照
符号を付して説明すると共に共通の回路は省略し
てある。
第２図において、電源周波数分周回路１２の出
力信号を発振周波数分周回路１６に入力し、この
発振周波数分周回路１６の出力信号を１秒パルス
発生回路２６を介して１秒パルスを出力するよう
回路構成される。また、停電信号を入力するラツ
チ回路２８を設け、このラツチ回路２８の出力信
号を電源周波数波形整形回路１０の出力ラインと
電源周波数分周回路１２の入力ラインとの間に設
けたANDゲート３０の一方の入力端に供給する
よう構成する。
力信号を発振周波数分周回路１６に入力し、この
発振周波数分周回路１６の出力信号を１秒パルス
発生回路２６を介して１秒パルスを出力するよう
回路構成される。また、停電信号を入力するラツ
チ回路２８を設け、このラツチ回路２８の出力信
号を電源周波数波形整形回路１０の出力ラインと
電源周波数分周回路１２の入力ラインとの間に設
けたANDゲート３０の一方の入力端に供給する
よう構成する。
次に、このように構成した本発明原理回路の動
作につき、第３図に示す動作波形を参照しながら
説明する。
作につき、第３図に示す動作波形を参照しながら
説明する。
なお、以下に述べるCLR入力信号は、その信
号が高レベルであれば、それが与えられた回路は
その回路の入力信号の状態に無関係にその回路の
全ての出力が低レベルになり、回路状態が初期状
態になる信号であるものとする。第２図におい
て、電源周波数波形整形回路１０において波形整
形信号Ａが得られ〔第３図Ａ参照〕、この波形整
形信号ＡはANDゲート３０が開路状態の場合に
同一信号波形の出力信号Ｂが得られる〔第３図Ｂ
参照〕。この時、電源周波数分周回路１２は、前
記信号Ａの周期を分周して１秒パルス出力信号Ｃ
を出力する〔第３図Ｃ参照〕。一方、発振周波数
分周回路１６は、発振装置１４（一定周波数を発
生させるものであればよい）より出力された信号
を入力とし、その入力信号の周期を分周して１秒
周期の矩形波信号を発生する。そこで、前記１秒
パルス出力信号Ｃは、分周回路１６のCLR入力
信号となつているため、後述するように信号Ｃに
同期した矩形波信号Ｄを前記分周回路１６から出
力させる〔第３図Ｄ参照〕。この矩形波信号Ｄは
１秒パルス発生回路２６に入力されて、１秒パル
ス発生回路２６からは前記信号Ｄに同期した１秒
パルス信号Ｅを出力する〔第３図Ｅ参照〕。とこ
ろで、ラツチ回路２８は、初期状態において信号
Ｅが低レベルから高レベルに変化した場合、出力
信号Ｆを低レベルから高レベルに変化させ、その
後信号Ｅの状態が変化しても出力信号Ｆを高レベ
ルに維持する機能を有する〔第３図Ｆ参照〕。ま
た、ラツチ回路２８の出力信号Ｆは、ANDゲー
ト３０の開閉を制御する。さらに、停電信号Ｇ
は、通電時に低レベルとなり、通電時に高レベル
となり、電源周波数分周回路１２およびラツチ回
路２８のCLR入力信号として作用する〔第３図
Ｇ参照〕。
号が高レベルであれば、それが与えられた回路は
その回路の入力信号の状態に無関係にその回路の
全ての出力が低レベルになり、回路状態が初期状
態になる信号であるものとする。第２図におい
て、電源周波数波形整形回路１０において波形整
形信号Ａが得られ〔第３図Ａ参照〕、この波形整
形信号ＡはANDゲート３０が開路状態の場合に
同一信号波形の出力信号Ｂが得られる〔第３図Ｂ
参照〕。この時、電源周波数分周回路１２は、前
記信号Ａの周期を分周して１秒パルス出力信号Ｃ
を出力する〔第３図Ｃ参照〕。一方、発振周波数
分周回路１６は、発振装置１４（一定周波数を発
生させるものであればよい）より出力された信号
を入力とし、その入力信号の周期を分周して１秒
周期の矩形波信号を発生する。そこで、前記１秒
パルス出力信号Ｃは、分周回路１６のCLR入力
信号となつているため、後述するように信号Ｃに
同期した矩形波信号Ｄを前記分周回路１６から出
力させる〔第３図Ｄ参照〕。この矩形波信号Ｄは
１秒パルス発生回路２６に入力されて、１秒パル
ス発生回路２６からは前記信号Ｄに同期した１秒
パルス信号Ｅを出力する〔第３図Ｅ参照〕。とこ
ろで、ラツチ回路２８は、初期状態において信号
Ｅが低レベルから高レベルに変化した場合、出力
信号Ｆを低レベルから高レベルに変化させ、その
後信号Ｅの状態が変化しても出力信号Ｆを高レベ
ルに維持する機能を有する〔第３図Ｆ参照〕。ま
た、ラツチ回路２８の出力信号Ｆは、ANDゲー
ト３０の開閉を制御する。さらに、停電信号Ｇ
は、通電時に低レベルとなり、通電時に高レベル
となり、電源周波数分周回路１２およびラツチ回
路２８のCLR入力信号として作用する〔第３図
Ｇ参照〕。
前述したように、本発明においては、発振周波
数分周回路１６が常に一定の信号を出力している
ため、通電時から停電時に移行しても１秒パルス
発生回路２６の動作は誤差を生じない。また、停
電時から復電時に移行する場合は、ラツチ回路２
８の動作によりANDゲート３０が有効に作用し
て電源周波数分周回路１２の出力パルスとの同期
が誤差なく適正に行われる。
数分周回路１６が常に一定の信号を出力している
ため、通電時から停電時に移行しても１秒パルス
発生回路２６の動作は誤差を生じない。また、停
電時から復電時に移行する場合は、ラツチ回路２
８の動作によりANDゲート３０が有効に作用し
て電源周波数分周回路１２の出力パルスとの同期
が誤差なく適正に行われる。
そこで、前記１秒パルス信号Ｅおよび矩形波信
号Ｄが、電源周波数分周回路１２から出力される
１秒パルス出力信号Ｃと同期していることにつ
き、第４図および第５図により説明する。
号Ｄが、電源周波数分周回路１２から出力される
１秒パルス出力信号Ｃと同期していることにつ
き、第４図および第５図により説明する。
まず、１秒パルス発生回路２６は、矩形波信号
Ｄが高レベルから低レベルに変化する時に、１秒
パルス信号Ｅを出力する。従つて、矩形波信号Ｄ
と１秒パルス信号Ｅは同期している。また、分周
回路１６に分周回路１２から１秒パルス信号Ｃが
入力されない時の信号Ｄの周期Txoと信号Ｃの周
期Tfoとは、略同じ（MAX、ΔTo＝Txo−Tfo＝
±Txo／２）と仮定して信号Ｃと信号Ｅとが同期
していることについて以下説明する。
Ｄが高レベルから低レベルに変化する時に、１秒
パルス信号Ｅを出力する。従つて、矩形波信号Ｄ
と１秒パルス信号Ｅは同期している。また、分周
回路１６に分周回路１２から１秒パルス信号Ｃが
入力されない時の信号Ｄの周期Txoと信号Ｃの周
期Tfoとは、略同じ（MAX、ΔTo＝Txo−Tfo＝
±Txo／２）と仮定して信号Ｃと信号Ｅとが同期
していることについて以下説明する。
Tf1＞Tx1の場合（第４図参照）
Tf1＞Tx1であるから、分周回路１６は１周
期Tx1秒後に０から分周を始める。ところが
ΔT1秒後に信号Ｃが分周回路１６に入力され
て、分周回路１６は初期状態となる。従つて、
分周回路１６はΔT1秒後に再び０から分周を始
める。よつて、この時の信号Ｅの周期TS1ない
しTSoについて式で示すと次式(1)ないし(4)とな
る。
期Tx1秒後に０から分周を始める。ところが
ΔT1秒後に信号Ｃが分周回路１６に入力され
て、分周回路１６は初期状態となる。従つて、
分周回路１６はΔT1秒後に再び０から分周を始
める。よつて、この時の信号Ｅの周期TS1ない
しTSoについて式で示すと次式(1)ないし(4)とな
る。
TS1＝Tf1−ΔT1 …(1)
TS2＝ΔT1＋Tf2−ΔT2 …(2)
TS3＝ΔT2＋Tf3−ΔT3 …(3)
………
TSo＝ΔTo-1＋Tfo−ΔTo …(4)
そしてｎ秒後の信号Ｅによる時間TSは次式
となる。
となる。
TS＝TS1＋TS2＋TS3＋…＋TSo …(5)
(5)式に(1)ないし(4)式を代入すると次式のよう
になる。
になる。
TS＝（Tf1−ΔT1）＋（ΔT1＋Tf2−ΔT2）＋（ΔT2＋Tf
3−ΔT3）＋… ＋（ΔTo-1＋Tfo−ΔTo）＝（Tf1＋Tf2＋Tf3＋…＋Tf
o）−ΔTo…(6) ｎ秒後の信号Ｃによる時間Tfは次式の通り
である。
3−ΔT3）＋… ＋（ΔTo-1＋Tfo−ΔTo）＝（Tf1＋Tf2＋Tf3＋…＋Tf
o）−ΔTo…(6) ｎ秒後の信号Ｃによる時間Tfは次式の通り
である。
Tf＝Tf1＋Tf2＋Tf3＋…＋Tfo …(7)
∴TS＝Tf−ΔTo …(8)
従つて、ｎ秒後の信号Ｃによる時間Tf（これ
は電源周波数に同期した時間である）とｎ秒後
の信号Ｅによる時間TSとの差はΔTo秒（最大
でTxo／２秒）でしかなく、ΔT1ないしΔTo-1
は累積しない。
は電源周波数に同期した時間である）とｎ秒後
の信号Ｅによる時間TSとの差はΔTo秒（最大
でTxo／２秒）でしかなく、ΔT1ないしΔTo-1
は累積しない。
Tx1＞Tf1の場合（第５図参照）
Tx1＞Tf1であるから、分周回路１６は１周
期Tx1がくるΔT1秒前に信号Ｃが分周回路１６
に入力されて、分周回路１６は初期状態とな
る。従つて、分周回路１６は各Tx−各ΔT秒毎
に０から分周を開始する。このため周期TS1な
いしTSoは次式で示される。
期Tx1がくるΔT1秒前に信号Ｃが分周回路１６
に入力されて、分周回路１６は初期状態とな
る。従つて、分周回路１６は各Tx−各ΔT秒毎
に０から分周を開始する。このため周期TS1な
いしTSoは次式で示される。
TS1＝Tf1、TS2＝Tf2、TS3＝Tf3、…、TSo＝Tfo…
(9) ｎ秒後の信号Ｅによる時間TSは次式となる。
(9) ｎ秒後の信号Ｅによる時間TSは次式となる。
TS＝TS1＋TS2＋TS3＋…＋TSo＝Tf1＋Tf2＋Tf3＋
…＋Tfo＝Tf…(10) （Tf＝Tf1＋Tf2＋Tf3＋…＋Tfo） 従つて、ｎ秒後の信号Ｃによる時間Tfとｎ
秒後の信号Ｅによる時間TSとの時間差は０秒
である。
…＋Tfo＝Tf…(10) （Tf＝Tf1＋Tf2＋Tf3＋…＋Tfo） 従つて、ｎ秒後の信号Ｃによる時間Tfとｎ
秒後の信号Ｅによる時間TSとの時間差は０秒
である。
前述したところから明らかなように、信号Ｃに
よるｎ秒後の時間Tfと信号Ｅによるｎ秒後の時
間TSとの差は、高々ΔTo秒であり、ΔT1ないし
ΔTo-1は累積されないので、信号Ｃと信号Ｅとは
同期しているといえる。
よるｎ秒後の時間Tfと信号Ｅによるｎ秒後の時
間TSとの差は、高々ΔTo秒であり、ΔT1ないし
ΔTo-1は累積されないので、信号Ｃと信号Ｅとは
同期しているといえる。
次に前述した本発明回路において、通電時から
停電時および停電時から通電時へ変化する時の時
刻誤差がないことを第３図に基づいて説明する。
停電時および停電時から通電時へ変化する時の時
刻誤差がないことを第３図に基づいて説明する。
なお、この場合、通電時および停電時に拘わら
ず、回路が機能停止することはないものとする。
すなわち、回路の駆動電源を常時電池等とする
か、あるいは通電時は商用電源を使用すると共に
停電時には電池を使用してその切換を瞬時に行う
ようにする。
ず、回路が機能停止することはないものとする。
すなわち、回路の駆動電源を常時電池等とする
か、あるいは通電時は商用電源を使用すると共に
停電時には電池を使用してその切換を瞬時に行う
ようにする。
停電になつた場合
停電になると、停電信号Ｇは直ちに低レベル
から高レベルに変化する。この停電信号Ｇは、
ラツチ回路２８のCLR入力信号となつている
ため、出力信号Ｆは直ちに低レベルとなり、
ANDゲート３０を閉じる。このため、信号Ｂ
は低レベルとなる。また、停電信号Ｇは分周回
路１２のCLR入力信号でもあるため、１秒パ
ルス出力信号Ｃは直ちに低レベルとなるため、
分周回路１６は初期状態となることはない。従
つて、分周回路１６は、発振装置１４からの入
力信号を分周して発生させた矩形波をそのまま
出力する。しかるに、この分周回路１６の出力
信号Ｄは、本質的に矩形波であるため、通電時
から停電時へ変化しても時刻誤差は生じない。
から高レベルに変化する。この停電信号Ｇは、
ラツチ回路２８のCLR入力信号となつている
ため、出力信号Ｆは直ちに低レベルとなり、
ANDゲート３０を閉じる。このため、信号Ｂ
は低レベルとなる。また、停電信号Ｇは分周回
路１２のCLR入力信号でもあるため、１秒パ
ルス出力信号Ｃは直ちに低レベルとなるため、
分周回路１６は初期状態となることはない。従
つて、分周回路１６は、発振装置１４からの入
力信号を分周して発生させた矩形波をそのまま
出力する。しかるに、この分周回路１６の出力
信号Ｄは、本質的に矩形波であるため、通電時
から停電時へ変化しても時刻誤差は生じない。
復電した場合
復電すると、停電信号Ｇは直ちに高レベルか
ら低レベルに変化する。この時、分周回路１２
およびANDゲート３０は、初期状態で入力信
号が入力されるのを待つ状態となる。また、復
電すると、波形整形信号Ａは商用交流電源周波
数に同期した波形となる。しかし、ANDゲー
ト３０が未だ開いていないので、分周回路１２
は分周を開始しない。そこで、停電信号Ｇが低
レベルになつてから、最初の１秒パルス信号Ｅ
の低レベルから高レベルに変化するのをとらえ
て、ラツチ回路２８は出力信号Ｆを低レベルか
ら高レベルへ変化させ、ANDゲート３０を開
く。これにより、分周回路１２はこの時点より
分周を開始する。従つて、分周回路１２と分周
回路１６とが同時に０から分周を開始すること
になり、停電時から通電時へ変化しても時刻誤
差は生じない。第６図は第２図に示した本発明
原理回路の具体的な一実施例である。この実施
例回路においては、電源周波数分周回路１２は
カウンタ３２とパルス発生回路３４とオア回路
３６とから構成されており、発振装置１４は発
振器４６と波形整形回路４８とから構成されて
おり、発振周波数分周回路１６はカウンタによ
つて構成されており、またラツチ回路２８はフ
リツプフロツプ回路３８とアンド回路４０とノ
ツト回路４２とから構成されている。
ら低レベルに変化する。この時、分周回路１２
およびANDゲート３０は、初期状態で入力信
号が入力されるのを待つ状態となる。また、復
電すると、波形整形信号Ａは商用交流電源周波
数に同期した波形となる。しかし、ANDゲー
ト３０が未だ開いていないので、分周回路１２
は分周を開始しない。そこで、停電信号Ｇが低
レベルになつてから、最初の１秒パルス信号Ｅ
の低レベルから高レベルに変化するのをとらえ
て、ラツチ回路２８は出力信号Ｆを低レベルか
ら高レベルへ変化させ、ANDゲート３０を開
く。これにより、分周回路１２はこの時点より
分周を開始する。従つて、分周回路１２と分周
回路１６とが同時に０から分周を開始すること
になり、停電時から通電時へ変化しても時刻誤
差は生じない。第６図は第２図に示した本発明
原理回路の具体的な一実施例である。この実施
例回路においては、電源周波数分周回路１２は
カウンタ３２とパルス発生回路３４とオア回路
３６とから構成されており、発振装置１４は発
振器４６と波形整形回路４８とから構成されて
おり、発振周波数分周回路１６はカウンタによ
つて構成されており、またラツチ回路２８はフ
リツプフロツプ回路３８とアンド回路４０とノ
ツト回路４２とから構成されている。
カウンタ３２および発振周波数分周回路１６
を構成するカウンタの動作は第７図に示されて
いる。第７図において、CPはクロツクパルス
入力端子に供給されるクロツクパルス（つま
り、信号Ｂまたは信号Ｈ）、CLRはクリア端子
に供給されるクリアパルス（つまり、オア回路
３６の出力信号または信号Ｃ）、IHはカウンタ
の内容およびＱはカウンタ出力を表わす。カウ
ンタはCP入力に入力されたクロツクパルス数
に応じて出力Ｑの状態を変化させる。CLR入
力に“Ｈ”レベルの信号が与えられると、CP
入力の状態に関係なくカウンタ内容を０クリア
する。従つて、出力Ｑは“Ｌ”レベルとなる。
なお、第７図はCP入力に入力されたクロツク
パルス数が２個で、出力Ｑの状態が変化する場
合の波形図を示したものである。
を構成するカウンタの動作は第７図に示されて
いる。第７図において、CPはクロツクパルス
入力端子に供給されるクロツクパルス（つま
り、信号Ｂまたは信号Ｈ）、CLRはクリア端子
に供給されるクリアパルス（つまり、オア回路
３６の出力信号または信号Ｃ）、IHはカウンタ
の内容およびＱはカウンタ出力を表わす。カウ
ンタはCP入力に入力されたクロツクパルス数
に応じて出力Ｑの状態を変化させる。CLR入
力に“Ｈ”レベルの信号が与えられると、CP
入力の状態に関係なくカウンタ内容を０クリア
する。従つて、出力Ｑは“Ｌ”レベルとなる。
なお、第７図はCP入力に入力されたクロツク
パルス数が２個で、出力Ｑの状態が変化する場
合の波形図を示したものである。
しかして、第８図は第６図に示した実施例回
路の各部の動作波形図を示したものである。こ
の動作波形図は基本的には第３図に示した動作
波形図と同じなので、その詳細な説明は省略す
る。
路の各部の動作波形図を示したものである。こ
の動作波形図は基本的には第３図に示した動作
波形図と同じなので、その詳細な説明は省略す
る。
前述した原理回路および実施例回路から明らか
なように、常時作動状態となる発振装置およびそ
の分周回路を設け、商用交流電源周波数の分周出
力をこの分周回路のCLR入力信号とすることに
より、１秒パルス発生回路の出力信号Ｅの周期と
電源周波数による１秒パルスとの周期との差はｎ
秒後においても高々0.5秒でしかなく、その差は
累積しない。従つて、通電時から停電時へおよび
停電時から通電時へ変化した時の時刻誤差を生じ
ないという優れた効果を奏する。
なように、常時作動状態となる発振装置およびそ
の分周回路を設け、商用交流電源周波数の分周出
力をこの分周回路のCLR入力信号とすることに
より、１秒パルス発生回路の出力信号Ｅの周期と
電源周波数による１秒パルスとの周期との差はｎ
秒後においても高々0.5秒でしかなく、その差は
累積しない。従つて、通電時から停電時へおよび
停電時から通電時へ変化した時の時刻誤差を生じ
ないという優れた効果を奏する。
以上、本発明の好適な実施例について説明した
が、本発明は前述した実施例に限定されることな
く、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
が、本発明は前述した実施例に限定されることな
く、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
第１図は従来の電源周波数同期式時計のブロツ
ク回路図、第２図は本発明に係る電源周波数同期
式時計の原理構成を示す要部ブロツク回路図、第
３図は第２図に示す回路の動作波形図、第４図お
よび第５図は第２図に示す回路において電源周波
数分周回路の出力周期と発振周波数分周回路の出
力周期との関係をそれぞれ示す特性波形図、第６
図は第２図の原理構成の具体的な実施例を示すブ
ロツク回路図、第７図はカウンタの動作波形図、
第８図は第６図に示す回路の動作波形図である。 １０……電源周波数波形整形回路、１２……電
源周波数分周回路、１４……発振装置、１６……
発振周波数分周回路、１８……１分パルス発生回
路、２０……１時間パルス発生回路、２２……時
刻表示装置、２４……通電・停電切換回路、２６
……１秒パルス発生回路、２８……ラツチ回路、
３０……ANDゲート。
ク回路図、第２図は本発明に係る電源周波数同期
式時計の原理構成を示す要部ブロツク回路図、第
３図は第２図に示す回路の動作波形図、第４図お
よび第５図は第２図に示す回路において電源周波
数分周回路の出力周期と発振周波数分周回路の出
力周期との関係をそれぞれ示す特性波形図、第６
図は第２図の原理構成の具体的な実施例を示すブ
ロツク回路図、第７図はカウンタの動作波形図、
第８図は第６図に示す回路の動作波形図である。 １０……電源周波数波形整形回路、１２……電
源周波数分周回路、１４……発振装置、１６……
発振周波数分周回路、１８……１分パルス発生回
路、２０……１時間パルス発生回路、２２……時
刻表示装置、２４……通電・停電切換回路、２６
……１秒パルス発生回路、２８……ラツチ回路、
３０……ANDゲート。
Claims (1)
- 【特許請求の範囲】 １ 通電時には商用交流電源の電源周波数を分周
して１秒パルス信号を得ると共に停電時には独立
した電源で常時作動している発振装置の発振周波
数により１秒パルス信号を得て時計機能を維持す
る停電補償機能を有する電源周波数同期式時計で
あつて、 商用交流電源からの入力波形を矩形波に波形整
形して出力する電源周波数波形整形回路と、 該電源周波数波形整形回路の矩形波出力信号を
ANDゲートを介して入力し、該矩形波出力信号
を分周して１秒パルス出力信号を生成し、少なく
とも停電信号によりクリア（CLR）入力が制御
される電源周波数分周回路と、 前記発振装置の発振周波数を入力信号とし、前
記電源周波数分周回路からの１秒パルス出力信号
によりクリア（CLR）入力を制御して電源周波
数に同期した１秒周期の矩形波を出力する発振周
波数分周回路と、 該発振周波数分周回路の１秒周期の矩形波出力
を入力信号として１秒パルス信号を出力する１秒
パルス発生回路と、 該１秒パルス発生回路からの１秒パルス信号と
停電信号とが入力され、前記ANDゲートの開閉
を制御すると共に前記１秒パルス発生回路の復電
時の最初のパルスで作動して前記発振装置の発振
周波数分周回路と前記電源周波数分周回路との開
始時期を一致させるラツチ回路とを設けたことを
特徴とする電源周波数同期式時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20205582A JPS5992383A (ja) | 1982-11-19 | 1982-11-19 | 電源周波数同期式時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20205582A JPS5992383A (ja) | 1982-11-19 | 1982-11-19 | 電源周波数同期式時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5992383A JPS5992383A (ja) | 1984-05-28 |
| JPH0129431B2 true JPH0129431B2 (ja) | 1989-06-09 |
Family
ID=16451187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20205582A Granted JPS5992383A (ja) | 1982-11-19 | 1982-11-19 | 電源周波数同期式時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5992383A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298091A (ja) * | 1987-05-29 | 1988-12-05 | Toyo Commun Equip Co Ltd | タイムコ−ド・ジェネレ−タ |
| JPH01235892A (ja) * | 1988-03-16 | 1989-09-20 | Mitsubishi Electric Corp | 計時装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51151575A (en) * | 1975-06-20 | 1976-12-27 | Casio Comput Co Ltd | Clock mechanism |
-
1982
- 1982-11-19 JP JP20205582A patent/JPS5992383A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51151575A (en) * | 1975-06-20 | 1976-12-27 | Casio Comput Co Ltd | Clock mechanism |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5992383A (ja) | 1984-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4427302A (en) | Timekeeping signal source for an electronic timepiece | |
| JPS6161283B2 (ja) | ||
| US3800233A (en) | Adjustable frequency pulse generator | |
| JPH0129431B2 (ja) | ||
| US3745760A (en) | Electronic switch for timepieces | |
| US4241435A (en) | Electronic timepiece oscillator circuit | |
| JPS5936231B2 (ja) | 停電検出装置付電子時計 | |
| JPS6233552B2 (ja) | ||
| GB2123586A (en) | An analog display electronic timepiece | |
| US4303997A (en) | Analog alarm timepiece | |
| JPS5822985A (ja) | アナログ・デジタル複合電子時計 | |
| JP3150833B2 (ja) | 論理緩急回路及び電子時計 | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| JPS6130444B2 (ja) | ||
| JPH0224144Y2 (ja) | ||
| JPS6122305Y2 (ja) | ||
| JPH0233109B2 (ja) | ||
| JP2582060B2 (ja) | 指針式タイマ−時計 | |
| JPS62164200A (ja) | 交通信号制御装置 | |
| JPS6227912Y2 (ja) | ||
| JPS6026990B2 (ja) | 電子時計 | |
| JPH0821884A (ja) | 時計装置 | |
| JPH07287080A (ja) | 電子時計およびその駆動方法 | |
| JPH0126259B2 (ja) | ||
| JPH0447277B2 (ja) |