JPS6211806B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子時計の基準信号発生装置に関する
ものであり、特に高周波発振信号と、低周波発振
信号との位相比較によつて基準信号の温度補償を
行うシステムに使用される位相比較回路を低消電
化するための構成に関する。

〔従来の技術〕 現在、電子時計では水晶時計が主流であり、そ
の水晶発振回路の発振周波数は腕時計では32768
Hz、クロツクでは4194304Hzが主流である。この
うち前者の発振周波数をもつ発振回路を低周波発
振回路、後者の発振周波数をもつ発振回路を高周
波発振回路とみるとき高周波発振回路は通常の低
周波発振回路よりも経年変化を小さくでき、又そ
の温度特性も良いとされている。しかし高周波発
振であるためその波形整形部や分周段での消費電
流が大きくなるため上述の利点があるにもかゝわ
らず腕時計用としてはあまり採用されなかつた。

そこで、本出願人は、高周波発振回路の上述の
利点を損うことなく消費電流を減らし高周波発振
回路の精度をもつ長寿命の時計を実現するためす
でに特願昭54―128666号の構成を提案しており、
前記先願の構成を第１図を兼用して説明する。

第１図は、本発明の第１実施例を示す電子時計
の回路ブロツク線図であるが、後述する動作時間
制御回路５０を除くと先願に開示した従来の電子
時計の回路ブロツク線図と同一である。

第１図に於いて１は高周波発振回路で、Ｃ―
MOSインバーターを用いた公知の回路構成を有
するものでありその発振周波数_Hは約4194304Hz
である。２は低周波発振回路でありインバータ２
ａ、帰還抵抗２ｃ、水晶振動子２ｄ、入力コンデ
ンサ２ｅ、出力コンデンサ２ｆ、により構成され
る公知の水晶発振回路に周波数切換用のコンデン
サー２ｇ，２ｈを、それぞれ前記入出力コンデン
サー２ｅ，２ｆと直列接続し、さらに周波数切換
用コンデンサー２ｇ、及び２ｈと並列に端子P₅の
信号によつて制御される周波数切換用のMOSト
ランジスタ２ｉ，２ｊが接続されており、このト
ランジスタ２ｉ，２ｊがON状態にあるときは、
周波数切換用コンデンサー２ｇ，２ｈは、無視さ
れ、P₂端子に周波数_L1を出力している。又トラ
ンジスタ２ｉ，２ｊがOFF状態となると、前記
コンデンサー２ｇ，２ｈがそれぞれ入出力コンデ
ンサー２ｅ，２ｆに対して直列に接続されること
により入出力コンデンサーの値が減少し、P₂端子
には前記周波数_L1より高い周波数_L2が出力さ
れる。

尚本発明に於ける高周波発振周波数_Hと低周
波発振周波数_Liとの間には次の関係が成立して
いる。

すなわち低周波数_Liの段階的変化を_L1，
_L2…_Loとすると、 _H≒_Li×ｍ ……(1) _Li max＞_H／ｍ ……(2) _Li min＜_H／ｍ ……(3) 上式に於いて、ｍは正の整数であり、maxは最
大値、minは最小値をあらわし、本実施例では ｍ＝128 _Li max＝_L2，_Li min＝_L1 となつているため _Li≒_H／128＝32768Hz _L2＞32768＞_L1 の関係が成立している。

さらに第１図に於いて３は位相比較回路であ
り、入力端子P₆には後述する前段分周回路４ａよ
りの前段分周信号ａが供給され、入力端子P₇に
は高周波信号_Hが供給され、出力端子P₈には位
相信号S₃が出力され、Ｃ―MOSによつて構成さ
れた公知の立上りトリガーのマスター・スレーブ
型Ｄタイプ・フリツプフロツプ（以下DFFと略
す）３０との動作時間制御回路５０より構成さ
れ、DFF３０の構成は第３図に示され、動作時
間制御回路５０は本実施例ではインバータ回路５
０ａとNAND回路５０ｂとで構成される。

〔発明が解決しようとする問題点〕

上記第１図により前記先願の問題点を説明す
る。第１図の回路ブロツク線図に於いて前記動作
時間制御回路５０が無いとき、つまりDFF３０
のＣ_L端子とＤ端子をそれぞれP₆端子及びP₇端子
に直接結んだ場合のDFF３０の消費電流につい
て第３図を用いて説明する。DFF３０はマスタ
ー部３０ｍとスレーブ部３０ｓ及びインバータ３
０ｃにより構成されておりDFF３０のＣ_L端子に
は前段分周信号ａが供給されるが、これは低周
波発振回路出力_Liを後述する前段分周回路４ａ
により分周したものであり、又Ｄ端子には高周波
信号_Hが供給される。したがつて前段分周回路
４ａの分周比を１／ｎとし前述の(1)式を用いると
き次の式が成り立つ _H≒ａ×ｎ×ｍ ……(4) 上式において、本実施例ではｍ＝128、又後述
するごとくｎ＝８としているので、 _H≫ａ ……(5) となる。

一般にＣ―MOSゲートの消費電流は周波数が
大きいほど大きくなるということが知られてお
り、DFF３０では(5)式から_Hにより動作する所
即ちマスターブ３０ｍが大きな消費電流となるこ
とがわかる。つまりＣ_L端子の入力信号である前
段分周信号ａが論理“０”のときトランスミツ
シヨンゲート３０ａがONになりインバータ３０
ｂがＤ端子に入力される高周波信号_Hの周波数
でスイツチング動作を行うことによつて前記前段
分周信号ａの半周期の間だけ消費電流が大きく
なつてしまうという問題があつた。

本発明の目的は上記問題点を解決しようとする
ものであり、DFF構成の位相比較回路を使用し
ながら、高周波信号_Hによる消費電流の増加を
最小限にした電子時計用発振回路を提供すること
にある。

〔問題点を解決するための手段〕

発振周波数を少なくとも２段階に切換えるため
の周波数切換手段を備えた低周波発振回路と、こ
の低周波発振回路のほぼ整数倍の高周波信号を発
生する高周波発振回路と、前記低周波発振回路の
出力信号又はその分周信号をサンプリング信号と
し、前記高周波信号をデータ信号として前記両発
振回路の出力信号の位相比較を行う位相比較回路
を有し、前記位相比較回路の出力信号によつて前
記低周波発振回路の周波数切換手段を制御する電
子時計に於いて、前記位相比較回路にはマスター
スレイブ型の記憶回路を使用し、且つ前記位相比
較回路の入力側には前記サンプリング信号に同期
して作動する動作時間制限回路を設け、該動作時
間制限回路によつて前記位相比較回路に対する高
周波信号の供給時間を制限したことを特徴とす
る。

〔実施例〕

以下図面に従つて本発明の実施例を説明する。

第１図は前記のごとく本発明に於ける電子時計
の第１実施例の回路ブロツク図であり、第２図は
第１図の主要電圧波形図である。第３図はＣ―
MOSによつて構成されたマスター・スレーブ型
Ｄタイプ・フリツプフロツプである。

前記第１図に示す実施例は、動作時間制御回路
５０を除くと先願に示す従来例と同一であること
は前述の通りであり、この従来例に於いて問題と
なるインバータ３０ｂの高周波信号_Hによる消
費電流の増加をおさえるために設けられたのが本
発明に於ける動作時間制御回路５０であり、本実
施例はDFF３０のＣ_L端子の入力信号が論理
“０”の値をとる時間を短かくすることで消費電
流をおさえたものである。今、前段分周信号ａ
が論理“０”のときインバータ回路５０ａの出力
信号は論理“１”となりNAND回路５０ｂの出力
信号であるワンシヨツト信号ｂは論理“１”で
ある。ここで前段分周信号ａが論理“１”に変
わるときインバータ回路５０ａの出力信号S₅₀は
インバータ回路５０ａの有する回路遅れ時間Δtd
により一定時間後論理“０”となるためNAND回
路５０ｂは入力信号S₅₀、ａが共に論理“１”
である状態を経過したのち入力信号S₅₀が論理
“０”に反転する。この結果NAND回路５０ｂの
出力には、前記インバータ回路５０ａの遅れ時間
Δtdのパルス幅を有するワンシヨツト信号が出力
される。又前段分周信号ａが論理“０”に変わ
るときもインバータ回路５０ａの出力信号S₅₀が
Δtdだけ遅れて論理“０”にもどるが、ワンシヨ
ツト信号ｄはすでに論理“１”になつているの
で影響を与えない。

したがつて位相比較回路３は前段分周信号ａ
をサンプリング信号とし、そのａの立上りから
Δtdの時間巾だけずれた位置で高周波信号_Hと
低周波信号_Lとの位相比較動作を低消費電流で
行うものである。

さらに第１図に於いて４ａは前段分周回路で３
段の分周段よりなり前記低周波発振回路２の出力
信号_Liを入力とし約4096Hzの信号ａを出力す
る。４ｂは後段分周回路で12段の分周段よりな
り、前段分周回路４ａの出力信号ａを入力とし
時計用の１秒信号ｓを出力する。

５は前記１秒信号ｓを入力とするモーター駆
動回路であり、６は運針表示装置を駆動するため
のパルスモータである。

又７は周波数制御回路であり、前記位相比較回
路３の出力信号S₃を入力とするＴタイプフリツプ
フロツプ（以下TFFと略記する）により構成さ
れTFF７の出力信号S₇を前記低周波発振回路２
のP₅端子に周波数制御信号として供給する。

次に上記構成に於ける電子時計の動作を第２図
により説明する。

第２図に於いてイは高周波発振周波数_Hであ
り、斜線を施こしたパルスｈは1023個ごとのパ
ルスを示す。ロは前段分周信号ａ、ハはワンシ
ヨツト信号ｂ、ニは位相信号S₃、ホは周波数制
御信号S₇、ヘは低周波発振回路２のP₂端子に於け
る出力信号_Liの各出力時間帯を示すものであ
る。

第１図に於いて低周波発振回路２の出力信号
_Liは、前段分周回路４ａ及び後段分周回路４ｂに
よつて１秒信号ｓに分周され、さらにモーター
駆動回路５及びパルスモータ６により運針表示装
置を駆動し、時刻表示を行つている。又前述のご
とく位相比較回路３の入力端子P₇には_Hが供給
され、又入力端子P₆には前段分周回路４ａよりの
出力信号ａが供給されており、ａの立上りの
タイミングからΔtdずれたところ、言い換えると
ワンシヨツト信号ｂの立上りのタイミングで端
子Ｄの論理レベルの反転信号を出力端子P₈に位相
信号S₃として出力している。

今、第２図で、t₁の直前の時点に於ける各部の
条件を、位相信号S₃が論理“０”、周波数制御信
号S₇が論理“１”とすると、低周波発振回路２
は、P₅端子に供給されるS₇によつてトランジスタ
２ｉ，２ｊがON状態にあるためP₂端子には低い
周波数信号_L1が出力されている。この状態から
インバータ５０ａの遅延時間Δtdが経過後のt₁時
点に於いてハ図に示すごとくワンシヨツト信号
ｂが立上がると、この時点に於ける_Hの状態は
イ図に示すごとく論理“１”レベルのｈの範囲
にあるためDFF３０の出力S₃はニ図に示すごと
く論理“０”レベルを維持し、この結果ホ図及び
ヘ図に示すごとくTFF７の出力信号S₇が論理
“１”を維持し、低周波発振回路２のP₂端子には
_L1が出力しつづける。そしてこの状態は、t₂時
点に於いてｂが立上がる直前まで維持される。
次にt₂にてｂが再び立上つた場合について考察
すると、周知のごとく上記するｂの立上り時点
の_Hに対する位相関係は、ｂが_Liの分周信
号であるａと一定の位相関係にあるため、 _Li＝_H／ｍの場合不変 _Li＞_H／ｍの場合、左に移動、 _Li＜_H／ｍの場合、右に移動、 となり、その移動速度は_Liと_H／ｍの周波数
の差によつて決定される。

したがつて、もし_Li＝_H／ｍであれば、
ｂと_Hとの位相関係は不変であり、前記各信号
S₃、S₇、_Liの状態は永久にt₁に於ける状態を維
持することになる。

しかし第２図に示すごとくt₁に於ける条件が、
_Li＝_L1であるため、t₂に於けるｂの立上り
は_Hに対して右に移動しイ図に示すごとくｈ
の右側の論理“０”レベルの範囲に出る。この結
果DFF３の出力信号S₃が論理“１”に反転し、
さらにS₃の立上り信号にてTFF７が反転して出
力信号S₇を論理“０”に切換える。この反転した
周波数制御信号S₇により低周波発振回路２のトラ
ンジスタ２ｉ，２ｊがOFFに切換わることによ
つてP₂端子には、高い発振周波数_L2が出力され
る。そしてこの時点からはａが_L2の分周信号
となるため、ｂと_Hとの位相関係が左に移動
しはじめる。そしてt₃に於けるｂの立上がり
は、再びｈの範囲に復帰し、DFF３０の出力
信号S₃が論理“０”レベルに反転するが、S₇及び
P₂点の出力信号はそのまゝ維持される。そして次
のt₄に向つてｂと_Hとの位相はさらに左に移
動するが、t₄に於けるｂの立上りが、まだｈ
の範囲にとどまつているのでS₃，S₇，P₂の各波形
は変化しない。次のt₅では位相がさらに左に移動
することによりｂの立上りがｈの左側の論理
“０”レベルの範囲に出る。この結果DFF３０の
出力信号S₃が論理“１”に反転し、さらにS₃の立
上り信号にてTFF７が反転して出力信号S₇を論
理“１”に切換える。この反転した周波数制御信
号S₇により、低周波発振回路２のトランジスタ２
ｉ，２ｊが再びON状態に切換ることによつてP₂
端子には低い発振周波数_L1が出力される。そし
てこの時点からはｂが_L1の分周信号ａと一
定の位相関係となるためｂと_Hとの位相関係
は右に移動しはじめる。そしてt₆ではｂの立上
りがｈの範囲に復帰することによりDFF３０
の出力信号が論理“０”に反転するが、S₇及びP₂
の各波形は変化しない。さらにt₁に向つてｂと
_Hとの位相は右に移動するが、前述のごとくt₁
に於けるｂの立上りはｈの範囲にとどまつて
いるためS₃，S₇，P₂の各波形は変化せず、位相制
御動作が一巡する。そして上記t₁〜t₆の位相制御
動作を繰返えすことにより、低周波信号_Liを、
高周波信号_Hの、１パルス以内にフエイズロツ
クすることが可能となり、この結果低周波信号
_Liの分周信号である計時用１秒信号ｓの精度を
高周波信号_Hの精度に依存させることが出来
た。又上記一連の動作に於いてｂのパルス巾は
インバータ５０ａの遅延時間Δtdによつて決まる
極めて短い時間巾となるため、前記のごとく、
DFF３０に於けるインバータ３０ｂの_Hによつ
て駆動される動作時間が、極めて短くなり、著し
く消費電流を削限することが出来た。

〔発明の効果〕

上記のごとく本発明によれば、温度特性の優れ
た高周波信号_Hによつて則制された時計用信号
ｓを得るための低消電化方式として、すでに提
案したDFFタイプの位相比較回路を用いる構成
に対し、前記DFFタイプの位相比較回路に対す
る高周波信号_Hの供給時間を制限するためのワ
ンシヨツト信号を発生する動作時間制御回路を設
けることによつて、さらに消費電流を少くするこ
とが可能となり従来困難とされていた高精度水晶
時計の長寿命化を達成することが出来た。

【図面の簡単な説明】

第１図は本発明に於ける電子時計の第１実施例
の回路ブロツク図、第２図イ乃至ヘは第１図の主
要電圧波形図、第３図は通常のCMOSによるＤタ
イプフリツプフロツプの回路図である。 １……高周波発振回路、２……低周波発振回
路、３……位相比較回路、５０……動作時間制御
回路、４ａ……前段分周回路、７……周波数制御
回路。

Claims (1)

【特許請求の範囲】
1. １ 発振周波数を少なくとも２段階に切換えるた
   めの周波数切換手段を備えた低周波発振回路と、
   この低周波発振回路のほぼ整数倍の高周波信号を
   発生する高周波発振回路と、前記低周波発振回路
   の出力信号又はその分周信号をサンプリング信号
   とし、前記高周波信号をデータ信号として前記両
   発振回路の出力信号の位相比較を行う位相比較回
   路を有し、前記位相比較回路の出力信号によつて
   前記低周波発振回路の周波数切換手段を制御する
   電子時計に於いて、前記位相比較回路にはマスタ
   ースレイブ型の記憶回路を使用し、且つ前記位相
   比較回路の入力側には前記サンプリング信号に同
   期して短い時間巾のワンシヨツトパルスを発生す
   る動作時間制限回路を設け、該ワンシヨツト信号
   により、前記マスタースレイブ型の記憶回路のサ
   ンプリングを行うことによつて前記位相比較回路
   に対する高周波信号の供給時間を制限し、前記位
   相比較回路での低消電化を計つたことを特徴とす
   る電子時計用発振回路。