JP2003124804A - 発振回路 - Google Patents

発振回路

Info

Publication number
JP2003124804A
JP2003124804A JP2001320719A JP2001320719A JP2003124804A JP 2003124804 A JP2003124804 A JP 2003124804A JP 2001320719 A JP2001320719 A JP 2001320719A JP 2001320719 A JP2001320719 A JP 2001320719A JP 2003124804 A JP2003124804 A JP 2003124804A
Authority
JP
Japan
Prior art keywords
signal
circuit
frequency
data
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001320719A
Other languages
English (en)
Other versions
JP3883411B2 (ja
Inventor
Kozo Ichimaru
浩三 一丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP2001320719A priority Critical patent/JP3883411B2/ja
Priority to US10/256,175 priority patent/US6700449B2/en
Publication of JP2003124804A publication Critical patent/JP2003124804A/ja
Application granted granted Critical
Publication of JP3883411B2 publication Critical patent/JP3883411B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2092—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner with digital generation of the modulated carrier (does not include the modulation of a digitally generated carrier)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/027—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

(57)【要約】 【課題】 ＳＡＷ発振器を用いながら、発振周波数を容
易に制御でき、かつ発振器の温度特性を補正でき、高い
温度安定性を持つ発振信号を生成する発振回路を実現す
る。 【解決手段】ＳＡＷ発振器１０によって理想の発振周波
数から所定の周波数誤差を持つクロック信号ＣＬＫを生
成し、当該クロック信号を所定の分周比で分周した分周
クロック信号でレジスタ３０を駆動し、分周クロック信
号の周期毎に所定の加算値Ｆを足した加算値Ｄa に応じ
て直交信号ＳI と同相信号ＳQ を生成し、さらにこれら
の信号に応じてクロック信号ＣＬＫをＩＱ変調すること
によって、クロック信号ＣＬＫの周波数誤差が補正さ
れ、理想の発振周波数を持つ出力信号Ｓout が得られ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、発振回路、例えば
ＳＡＷ（Surface Acoustic Wave ）共振素子を用いた発
振回路に関するものである。
【０００２】
【従来の技術】ＳＡＷ共振器を用いた発振回路は、位相
雑音（また、ジッタとも呼ばれる）を低いレベルに抑制
することができ、他の発振回路に較べて優れた位相雑音
特性が得られる。さらに、ＳＡＷ共振器は機械的な振動
に強く、発振周波数が外部から与えられた機械的な衝撃
にほとんど影響されないので、携帯型の通信端末、例え
ば、移動電話などに広く利用されている。
【０００３】
【発明が解決しようとする課題】ところで、ＳＡＷ発振
器を用いた発振回路において、素子の構造上発振周波数
を調整することは困難である。例えば、ＳＡＷ発振器を
用いた発振回路の負荷の容量を変化させてもその発振周
波数の変化範囲は狭い。このことから、負荷容量を調整
することによってＳＡＷ発振器の発振周波数を制御する
場合、周波数の制御可能な範囲は非常に狭いという不利
益がある。
【０００４】また、ＳＡＷ発振器は温度変化に従ってそ
の発振周波数が大きく遷移する、いわゆる温度特性が大
きいので、動作環境の温度変化に影響されることなく、
安定した発振信号を供給するために、何らかの補正回路
を用いて温度変化によって生じた発振周波数の変動を補
正する必要がある。しかし、上述した原因で、ＳＡＷ発
振器の発振周波数の制御が困難であるため、温度特性の
補正は容易ではなかった。
【０００５】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ＳＡＷ発振器を用いながら、発
振周波数を容易に制御でき、かつ発振器の温度特性を補
正でき、高い温度安定性を持つ発振信号を生成できる発
振回路を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の発振回路は、発振信号を出力する発
振器と、上記発振信号を所定の分周値で分周して分周信
号を出力する分周回路と、上記分周信号に応じて入力デ
ータを取り込んで保持するデータ保持回路と、上記デー
タ保持回路から出力される保持データと所定の加算値と
を加算して上記データ保持回路に出力する加算器と、上
記保持データに応じて互いに直交する第１の信号と第２
の信号とを出力する直交信号生成回路と、上記第１の信
号と上記第２の信号とに応じて上記発振信号を変調して
上記直交信号の周波数分だけずれた出力信号を出力する
変調回路とを有する。
【０００７】また、本発明の第２の発振回路は、発振信
号を出力する発振器と、上記発振信号を所定の分周値で
分周して分周信号を出力する分周回路と、上記分周信号
に応じて入力データを取り込んで保持するデータ保持回
路と、温度を検出するための温度センサーと、上記温度
センサーで検出した温度に応じて上記発振信号に対する
補正データを生成する補正データ生成回路と、上記デー
タ保持回路から出力される保持データと上記補正データ
とを加算して上記データ保持回路に出力する加算器と、
上記保持データに応じて互いに直交する第１の信号と第
２の信号とを出力する直交信号生成回路と、上記第１の
信号と上記第２の信号とに応じて上記発振信号を変調し
て上記直交信号の周波数分だけずれた出力信号を出力す
る変調回路とを有する。
【０００８】また、本発明では、好適には、上記加算器
は桁上げ信号を除いた加算値を上記データ保持回路に出
力する。
【０００９】また、本発明では、好適には、上記変調回
路は上記第１の信号と上記第２の信号とに応じて上記発
振信号を位相変調する。
【００１０】更に、本発明では、好適には、上記発振器
がＳＡＷ発振器であり、上記変調回路がＩＱ変調器であ
る。
【００１１】
【発明の実施の形態】第１実施形態 図１は本発明に係る発振回路の第１の実施形態を示す回
路図である。図示のように、本実施形態の発振回路は、
ＳＡＷ発振器１０、分周器２０、レジスタ３０、加算器
４０、三角関数ＲＯＭ５０、ディジタル／アナログ変換
回路（ＤＡＣ）６０−１，６０−２、及びＩＱ変調器７
０によって構成されている。
【００１２】以下、本実施形態の発振回路を構成する各
部分について説明する。ＳＡＷ発振器１０は、所定の発
振周波数で発振し、クロック信号ＣＬＫを出力する。ク
ロック信号ＣＬＫは、分周器２０及びＩＱ変調器７０に
それぞれ供給される。
【００１３】分周器２０は、クロック信号ＣＬＫを予め
設定された分周比ｍで分周し、分周クロック信号ＣＫＤ
を出力する。ここで、例えば、ＳＡＷ発振器１０によっ
て出力されるクロック信号ＣＬＫの周波数ｆ0 が３１
５．２ＭＨｚで、分周器２０の分周比ｍが６４であると
すると、分周クロック信号ＣＫＤの周波数ｆd は、３１
５．２／６４＝４．９２５ＭＨｚとなる。分周クロック
信号ＣＫＤは、レジスタ３０に供給される。
【００１４】レジスタ３０は、分周クロック信号ＣＫＤ
によって駆動される。即ち、レジスタ３０は、分周クロ
ック信号ＣＫＤの周期毎に加算器４０の出力データＤs
を取り込み、次回の取り込みを行うまでに、取り込んだ
データを保持し、三角関数ＲＯＭ５０及び加算器４０に
それぞれ出力する。なお、図１において、区別のため加
算器４０からレジスタ３０に出力される加算データをＤ
s と表記し、レジスタ３０から出力されるデータをＤa
と表記する。
【００１５】加算器４０は、外部から入力される加算値
Ｆとレジスタ３０の出力データＤaとの加算値Ｄs を算
出してレジスタ３０に出力する。即ち、加算器４０に入
力される入力加算値Ｆ、レジスタ３０の出力データＤa
に基づき、加算器４０の出力データＤs は、次式によっ
て計算される。
【００１６】
【数１】Ｄs ＝Ｆ＋Ｄa …（１）
【００１７】ここで、例えば、加算器４０は１２ビット
のデータ幅を持つとする。即ち、加算器４０の出力デー
タＤs は、最小値０から最大値４０９５までである。加
算器４０の加算結果が最大値４０９５を越える、いわゆ
るオーバーフローが発生した場合、キャリー（桁上げ）
データが吐き捨てられ、加算結果は残りの下位ビット値
となる。このため、レジスタ３０と加算器４０によっ
て、分周クロック信号ＣＫＤの周期毎に加算値Ｆだけ増
加する１２ビットの加算データＤs が得られ、この加算
データＤs は最小値０と最大値４０９５の間で繰り返さ
れる。同様に、レジスタ３０も１２ビットのデータ幅を
持ち、レジスタ３０に１２ビットの加算データＤs が順
次取り込まれ、分周クロック信号ＣＫＤのタイミング
で、加算器４０及び三角関数ＲＯＭ５０に出力される。
【００１８】三角関数ＲＯＭ５０は、レジスタ３０の出
力データＤa に応じて、当該出力データＤa が換算した
角度に対応するＳＩＮ関数値Ｄsin とＣＯＳ関数値Ｄ
COS を出力する。例えば、レジスタ３０の出力データＤ
a を１２ビットのデータとし、２12＝４０９６を角度３
６０度に対応させ、任意の出力データＤa に対応する角
度θが次式によって求められる。
【００１９】
【数２】θ＝３６０Ｄa ／４０９６ …（２）
【００２０】式（２）によって求められた角度θに対応
するＳＩＮ関数値Ｄsin とＣＯＳ関数値ＤCOS はそれぞ
れ次のように計算できる。
【００２１】
【数３】Ｄsin ＝ｓｉｎθ ＤCOS ＝ｃｏｓθ …（３）
【００２２】実際の発振回路において、レジスタ３０の
出力データＤa に応じて、毎回式（２）及び式（３）に
示す演算でＳＩＮ関数値とＣＯＳ関数値を求めてもよい
が、図１に示す本実施形態の発振回路のように、予めす
べての出力データＤa に対応したＳＩＮ関数値とＣＯＳ
関数値を求めて、ＳＩＮ関数とＣＯＳ関数のテーブルを
作成して三角関数ＲＯＭ５０に記憶しておけば、レジス
タ３０の出力データＤ a に応じて毎回演算することな
く、三角関数ＲＯＭ５０からそれぞれＳＩＮ関数値とＣ
ＯＳ関数値を読み出せばよい。
【００２３】ＤＡＣ６０−１とＤＡＣ６０−２は、それ
ぞれ三角関数ＲＯＭ５０から読み出したＳＩＮ関数値Ｄ
sin とＣＯＳ関数値ＤCOS をアナログ信号に変換する。
ＳＩＮ関数値Ｄsin をアナログ信号に変換して、直交信
号ＳI が得られ、ＣＯＳ関数値ＤCOS をアナログ信号に
変換して、同相信号ＳQ が得られる。なお、直交信号Ｓ
I と同相信号ＳQ はそれぞれＩＱ変調器７０に供給され
る。
【００２４】ＩＱ変調器７０は、ＤＡＣ６０−１とＤＡ
Ｃ６０−２から供給される直交信号ＳI と同相信号ＳQ
に応じて、ＳＡＷ発振器１０から出力されるクロック信
号ＣＬＫに対してＩＱ変調、即ち位相変調を行う。ＩＱ
変調器７０における位相変調の結果、直交信号ＳI と同
相信号ＳQ に応じて、入力クロック信号ＣＬＫに対して
位相（周波数）の調整が行われる。即ち、ＩＱ変調器７
０によってクロック信号ＣＬＫに対して位相変調を行な
うことにより、ＳＡＷ発振器１０によって発生されたク
ロック信号ＣＬＫの周波数を調整することができる。
【００２５】以下、具体的に数値例を用いて本実施形態
の発振回路における周波数調整について説明する。ここ
で、例えば、理想の発振周波数をｆ＝３１５ＭＨｚと
し、実際のＳＡＷ発振器１０の発振周波数がｆ0 ＝３１
５．２ＭＨｚであるとする。即ち、本実施形態の発振回
路の目的は、ＳＡＷ発振器１０の発振周波数３１５．２
ＭＨｚを調整し、理想の発振周波数３１５ＭＨｚの発振
信号を出力することにある。
【００２６】分周器２０から出力される分周クロック信
号ＣＫＤの周波数ｆd は、３１５．２ＭＨｚ／６４＝
４．９２５ＭＨｚである。分周クロック信号ＣＫＤがレ
ジスタ３０に出力されるので、レジスタ３０は分周クロ
ック信号ＣＫＤの周期毎に加算器４０の出力データＤs
を取り込み、加算器４０にフィードバックするととも
に、三角関数ＲＯＭ５０に出力する。
【００２７】加算器４０に入力される加算値Ｆは、レジ
スタ３０及び加算器４０の最大値Ｄ max 、ＳＡＷ発振器
の発振周波数ｆ0 と所望の周波数ｆとの差分Δｆ及び分
周クロック信号ＣＫＤの周波数ｆd に応じて、次式によ
って計算される。
【００２８】
【数４】Ｆ＝Ｄmax ・Δｆ／ｆd …（４）
【００２９】ここで、レジスタ３０及び加算器４０が１
２ビットのデータ幅を持つとして、かつ、Δｆ＝ｆ0 −
ｆ＝（３１５．２−３１５）ＭＨｚ＝０．２ＭＨｚ、ｆ
d ＝４．９２５ＭＨｚとすると、式（４）によって、加
算値Ｆが次のように算出される。Ｆ＝４０９６×０．２
／４．９２５≒１６６である。
【００３０】即ち、加算値Ｆ＝１６６を加算器４０に入
力すれば、ＳＡＷ発振器１０の発振周波数と理想の発振
周波数とのずれを補正することができる。以下、これに
ついて説明する。
【００３１】レジスタ３０から、分周クロック信号ＣＫ
Ｄの周期毎に加算値Ｆずつ値が増加する加算データＤa
が出力される。この加算結果Ｄa が三角関数ＲＯＭ５０
に入力され、それに応じたＳＩＮ関数値Ｄsin 及びＣＯ
Ｓ関数値ＤCOS がそれぞれ出力される。さらに、ＤＡＣ
６０−１とＤＡＣ６０−２によって、ＳＩＮ関数値Ｄ
sin 及びＣＯＳ関数値ＤCOS に応じた直交信号ＳI と同
相信号ＳQ がそれぞれ出力される。
【００３２】直交信号ＳI と同相信号ＳQ の周波数ｆa
は、加算値Ｆ、データＤa の最大値Ｄmax 及び分周クロ
ック信号ＣＫＤの周波数ｆd に応じて、次式によって計
算できる。
【００３３】
【数５】ｆa ＝Ｆ・ｆd ／Ｄmax …（５）
【００３４】ここで、Ｆ＝１６６、ｆd ＝４．９２５Ｍ
Ｈｚ、かつＤmax ＝４０９６であるので、式（５）によ
って、周波数ｆa が１９９．６ｋＨｚとなる。ＩＱ変調
器７０において直交信号ＳI と同相信号ＳQ に応じて、
クロック信号ＣＬＫに対して位相変調した結果、周波数
ｆa だけずれた発振信号が得られる。即ち、ＩＱ変調器
７０の出力信号Ｓout の周波数は、３１５．２ＭＨｚ−
１９９．６ｋＨｚ＝３１５．０００４ＭＨｚとなる。
【００３５】このように、本実施形態の発振回路を用い
ることによって、ＳＡＷ発振器１０の発振周波数のずれ
に応じて加算器４０に入力する加算値Ｆの値を適宜設定
することによって、発振周波数を補正し、所望の発振周
波数を持つクロック信号を生成することができる。
【００３６】なお、上述した例は、ＳＡＷ発振器１０の
発振周波数が理想値より例えば、２００ｋＨｚが高くな
る場合の周波数の補正例であるが、本実施形態の発振回
路は加算値Ｆの値を適宜設定することによって、任意の
周波数ずれを補正することができる。例えば、ＳＡＷ発
振器１０の発振周波数が理想値より２００ｋＨｚ低くな
っている場合、加算器４０に入力する加算値Ｆを４０９
６−１６６＝３９３０にすれば、三角関数ＲＯＭ５０に
よって出力されるＳＩＮ関数値とＣＯＳ関数値に応じて
生成した直交信号ＳI と同相信号ＳQ の周波数は、−１
９９．６ｋＨｚである。これに応じてＩＱ変調器７０に
よって、ＳＡＷ発振器１０の発振周波数を１９９．６ｋ
Ｈｚだけ高くずらした発振信号が得られる。
【００３７】以上説明したように、本実施形態によれ
ば、ＳＡＷ発振器１０によって理想の発振周波数から所
定の周波数誤差を持つクロック信号ＣＬＫを生成し、当
該クロック信号を所定の分周比で分周した分周クロック
信号でレジスタ３０を駆動し、分周クロック信号の周期
毎に所定の加算値Ｆを足した加算値Ｄa に応じて発生し
た直交信号ＳI と同相信号ＳQ を出力し、さらにこれら
の信号に応じてクロック信号ＣＬＫをＩＱ変調すること
によって、クロック信号ＣＬＫの周波数誤差が補正さ
れ、理想の発振周波数を持つ出力信号Ｓout が得られ
る。
【００３８】第２実施形態 図２は、本発明に係る発振回路の第２の実施形態を示す
回路図である。図示のように、本実施形態の発振回路
は、上述した第１の実施形態の発振回路に温度センサー
８０と補正値演算回路９０を追加したものである。即
ち、本実施形態において、温度センサー８０及び補正値
演算回路９０を除く他の各構成部分は、上述した第１の
実施形態の発振回路の各構成部分とほぼ同じである。こ
のため、図２において図１と同じ構成部分に同じ符号を
付して表記している。
【００３９】本実施形態の発振回路は、発振回路の動作
環境温度に応じてＳＡＷ発振器１０の発振周波数のずれ
を補正することによって、温度変化にほとんど依存しな
い高安定性の発振信号を供給できる。
【００４０】ＳＡＷ発振器は、周波数ノイズが低く、安
定した周波数の発振信号を供給できる反面、温度変化に
よって発振周波数が大きく変動する温度特性を有する。
例えば、動作環境の温度変化に応じて、１００ｐｐｍ
（１０-6）前後若しくはそれ以上の温度特性を持つこと
がある。このため、温度変化に依存性せず安定した周波
数を持つ発振信号を提供するために、ＳＡＷ発振器に温
度補償回路を設ける必要がある。
【００４１】図２に示すように、本実施形態の発振回路
において、温度センサー８０及び補正値演算回路９０を
設けることによって、発振回路の動作環境の温度を検出
し、この環境温度及び既知のＳＡＷ発振器の温度特性に
従って、ＳＡＷ発振器の発振周波数を補正する補正値Ｆ
を算出し、これに従ってＳＡＷ発振器の出力クロック信
号ＣＬＫに対してＩＱ変調することによって、温度変化
による発振周波数の変化を補正し、ほとんど温度依存性
のない安定した発振信号を提供できる。
【００４２】以下、本実施形態の発振回路の構成及び動
作について説明する。温度センサー８０は、発振回路の
動作環境温度を測定し、環境温度に対応する温度データ
ＤT を出力する。補正値演算回路９０は、温度センサー
８０によって得られた温度データＤT に応じて、ＳＡＷ
発振器１０の発振周波数を補正するための補正値Ｆを計
算し、加算器４０に出力する。
【００４３】ＳＡＷ発振器１０の温度特性は、予め測定
することによって既知である。そして、この温度特性に
従って、現在の動作環境温度におけるＳＡＷ発振器１０
の発振周波数ｆ0 を推定することができる。現在の発振
周波数ｆ0 と理想の発振周波数との誤差Δｆを求めるこ
とができるので、上述した第１の実施形態の周波数補正
の原理に従って、補正値演算回路９０によって補正値Ｆ
を算出して加算器４０に出力すればよい。
【００４４】例えば、ＳＡＷ発振器１０は、図３に示す
温度特性を有する。ここで、ｆC は温度ＴC における発
振周波数である。理想的には、ＳＡＷ発振器１０の発振
周波数は温度変化に依存せずｆC に安定することが望ま
れるが、実際に温度Ｔに従って図３に示す曲線で発振周
波数が遷移する。補正値演算回路９０において、まず、
温度センサー８０によって検出された温度データＤT に
従って、現在の動作環境温度Ｔ0 における発振周波数の
ずれΔｆを取得できる。そして、周波数ずれΔｆに従っ
て、上述した式（４）に基づき、補正値Ｆを求めること
ができる。補正値演算回路９０は、こうして求めた補正
値Ｆを加算器４０に出力すれば、これに応じて温度変化
によって生じた周波数のずれΔｆを補正する直交信号Ｓ
I と同相信号ＳQ がそれぞれ生成され、さらにＩＱ変調
器７０によって、クロック信号ＣＬＫに対する位相変調
の結果、周波数のずれが補正され、理想の発振周波数ｆ
C を持つ発振信号Ｓout が出力される。
【００４５】なお、本実施形態の発振回路において、補
正値演算回路９０は、演算手段、例えば、ＣＰＵなどを
用いるほか、予め温度データＤT に対応する補正値Ｆの
値を演算したテーブルをメモリ、例えばＲＯＭに記憶す
ることによって、温度センサー８０で測定した温度デー
タＤT に基づき、ＲＯＭから補正値Ｆを読み出して、加
算器４０に出力することができる。これによって、ＣＰ
Ｕなどの演算回路及び演算のためのプログラムを作成す
る必要がなく、補正値を容易に取得できる。
【００４６】以上説明したように、本実施形態によれ
ば、温度センサー８０によって動作環境温度に応じて温
度データＤT を取得し、それに対応する補正値Ｆを補正
値演算回路９０によって取得して加算器４０に出力す
る。補正値Ｆに応じて温度変化によって生じたＳＡＷ発
振器１０の発振周波数のずれを補正するための直交信号
Ｓ I と同相信号ＳQ が生成され、ＩＱ変調器７０によっ
てＳＡＷ発振器１０の出力クロック信号ＣＬＫの周波数
ずれが補正され、温度変化に依存せず、高い温度安定性
を持つ発振信号Ｓout を出力できる。
【００４７】
【発明の効果】以上説明したように、本発明の発振回路
によれば、ＳＡＷ発振器の周波数のずれに応じて設定し
た補正値を用いて周波数補正用直交信号及び同相信号を
それぞれ生成し、これらの信号に基づきＩＱ変調によっ
て発振周波数を補正することで所望の発振周波数を持つ
発振信号を提供することが可能である。さらに、本発明
の発振回路によれば、温度センサーを用いて発振回路の
動作環境温度を計測して温度データを取得し、当該温度
データに基づきＳＡＷ発振器の発振周波数のずれを求
め、これに応じた補正値を算出してＳＡＷ発振器の出力
信号の周波数を補正することによって、動作温度の変化
によって生じた発振周波数のずれを補正することがで
き、温度変化に依存せず安定した発振周波数を持つ発振
信号を提供できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る発振回路の第１の実施形態を示す
回路図である。
【図２】本発明に係る発振回路の第２の実施形態を示す
回路図である。
【図３】ＳＡＷ発振器の温度特性の一例を示すグラフで
ある。
【符号の説明】
１０…ＳＡＷ発振器、 ２０…分周器、 ３０…レジスタ、 ４０…加算器、 ５０…三角関数ＲＯＭ、 ６０−１，６０−２…ディジタル／アナログ変換回路
（ＤＡＣ）、 ７０…ＩＱ変調器、 ８０…温度センサー、 ９０…補正値演算回路。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】発振信号を出力する発振器と、 上記発振信号を所定の分周値で分周して分周信号を出力
    する分周回路と、 上記分周信号に応じて入力データを取り込んで保持する
    データ保持回路と、 上記データ保持回路から出力される保持データと所定の
    加算値とを加算して上記データ保持回路に出力する加算
    器と、 上記保持データに応じて互いに直交する第１の信号と第
    ２の信号とを出力する直交信号生成回路と、 上記第１の信号と上記第２の信号とに応じて上記発振信
    号を変調して上記直交信号の周波数分だけずれた出力信
    号を出力する変調回路と、 を有する発振回路。
  2. 【請求項２】発振信号を出力する発振器と、 上記発振信号を所定の分周値で分周して分周信号を出力
    する分周回路と、 上記分周信号に応じて入力データを取り込んで保持する
    データ保持回路と、 温度を検出するための温度センサーと、 上記温度センサーで検出した温度に応じて上記発振信号
    に対する補正データを生成する補正データ生成回路と、 上記データ保持回路から出力される保持データと上記補
    正データとを加算して上記データ保持回路に出力する加
    算器と、 上記保持データに応じて互いに直交する第１の信号と第
    ２の信号とを出力する直交信号生成回路と、 上記第１の信号と上記第２の信号とに応じて上記発振信
    号を変調して上記直交信号の周波数分だけずれた出力信
    号を出力する変調回路と、 を有する発振回路。
  3. 【請求項３】上記加算器は桁上げ信号を除いた加算値を
    上記データ保持回路に出力する請求項１または２記載の
    発振回路。
  4. 【請求項４】上記変調回路は上記第１の信号と上記第２
    の信号とに応じて上記発振信号を位相変調する請求項１
    または２記載の発振回路。
  5. 【請求項５】上記発振器がＳＡＷ発振器であり、上記変
    調回路がＩＱ変調器である請求項１または２記載の発振
    回路。
JP2001320719A 2001-10-18 2001-10-18 発振回路 Expired - Fee Related JP3883411B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001320719A JP3883411B2 (ja) 2001-10-18 2001-10-18 発振回路
US10/256,175 US6700449B2 (en) 2001-10-18 2002-09-26 Saw oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001320719A JP3883411B2 (ja) 2001-10-18 2001-10-18 発振回路

Publications (2)

Publication Number Publication Date
JP2003124804A true JP2003124804A (ja) 2003-04-25
JP3883411B2 JP3883411B2 (ja) 2007-02-21

Family

ID=19138063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001320719A Expired - Fee Related JP3883411B2 (ja) 2001-10-18 2001-10-18 発振回路

Country Status (2)

Country Link
US (1) US6700449B2 (ja)
JP (1) JP3883411B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098708A (ja) * 2015-11-20 2017-06-01 デ・ファクト・スタンダード合同会社 位相同期回路、ｒｆフロントエンド回路、無線送受信回路、携帯型無線通信端末装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4679782B2 (ja) * 1999-12-10 2011-04-27 富士通株式会社 温度センサ
US20050084047A1 (en) * 2003-09-30 2005-04-21 Seiko Epson Corporation Clock signal correcting circuit and communicating apparatus
US7075377B2 (en) * 2004-06-10 2006-07-11 Theta Microeletronics, Inc. Quadrature voltage controlled oscillators with phase shift detector

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748047A (en) * 1996-08-15 1998-05-05 Northrop Grumman Corporation Microwave frequency generator and method of generating a desired microwave frequency signal
US5770977A (en) * 1996-09-25 1998-06-23 Texas Instruments Incorporated Microwave frequency synthesizer with ultra-fast frequency settling and very high frequency resolution

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098708A (ja) * 2015-11-20 2017-06-01 デ・ファクト・スタンダード合同会社 位相同期回路、ｒｆフロントエンド回路、無線送受信回路、携帯型無線通信端末装置

Also Published As

Publication number Publication date
US6700449B2 (en) 2004-03-02
JP3883411B2 (ja) 2007-02-21
US20030076186A1 (en) 2003-04-24

Similar Documents

Publication Publication Date Title
US10268164B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
US8188796B2 (en) Digital phase-locked loop clock system
US10908558B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
KR20070086840A (ko) 전압 제어 발진기의 중심 주파수의 튜닝 및 이득 변화의제한
JP2000509219A (ja) 温度補償および周波数逓倍機能を備えた周波数シンセサイザおよびその製造方法
JP2004304762A (ja) 電圧制御型発振器、クロック変換器及び電子機器
JP2017199947A (ja) 回路装置、発振器、電子機器及び移動体
JP2017199948A (ja) 回路装置、発振器、電子機器及び移動体
JP2003347936A5 (ja)
WO2007046304A1 (ja) Ｆｍ変調器
WO2005025052A1 (ja) 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法
JP2003124804A (ja) 発振回路
JP2003204260A (ja) 温度補償型高周波発振器および通信機器
KR100795478B1 (ko) 전압제어발진기
JP2008017199A (ja) 無線送信機および位相補正方法
JP2005303641A (ja) ルビジウム原子発振器
JP2005295014A (ja) 圧電発振器の周波数温度特性の補償方法、温度補償型発振器およびこれを用いた電子機器
JP2002135116A (ja) Ｐｌｌ回路と分周方法
US20230336162A1 (en) Reference Clock Frequency Correction By Mixing With Digitally-Controlled Low-Frequency Compensation Signal
JP3328218B2 (ja) Ｐｌｌ回路
JP5424473B2 (ja) 発振回路
JP2003264431A (ja) 信号発生装置
JP2011014961A (ja) Ｐｌｌ装置及び不要周波数回避方法
JP2006186576A (ja) 位相同期ループ形周波数シンセサイザ
JP4541805B2 (ja) 温度補償型水晶発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061114

R150 Certificate of patent or registration of utility model

Ref document number: 3883411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees