KR20070086840A - 전압 제어 발진기의 중심 주파수의 튜닝 및 이득 변화의제한 - Google Patents

전압 제어 발진기의 중심 주파수의 튜닝 및 이득 변화의제한 Download PDF

Info

Publication number
KR20070086840A
KR20070086840A KR1020077015022A KR20077015022A KR20070086840A KR 20070086840 A KR20070086840 A KR 20070086840A KR 1020077015022 A KR1020077015022 A KR 1020077015022A KR 20077015022 A KR20077015022 A KR 20077015022A KR 20070086840 A KR20070086840 A KR 20070086840A
Authority
KR
South Korea
Prior art keywords
signal
vco
calibration
controlled oscillator
vco output
Prior art date
Application number
KR1020077015022A
Other languages
English (en)
Other versions
KR100947529B1 (ko
Inventor
파아보 바아나넨
페트리 헬리오
Original Assignee
노키아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노키아 코포레이션 filed Critical 노키아 코포레이션
Publication of KR20070086840A publication Critical patent/KR20070086840A/ko
Application granted granted Critical
Publication of KR100947529B1 publication Critical patent/KR100947529B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/08—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using varactors, i.e. voltage variable reactive diodes
    • H03J7/10—Modification of automatic frequency control sensitivity or linearising automatic frequency control operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/29—Self-calibration of a receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/36—Circuit arrangements for, e.g. increasing the tuning range, linearizing the voltage-capacitance relationship, lowering noise, constant slope in different bands
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/023—Neutralization of the automatic frequency correction during a tuning change
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 정확하게 중심 주파수를 튜닝하고 동시에 전자 장치(예를 들어, 통신 장치, 이동 전자 장치, 이동 전화기 등)의 위상 고정 루프(PLL)의 전압 제어 발진기(VCO)의 이득 변화를 제한하기 위한 발명을 설명한다. 본 발명은 주파수 측정 및 계산의 최적화를 이용한다. 특히, 본 발명의 실행은 예정된 기준을 사용하여, VCO의 주파수를 측정하고 전압 제어 발진기(VCO)의 이득을 계산하는 것을 포함하는 분석에 기반한다. 상기 분석을 실행하기 위한 주 요소는 제어 및 계산 블럭이다. 본 발명은 VCO 이득 변화의 제한 및 그것의 중심 주파수를 튜닝하기를 요구하는 어떤 무선 아키텍쳐 내에 사용될 수 있다.
전압 제어 발진기, 중심 주파수 튜닝, 이득 변화

Description

전압 제어 발진기의 중심 주파수의 튜닝 및 이득 변화의 제한{VCO center frequency tuning and limiting gain variation}
본 출원은 2004년 12월 30일에 출원된 미국 특허 출원 번호 11/027,563로부터 우선권을 주장한다.
본 발명은 일반적으로 전자 장치들의 캘리브레이션(calibration)에 대한 것이며, 특히 전압 제어 발진기 중심 주파수의 정밀한 튜닝 및 그것의 이득 변화의 제한에 대한 것이다.
위상 고정 루프(PLL)는 전통적으로 셀룰러 및 비셀룰러 무선 송수신기들에서 국부 발진기(LO) 신호를 생성하는데 사용된다. 루프의 주요 부분들 중의 하나는 LO 신호인 출력 신호를 발생시키는 전압 제어 발진기(VCO)이다. 전류 실리콘 기반 집적 회로 제조 프로세스들은 디자인 프로세스 동안에 프로세스 허용 오차를 고려하면, VCO를 포함하는 모든 PPL 블럭들을 하나의 칩으로 통합할 수 있다. 이것은 최종 생산물의 생성 라인 또는 장치가 켜지는 적절한 시간에서의 허용 오차를 캘리브레이팅하기(calibrating)를 요구한다.
무선 어플리케이션 주문형 집적 회로(ASIC) 상에서 송신기를 실행시키는 전통적인 방식은 라이오 주파수 단일 사이드대역 신호를 생성하는 쿼드러처 변조기를 사용하는 것이다. 유사한 라이오 주파수 신호는 또한 소위 직접 극 변환(direct polar conversion)을 사용함으로써 발생될 수 있다. 이러한 어플리케이션들에서, VCO 제어 전압은 단일의 위상 변조를 제공하기 위해서 변조된다. 앤빌로프 변조(envelope modulation)는 예를 들어, 전력 증폭기의 전력 공급을 변조함으로써 생성될 수 있다. 극 변환은 ASIC 상에서 송신기 영역을 감소시키고 적절한 설계로 전력 손실을 감소시킨다. 반면에, 그것은 예를 들어, PLL 개방 루프 이득 변화와 같은 개별 송신기 블럭 사양들에서 엄격하게 요구된다. VCO 이득은 개방 루프 이득을 설명하는데 중요한 파라미터이다.
수신기 측에서, PLL 개방 루프 이득은 정확하게 정의되지 않을 수 있으나, VCO가 특정 설계에서 안전을 고려하여 특정 튜닝 전압 범위 내에서 정확한 주파수를 생성할 수 있을 것이 필요하다. 그러나, 만약 PLL의 설정 시간이 최적화될 필요가 있다면, VCO 이득 최적화는 수신기 측에서도 이용될 수 있다.
집적된 VCO들의 설계 문제를 결정하는 두 가지 양상들이 있는데, 하나는 집적된 VCO를 이용하는 모든 수신기 및 송신기 아키텍쳐에 공통되는 것이고, 다른 하나는 극 송신기 아키텍쳐와 더욱 관련된다.
첫째로, VCO 중심 주파수는 프로세스 및 온도 변화로 인하여 변화하며, 그 결과 공진기 탱크의 어떤 성긴 튜닝(coarse tuning)이 변화들을 보상하기 위해서 필요하다. 그것을 행하는 가장 대중적인 방식은 공진기 코일에 평행하게 디지털로 제어가능한 캐패시터 배열을 사용하는 것이다. 또한 공진기 코일과 직렬로, 또는 VCO 중심 주파수에 영향을 미치는 어떤 다른 유형의 공진기 튜닝이 사용될 수 있 다.
둘째로, PLL 개방 루프 이득의 정확한 제어는 루프의 여러 파라미터들을 제어하기를 요구한다. 제어하는 한가지 방식은 아날로그 대 디지털 변환을 사용하여 어떤 측정들을 하고, 그 후 디지털 도메인에서 캘리브레이션 계수들을 계산하고, 개방 루프 이득 튜닝을 위하여 그것들을 아날로그 파라미터(예를 들어, 충전 펌프 전류)로 변환하는 것이다. 예를 들어 적어도 충전 펌프, 수동 루프 필터 및 버랙터(varactor) 제어 VCO를 포함하는 전통적인 PLL 아키텍쳐가 이용될 때, 튜닝은 주파수 범위에서 모든 가능한 조건들에 대한 극 변환 요구들을 만족시킬 필요가 있다. 작은 비트들이 튜닝을 위해 필요할 때, 장치의 비일치로부터 야기되는 변환기 설계 비선형 문제들이 줄어든다는 것은 잘 알려져 있다. 사용되는 주파주 대역에서 VCO 이득 변화 범위는 VCO 개방 루프 이득에 영향을 미치는 VCO 이득 오차를 보상하는 DA(디지털 대 아날로그) 변환에 대한 요구들에 영향을 미칠 것이다.
집적된 VCO의 중심 주파수를 성긴 튜닝하기 위한 여러가지 방법들이 존재한다. 그러나 공지된 선행 기술의 방법들 중에 어느 것도 동시에 VCO 이득 변화를 다루지는 않는다.
본 발명의 목적은 정확하게 중심 주파수를 튜닝하고 전자 장치(예를 들어, 이동 전화기)의 위상 고정 루프의 전압 제어 발진기의 이득 변화를 동시에 제한하는 방법을 제공하는 것이다.
본 발명이 제1 양상에 따라, 중심 주파수를 튜닝하고, 동시에 위상 고정 루프의 전압 제어 발진기(VCO)의 이득 변화를 제한하는 방법은: 위상 고정 루프(PLL)의 캘리브레이션 제어 모듈에 전압 제어 발진기의 VCO 출력 신호를 제공하는 단계; 안정적인 참조 주파수를 포함하는 참조 주파수 신호를 캘리브레이션 제어 모듈에 제공하는 단계; 및 예정된 기준에 따라서, VCO 출력 신호의 중심 주파수 튜닝을 실행하고 동시에 전압 제어 발진기(VCO)의 이득 변화를 제한하기 위해서, 캘리브레이션 제어 모듈에 의해서 VCO 출력 신호 및 참조 주파수 신호에 응답하여 생성하고, 전압 제어 발진기에 VCO 튜닝 전압 및 캘리브레이션 신호를 제공하는 것을 포함한다.
본 발명의 제1 양상에 더하여, VCO 튜닝 전압 신호 및 캘리브레이션 신호는 예정된 기준에 따라 VCO 출력 신호를 분석함으로써, 그리고 선택적으로 예정된 기준에 따라 미리 선택된 과거 기간들에서 캘리브레이션 제어 모듈에 제공된 이전의 VCO 출력 신호들의 선택된 수를 분석함으로써 생성될 수 있다. 여기서 미리 선택된 수는 적어도 1인 정수이다. 더욱이, 예정된 기준에 따른 분석은 VCO 출력 신호의 주파수 및 이전의 VCO 출력 신호들의 선택된 수를 측정하는 것, 상기 VCO 출력 신호의 주파수 및 이전의 VCO 출력 신호들을 측정하는 것에 기반하고 예정된 기준을 사용하여 전압 제어 발진기(VCO)의 이득을 계산하는 것, 상기 분석은 캘리브레이션 제어 모듈의 제어 및 계산 블럭에서 선택적으로 수행되는 것을 포함할 수 있다.
더욱이 본 발명의 제1 양상에 따라, VCO 튜닝 전압 신호는 전압 제어 발진기의 전압 제어 발진기 코어에 제공될 수 있으며, 선택적으로 VCO 튜닝 전압 신호는 아날로그 신호일 수 있다.
더욱이 본 발명의 일 양상에 따라, 캘리브레이션 신호는 전압 제어 발진기의 VOC 캘리브레이션 블럭에 제공될 수 있으며, 여기서 캘리브레이션 신호는 선택적으로 디지털 포멧으로 존재할 수 있으며, VCO 특정 블럭은 디지털로 제어되는 캐패시터일 수 있다.
본 발명의 일 실시예에 더하여, VCO 튜닝 전압 신호 및 캘리브레이션 신호를 발생시키는 단계는: VCO 출력 신호 및 참조 주파수 신호에 응답하여 카운터에 의해 카운터 신호를 캘리브레이션 제어 모듈의 제어 및 계산 블럭에 제공하는 단계, 여기서 VCO 출력 신호는 선택적으로 분할기를 사용하여 주파수 도메인에서 미리 선택된 수로 나뉘며; 및 카운터 신호에 응답하여 제어 및 계산 블럭에 의해 캘리브레이션 신호와 DAC 워드(word) 신호를 생성하는 단계를 포함하며, 여기서 선택적으로 DAC 워드 신호는 VCO 튜닝 전압 신호이다. 더욱이, 캘리브레이션 신호 및 DAC 워드 신호는 모두 디지털 포멧으로 될 수 있으며, VCO 튜닝 전압 신호와 캘리브레이션 신호의 생성 단계는: 디지털 DAC 워드 신호를 DAC 블럭에 의해 VCO 튜닝 전압 신호로 변환시키는 단계를 더 포함하며, 여기서 VCO 튜닝 전압 신호는 아날로그 신호이다. 더욱이, 카운터, 분할기, DAC 블럭은 캘리브레이션 제어 모듈 내에 포함될 수 있다.
본 발명의 제1 양상에 더하여, 전압 제어 발진기(VCO)는 전자 통신 장치의 일부일 수 있으며, 전자 통신 장치에서 정보를 송신하거나 수신하기 위해서 사용될 수 있다. 더욱이, 전자 통신 장치의 사용자는 예정된 기준을 입력하기 위해서 사용자 인터페이스를 통하여 제어 및 계산 블럭을 프로그램할 수 있다. 더욱이, 전자 통신 장치는 송신기 또는 수신기이거나, 송신기와 수신기 모두이거나, 휴대용 통신 장치이거나, 이동 전자 장치이거나, 이동 전화기일 수 있다.
본 발명의 제2 양상에 따라, 컴퓨터 프로그램 생성물은: 본 발명의 제1 양상의 단계들을 수행하기 위한 명령들을 포함하도록 특성화된 컴퓨터 프로그램 코드로 컴퓨터 프로세서에 의해 실행되는 컴퓨터 프로그램 코드를 내장한 컴퓨터로 독출 가능한 저장 구조를 포함한다.
본 발명의 제3 양상에 따라, 중심 주파수를 튜닝하고 동시에 위상 고정 루프(PLL)의 전압 제어 발진기(VCO)의 이득 변화를 제한할 수 있는 전자 장치는: VCO 출력 신호를 제공하는 전압 제어 발진기; 안정적인 참조 주파수를 포함하는 참조 주파수 신호를 제공하는 참조 주파수 블럭; 및 예정된 기준에 따라, 중심 주파수 튜닝을 실행하고 동시에 전압 제어 발진기(VCO)의 VCO 출력 신호의 이득 변화를 제한하기 위해서 VCO 튜닝 전압 신호와 캘리브레이션 신호를 전압 제어 발진기에 제공하기 위한, VCO 출력 신호 및 참조 주파수 신호에 응답하는 캘리브레이션 제어 모듈을 포함한다.
본 발명의 제3 양상에 더하여, VCO 튜닝 전압 신호와 캘리브레이션 신호는 예정된 기준에 따라 VCO 출력 신호를 분석함으로써, 그리고 선택적으로 예정된 기준에 따라 미리 선택된 과거 기간에서 캘리브레이션 제어 모듈에 제공된 이전의 VCO 튜닝 전압 신호들의 선택된 수를 분석함으로써 생성될 수 있으며, 여기서 미리 선택된 수는 적어도 1인 정수이다. 더욱이, 예정된 기준에 따른 분석은 VCO 출력 신호의 주파수와 이전의 VCO 출력 신호들의 선택된 수를 측정하는 것, VCO 출력 신호의 주파수와 이전의 VCO 출력 신호들을 측정하는 것에 기반하고 예정된 기준을 사용하여 전압 제어 발진기(VCO)의 이득을 계산하는 것, 및 분석이 캘리브레이션 제어 모듈의 제어 및 계산 블럭에 의해 선택적으로 수행되는 것을 포함할 수 있다.
더욱이 본 발명의 제3 양상에 따라, 전압 제어 발진기는: VCO 튜닝 전압 신호에 응답하는 전압 제어 발진기 코어를 포함할 수 있으며, 여기서 VCO 튜닝 전압 신호는 선택적으로 아날로그 신호이다.
본 발명의 제3 양상에 더하여, 전압 제어 발진기는: 캘리브레이션 신호에 응답하는 VOC 캘리브레이션 블럭을 포함할 수 있으며, 여기서 캘리브레이션 신호는 선택적으로 디지털 포멧일 수 있으며, VOC 캘리브레이션 블럭은 디지털로 제어되는 캐패시터이다.
본 발명의 제3 양상에 더하여, 전압 제어 발진기(VCO)는 정보를 송신하거나 수신하기 위해서 사용될 수 있다.
본 발명의 제3 양상에 더하여, 캘리브레이션 제어 모듈은: VCO 출력 신호 또는 선택적으로 주파수 도메인에서 미리 선택된 수로 나뉘는 VCO 신호에 응답하여 카운터 신호를 제공하는 카운터; 카운터 신호에 응답하여 캘리브레이션 신호와 DAC 워드 신호를 제공하는 제어 및 계산 블럭을 포함하며, 여기서 DAC 워드 신호는 선택적으로 VCO 튜닝 전압 신호이다. 더욱이 전자 장치는 VCO 출력 신호에 응답하여 주파수 도메인에서 미리 선택된 수로 VCO 출력 신호의 분할을 수행하는 분할기를 포함할 수 있다. 더욱이, 캘리브레이션 신호와 제어 PLL 신호는 모두 디지털 포멧일 수 있으며, 캘리브레이션 제어 모듈은: 제어 PLL 신호에 응답하여 VCO 튜닝 전압 신호를 제공하는 DAC 블럭을 더 포함할 수 있으며, 여기서 VCO 튜닝 전압 신호는 아날로그 신호이다.
본 발명의 제3 양상에 더하여, 전자 장치의 사용자는 예정된 기준을 입력하기 위해서 사용자 인터페이스를 통하여 제어 및 계산 블럭을 프로그램할 수 있다.
본 발명의 제3 양상에 더하여, 전자 장치는 송신기 또는 수신기이거나, 송신기 및 수신기이거나, 전자 통신 장치이거나, 휴대용 통신 장치이거나, 이동 통신 장치이거나, 이동 전화기일 수 있다.
본 발명의 제4 양상에 따라, 중심 주파수를 튜닝하고 동시에 위상 고정 루프(PLL)의 전압 제어 발진기(VCO)의 이득 변화를 제한할 수 있는 집적 회로는: VCO 출력 신호를 제공하는 전압 제어 발진기; 및 예정된 기준에 따라, 중심 주파수 튜닝을 실행하고 동시에 전압 제어 발진기(VCO)의 VCO 출력 신호의 이득 변화를 제한하기 위해 VCO 출력 신호 및 안정적인 참조 주파수를 포함하는 참조 주파수 신호에 응답하여 VCO 튜닝 전압 신호와 캘리브레이션 신호를 전압 제어 발진기에 제공하는 캘리브레이션 제어 모듈을 포함한다.
본 발명의 제4 양상에 더하여, VCO 튜닝 전압 신호와 캘리브레이션 신호는 예정된 기준에 따라 VCO 출력 신호를 분석함으로써, 그리고 선택적으로 예정된 기준에 따라 미리 선택된 과거 기간에서 캘리브레이션 제어 모듈에 제공된 이전의 VCO 튜닝 전압 신호들의 선택된 수를 분석함으로써 생성될 수 있으며, 여기서 미리 선택된 수는 적어도 1인 정수이다. 더욱이, 예정된 기준에 따른 분석은 VCO 출력 신호의 주파수와 이전의 VCO 출력 신호들의 선택된 수를 측정하는 것, VCO 출력 신호의 주파수와 이전의 VCO 출력 신호들을 측정하는 것에 기반하고 예정된 기준을 사용하여 전압 제어 발진기(VCO)의 이득을 계산하는 것, 및 분석이 캘리브레이션 제어 모듈의 제어 및 계산 블럭에 의해 선택적으로 수행되는 것을 포함할 수 있다.
본 발명의 제4 양상에 더하여, 집적 회로는: 안정적인 참조 주파수를 포함하는 참조 주파수를 제공하기 위한 참조 주파수 블럭을 더 포함할 수 있다.
존재하는(종래 기술) VCO 튜닝 알고리즘들은 본 발명에 의해 제공되는 VCO 이득의 정확한 제어를 제공하지 않는다. 더욱이, 본 발명에 의해서 설명된 알고리즘은, 예를 들어 외부 제어의 역할을 최소화할 수 있는 거의 전적으로 자동적이고 상대적으로 고속 온-칩(on-chip) 시스템으로서 실행될 수 있다는 것이 명백한 장점이다. 상기 "상대적으로 고속" 온-칩 시스템에서의 튜닝은 예를 들어, 이동 장치의 연속적 GSM 송신기 슬롯(slots) 사이에서 수행될 수 있다.
본 발명의 성질 및 목적들의 더 나은 이해를 위해서, 아래 도면과 관련하여 상세한 설명이 참조로 주어지며:
도1은 본 발명에 따라, 중심 주파수를 튜닝하고 동시에 위상 고정 루프(PPL)의 전압 제어 발진기의 이득 변화를 제한을 설명하는 블럭도;
도2는 본 발명에 따라, 도1의 캘리브레이션 제어 모듈의 하나의 가능한 실시를 설명하는 블럭도; 및
도3은 본 발명에 따라, 도1 및 도2의 위상 고정 루프의 캘리브레이션 과정을 설명하는 흐름도이다.
본 발명은 중심 주파수를 정확히 튜닝하고 동시에 전자 장치(예를 들어, 전자 통신 장치, 휴대용 통신 장치, 이동 전자 장치, 이동 전화기 등)의 위상 고정 루프(PLL)의 전압 제어 발진기(VCO)의 이득 변화를 제한하는 새로운 방법을 제공한다.
본 발명은 주파수 측정 및 계산의 최적화를 이용한다. 특히, 본 발명의 구현은 VCO 튜닝 전압(VCO 출력 신호)의 주파수를 측정하고 전압 제어 발진기(VCO)의 이득을 계산하는 것을 포함하는 분석에 기반하며, 여기서 상기 분석은 예정된 기준에 기반한다. 상기 분석을 구현하는 주요 요소는 아래에서 자세히 설명하는 바와 같이 제어 및 계산 블럭이다.
본 발명은 VCO 이득 변화의 제한 및 그것의 중심 주파수 튜닝을 요구하는 어떤 무선 아키텍쳐에서 사용될 수 있다. 본 발명은 온-칩 논리 소자(예를 들어, 어플리케이션 주문형 집적 회로)로 구현될 수 있으며, 또는 오프-칩 제어 및 계산 유닛을 사용할 수 있다.
본 발명에 따라, 도1은 중심 주파수 튜닝과 동시에 위상 고정 루프(PLL)의 전압 제어 발진기(VCO)의 이득 변화를 제한하는 것을 설명하는 여러 블럭도 중에서의 예를 도시한다. 본 발명에 따라, 도1은 중심 주파수 튜닝과 동시에 VCO(10)의 이득 변화를 제한하기 위한 VCO 캘리브레이션을 제공하는 캘리브레이션 제어 모듈(16)을 도시한다. 예를 들어, 위상 검출기, 로우-패스 필터와 같은 다른 표준 PLL 구성 요소들이 결합된 위상 검출기 모듈(21)로서 도1에서 도시되었으며, 모 듈(21)은 본 발명에서 설명된 VCO 캘리브레이션에는 포함되지 않았으나, 상기 VCO 캘리브레이션을 완결한 후에 정상 PLL 동작을 위해 일상적으로 사용된다. 모듈(21)은 그것의 정상 PLL 동작 모드에서 정상 PD 튜닝 전압 신호(20-1)를 VCO(10)에 제공한다. VCO 캘리브레이션 모드에서 정상 PLL 동작으로의 스위칭은 도3과 관련하여 아래에서 설명된다.
전압 제어 발진기(10)는 VCO 출력 신호(24)를 생성하고, 위상 고정 루프(PLL)(11)의 캘리브레이션 제어 모듈(16)에 VCO 출력 신호를 제공한다. (안정적인 주파수를 가지는) 참조 주파수 신호(18)는 또한 참조 주파수 블럭(15)(예를 들어, 버퍼된 크리스털 발진기)에 의해 캘리브레이션 제어 모듈(16)에 제공된다.
VCO 출력 신호(24)와 참조 주파수 신호(18)에 응답하여, 캘리브레이션 제어 모듈(16)은 예정된 기준에 따라 중심 주파수 튜닝을 실행하고 동시에 전압 제어 발진기(VCO)(10)의 이득 변화를 제한하기 위해서, (VCO 주파수를 변화시키기 위한) VCO 튜닝 전압 신호(20) 및 캘리브레이션 신호(22)를 생성하고, 이들을 전압 제어 발진기(10)에 제공한다. 전형적으로, VCO 튜닝 전압 신호(20)는 아날로그 신호이며, 캘리브레이션 신호(22)는 디지털 신호이다. 전압 제어 발진기(10)는 VCO 튜닝 전압 신호(20)에 응답하는 전압 제어 발진기 코어(12)와 캘리브레이션 신호(22)에 응답하는 VOC 캘리브레이션 블럭(14)(예를 들어, 디지털로 제어되는 캐패시터)을 포함한다.
더욱이, 본 발명에 따라, 예정된 기준에 따른 상기 분석은 VCO 출력 신호들(24)의 주파수와 이전의 VCO 출력 신호들(24)의 선택된 수를 측정하는 것, 전류 의 주파수와 이전 VCO 튜닝 전압 신호들(20)의 측정에 기반하고 예정된 기준을 사용하여 전압 제어 발진기(VCO)(10)의 이득을 계산하는 것, 및 본 발명의 바람직한 실시예에서, 상기 분석은 도2에 대하여 아래에서 설명되는 것과 같이, 캘리브레이션 제어 모듈(16)의 제어 및 계산 블럭(32)에 의해 수행되는 것을 포함한다. 예정된 기준을 사용하여 상술한 분석을 사용하는 캘리브레이션 (튜닝) 과정의 예시는 도3에 대하여 아래에서 자세하게 설명된다.
전압 제어 발진기(VCO)(10)는 전자 통신 장치의 일부분일 수 있으며, 상기 전자 통신 장치 내에서 정보를 송신하거나 수신하기 위해서 사용될 수 있다. 즉 상기 전자 통신 장치는 송신기 또는 수신기이거나, 또는 송신기 및 수신기 모두가 될 수 있다.
도2는 본 발명에 따라, 도1의 캘리브레이션 제어 모듈(16)의 하나의 가능한 실시 형태를 보여주는 블럭도이다. 도2는 VCO 튜닝 전압 신호(20) 및 캘리브레이션 신호(22)가 어떻게 생성되는지에 대하여 더 자세하게 도시한다. 카운터 신호(38)가 카운터(36)에 의해 생성되고, VCO 출력 신호(24)와 참조 주파수 신호(18)에 응답하여 캘리브레이션 제어 모듈(16)의 제어 및 계산 블럭(32)에 제공된다. 전형적으로, 정상 PLL 동작의 일부로서, VCO 출력 신호(24)는 분할기(35)를 사용하여 주파수 도메인에서 미리 선택된 수로 나뉜다.
카운터 신호(38)에 응답하여, 제어 및 계산 블럭(32)은 전압 제어 발진기(10)의 중심 주파수의 파인(fine) 튜닝을 위해서 (DAC 워드를 포함하는) DAC 워드 신호를 생성한다. 본 발명의 바람직한 실시예에서, 디지털 DAC 워드 신호(31)는 DAC 블럭(34)에 의해 VCO 튜닝 전압 신호(20)로 변환되며, 여기서 전형적으로 상기 VCO 튜닝 전압 신호(20)는 상술한 바와 같이 아날로그 신호이다. 대안적으로, 본 발명에 따라, 만약 DAC 워드 신호(31)가 제어 및 계산 블럭(32)에 의해 아날로그 포멧으로 직접 생성된다면, DAC 워드 신호(31)는 VCO 튜닝 전압 신호(20)가 된다. 더욱이, 전압 제어 발진기(10)의 이득 변화를 제어하는 동시에 중심 주파수 튜닝을 제공하기 위해서, 제어 및 계산 블럭(32)은 상기 카운터 신호(38)에 응답하여 동시에 (VCO 튜닝 워드를 포함하는) 캘리브레이션 신호를 생성한다.
본 발명에 따라, 제어 및 계산 블럭(32)은 시퀀싱(sequencing)의 측정 및 계산 동작들을 처리하고, 예정된 기준에 따라 상술한 분석을 수행한다. PLL(11)을 포함하는 전자 통신 장치의 사용자는 예정된 기준을 입력하고 실행하기 위해서 사용자 인터페이스(40)를 통하여 제어 및 계산 블럭(32)을 프로그램할 수 있다.
도3은 본 발명에 따라, 송신기 튜닝을 위해서 도1과 도2의 위상 고정 루프(11)에 대하여 캘리브레이션 과정을 설명하는 흐름도를 도시한다.
도3의 흐름도는 단지 많은 다른 것들 중에서 가능한 하나의 시나리오를 나타낸다. 본 발명에 따른 방법에서, 제1 단계(50)에서는 주파수 선택(예를 주어 원하는 주파수 또는 원하는 주파수 범위와 같은)이 이루어진다. 다음 단계(52)에서, 제1 DAC 워드, 예를 들어 DAC 워드 신호(31)에 포함된 중간 DAC 워드는 처음 3회 측정들을 위해서 캘리브레이션 신호(22)에 포함된 세 개의 상이한 VCO 튜닝 워드들을 이용하여 설정된다. 상술한 예정된 기준에 따라 선택된 DAC 워드는 특정 아날로그 출력 전압을 생성하는 DAC 블럭(34)의 디지털 입력 워드로 언급된다. 전형적으로, 아래 설명된 측정들에 대한 다른 DAC 워드들뿐만 아니라 중간 DAC 워드는 다수의 DAC 제어 비트들(예를 들어, 다수의 비트들)에 의해 정의되는 세트로부터 선택되며, 그것들의 선택은 또한 특정 설계(예를 들어, 선택된 코딩)에 의존한다. 보통, 예를 들어 충전 펌프 출력 다이나믹 범위(충전 펌프는 도1에 도시된 위상 검출기 모듈(21)의 일부분이다)에 의해 정의될 수 있는 VCO 튜닝 전압 신호(20)에 포함된 VCO 튜닝 전압에 대한 안전한 동작 영역이 존재한다. 중간 DAC 워드에 대한 안전한 선택은 안전 동작 영역(예를 들어, Vlow와 Vmax 사이)의 중앙에서 전압을 생성하는 하나를 선택하는 것 일 수 있다. 본 발명의 바람직한 실시예에서, 이러한 파라미터들(DAC 워드들, Vlow 및 Vmax)은 사용자가 (사용자 인터페이스(40)을 통해서) 프로그램 가능한 파라미터들이다.
다음 단계(54)에서, VCO 출력 신호(24)의 주파수는 (캘리브레이션 신호(22)에 포함된) 중간 VCO 튜닝 (캘리브레이션) 워드에서 중간 DAC 워드에 대하여 측정되고, 결과들이 저장된다. 아래 설명된 다른 VCO 튜닝 워드들뿐만 아니라, 중간 VCO 튜닝 워드는 특정 설계 및 어플리케이션의 의존적인 파라미터들이다. 그것들은 VCO의 주파수 대 VCO 튜닝 워드 특성들에 대한 양호한 모델을 용이하게 하기 위해서 (예를 들어, 사용자 인터페이스(40)를 통하여) 선택된다. 예를 들어, 만약 관심 주파수가 1815MHz이고, 6-비트 VCO가 34에서 44까지의 VCO 튜닝 워드들의 범위에서 1815MHz의 주파수를 생성할 것이라는 것이 미리 알려져 있으면, 38을 중간 VCO 튜닝 워드로 하여 VCO 튜닝 워드들을 34, 38 및 42가 되도록 구성하는 것이 최선일 수 있다.
다음 단계(56)에서, 유사한 VCO 주파수 측정들에 대한 두 개의 다른 VCO 튜닝 워드들(예를 들어, 로우와 하이)이 선택된다. 다음 단계(58)에서, VCO 출력 신호(24)의 주파수는 (캘리브레이션 신호(22)에 포함된) 로우 및 하이 VCO 튜닝 워드들에서 중간 DAC에 대하여 측정되며, 결과들이 저장된다. 다음 단계(60)에서, 캘리브레이션 신호(22)에 포함된 VCO 튜닝 워드의 성긴 추정(coarse estimate)은 예정된 기준을 사용하는 제어 및 계산 블럭(32)에서 이루어지는데, 예를 들어 3개의 VCO 튜닝 워드들에 대한 중간 DAC 워드를 이용하여, 저장된 3개의 주파수 측정 결과들을 이용하는 방정식 세트(예를 들어, 다항식 근사)를 생성함으로써, 원하는 주파수(중간 DAC 워드에)에 가장 근접한 주파수를 생성하는 VCO 캘리브레이션 워드를 찾는 방정식을 사용함으로써 이루어진다. 단계(60)은 캘리브레이션 과정의 제1 국면을 종결시킨다. 이러한 제1 국면의 목적은 캘리브레이션 신호(22)를 포함하는 VCO 튜닝 워드의 성기 추정에 대하여 주파수를 측정하는 것이다. 다음의 두 번째 국면(각각의 단계 62-68 및 70-72)은 전압 제어 발진기(VCO)(10)의 이득인 Kvco를 특성화하기 위함이다.
다음 단계(62)에서, DAC 워드 신호(31)에 포함된 최소 DAC 워드는 다음의 3회 측정을 위하여 캘리브레이션 신호(22)(예를 들어 상술한 제1 국면에서 동일한 3개의 VCO 튜닝 워드들)에 포함된 3개의 상이한 VCO 튜닝 워드들을 이용하여 설정된다. 다음 단계(64)에서, VCO 출력 신호(24)의 주파수는 3개의(로우, 중간, 하이) VCO 워드들에서 최소 DAC 워드에 대하여 측정되며, 결과들이 저장된다. 다음 단 계(66)에서, DAC 워드 신호(31)에 포함된 최대 DAC 워드는 3개의 상이한 VCO 튜닝 워드들(예를 들어, 상술한 제1 국면과 같이 동일한 3개의 VCO 튜닝 워드들)을 이용하여 다음 3회 측정을 위하여 설정된다. 다음 단계(68)에서, VCO 출력 신호(24)의 주파수는 3개의 VCO 튜닝 워드들에서 최대 DAC 워드에 대하여 측정되며, 결과들이 저장된다.
(제3 국면을 시작하는) 다음 단계(70)에서, (예를 들어, VCO 출력 전압의 안전 동작 영역 제한들을 정의하는 Vmin 및 Vmax로서 언급되는) DAC 제한 값들 및 원하는 Kvco(전압 제어 발진기(VCO)(10)의 원하는 이득)가 모듈(32)에 제공된다.(게시된 알고리즘에서의 Kvco는 MHz/V의 단위이며, 주파수 대 VCO 전압 곡선의 기울기로서 정의된다.)
다음 단계(72)에서, Kvco은 최적화되며, VCO 튜닝 워드는 추정되고 선택된다(설정된다). Kvco의 최적화 프로세스는: 성긴 VCO 튜닝을 위하여, (최소 및 최대 DAC 워드로) 다른 두 개의 측정 세트에 대한 유사한 방정식들을 생성하는 것, 상술한 바와 같이 제1 국면에서 성긴 추정에 의해 찾아진 VOC 튜닝 (캘리브레이션) 워드로 원하는 주파수를 생성하는 DAC 워드를 추정하기 위해서 이것을 사용하는 것, 및 Kvco와 Kvco_error를 계산하는 것을 포함한다. 다음으로, VCO 튜닝 워드는 오차 사인(sign) 및 원하는 주파수를 생성하는 DAC 워드에 따라 증가하거나 감소될 수 있으며, Kvco 및 Kvco_error가 다시 추정된다. 프로세스는 Kvco_error가 증가하기 시작할 때까지 계속된다. 단계(72) 동안에, 안전 동작 영역(예를 들어 단계(70)에서 주어진 DAC 워드에 대한 범위)이 초과되지 않으며, 다음의 VCO 튜닝 워드가 VCO 튜닝 워드에 대하여 원하는 범위를 초과하기 않음을 체크한다. Kvco가 상술한 바와 같이 최적화된 후에, (캘리브레이션 신호(22)에 의해 제공된) VCO 튜닝 워드가 설정된다.
이 때에, VCO 캘리브레이션 과정이 완결되며, VCO(10)은 정상 PLL 동작으로 스위치될 수 있다: PD 튜닝 전압 신호(20-1)는 인에이블되고(enabled) VCO 튜닝 전압 신호(20)는 디스에이블된다(명백히, VCO 캘리브레이션이 필요할 때는, PD 튜닝 전압 신호(20-1)는 디스에이블되고 VCO 튜닝 전압 신호(20)가 VCO 캘리브레이션 모드로 스위치되기 위해서 인에이블된다). VCO 튜닝 워드의 설정 값(found value)을 포함하는 캘리브레이션 신호(22)는 여전히 VCO(10)에 제공될 수 있으며, 대안적으로 VCO 튜닝 워드의 설정 값을 저장하기 위해서 VCO(10) 내에 메모리 셀이 존재할 수 있다.
본 발명에 따라, 추정된 DAC 워드는 튜닝 전압 신호(20)의 초기 값을 VCO 튜닝 전압 입력으로, 예를 들어, PLL이 정상 PLL 동작을 위해서 인에이블되고 튜닝 전압(20-1)이 근접한 루프 동작에 의해서 정의될 때 PLL 설정 시간을 감소시킬 수 있는 루프 필터로 유도하기 위해서 DAC 워드 신호(31)로서 설정될 수 있다(전형적으로, 루프 필터는 블럭(21)에서 포함될 수 있는 로우 패스 필터이며, PLL 아키텍쳐에 따라 위상 검출기와 VCO(10) 사이 또는 충전 펌프와 VCO(10) 사이에 포함된다).
도3에 도시된 어떤 단계들은 병렬적으로 실행될 수 있음에 유의하라. 예를 들어, 단계들(60과 62)은 동시에 수행될 수 있다. 또한 도3에 도시된 것에 유사하 지만 단순화된(예를 들어, 단지 제1 국면의 성긴 튜닝을 요구하는) 캘리브레이션 과정이 만약 설정 시간 최적화가 주요 중요성이 없다면 수신기 튜닝에 대하여 사용될 수 있다. 동일한 것들이 다이렉트 VCO 변조를 사용하지 않는 송신기 아키텍쳐들에 적용된다.
상술한 구성들은 본 발명의 원리들의 응용에 대하여 단지 예시적이라는 것이 이해될 것이다. 많은 수정들 및 대안적 구성들인 본 발명의 범위에서 벗어나지 않고 당해 기술 분야에서 숙련된 자에 의해서 발명될 수 있으며, 첨부된 청구항들은 이러한 수정들 및 구성들을 포함할 의도이다.

Claims (27)

  1. 중심 주파수를 튜닝하고 동시에 위상 고정 루프(PLL)(11)의 전압 제어 발진기(VCO)(10)의 이득 변화를 제한하는 방법으로서:
    상기 위상 고정 루프(PLL)의 캘리브레이션 제어 모듈(16)에 상기 전압 제어 발진기의 VCO 출력 신호(24)를 제공하는 단계;
    안정적인 참조 주파수를 포함하는 참조 주파수 신호(18)를 상기 캘리브레이션 제어 모듈(16)에 제공하는 단계; 및
    예정된 기준에 따라, 상기 VCO 출력 신호(24)의 중심 주파수 튜닝을 실행하고 동시에 상기 전압 제어 발진기(VCO)(10)의 이득 변화를 제한하기 위해서, 상기 캘리브레이션 제어 모듈(16)에 의해 상기 VCO 출력 신호(24) 및 참조 주파수 신호(18)에 응답하여 VCO 튜닝 전압 신호(20) 및 캘리브레이션 신호(22)를 생성하고, 이들을 상기 전압 제어 발진기(10)에 제공하는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 VCO 튜닝 전압 신호(20) 및 상기 캘리브레이션 신호(22)는 상기 예정된 기준에 따라 상기 VCO 출력 신호(24)를 분석함으로써, 그리고 선택적으로 상기 예정된 기준에 따라 미리 선택된 과거 기간들에서 상기 캘리브레이션 제어 모듈(16)에 제공된 이전의 VCO 출력 신호들(24)의 선택된 수를 분석함으로써 생성되며, 상기 미리 선택된 수는 적어도 1인 정수인 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 예정된 기준에 따른 상기 분석은 상기 VCO 출력 신호(24)의 주파수 및 상기 이전의 VCO 출력 신호들의 선택된 수를 측정하는 것, 상기 VCO 출력 신호(24)의 주파수 및 상기 이전의 VCO 출력 신호들(24)의 측정에 기반하고 상기 예정된 기준을 사용하여 상기 전압 제어 발진기(VCO)의 이득을 계산하는 것, 및 상기 분석은 상기 캘리브레이션 제어 모듈(16)의 제어 및 계산 블럭(32)에 의해 선택적으로 수행되는 것을 포함하는 방법.
  4. 제1항에 있어서, 상기 VCO 튜닝 전압 신호(20)는 상기 전압 제어 발진기(10)의 전압 제어 발진기 코어(12)에 제공되며, 선택적으로 상기 VCO 튜닝 전압 신호(20)는 아날로그 신호인 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 캘리브레이션 신호(22)는 상기 전압 제어 발진기(10)의 VOC 캘리브레이션 블럭(14)에 제공되며, 선택적으로 상기 캘리브레이션 신호(22)는 디지털 포멧이며, 상기 VOC 캘리브레이션 블럭(14)은 디지털로 제어되는 캐패시터인 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 VCO 튜닝 전압 신호(20) 및 상기 캘리브레이션 신호(22)를 생성하는 단계는:
    상기 VCO 출력 신호(24) 및 상기 참조 주파수 신호(18)에 응답하여 카운 터(36)에 의해 카운터 신호(38)를 상기 캘리브레이션 제어 모듈(16)의 제어 및 계산 블럭(32)에 제공하는 단계(상기 VCO 출력 신호(24)는 선택적으로 분할기(35)를 사용하여 주파수 도메인에서 미리 선택된 수로 나뉨); 및
    상기 카운터 신호에 응답하여 상기 제어 및 계산 블럭(32)에 의해 상기 캘리브레이션 신호(22) 및 DAC 워드 신호(31)를 생성하는 단계(상기 DAC 워드 신호(31)는 선택적으로 상기 VCO 튜닝 전압 신호(20)임)를 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 캘리브레이션 신호(22) 및 상기 DAC 워드 신호(31)는 모두 디지털 포멧이며, 상기 VCO 튜닝 전압 신호(20) 및 상기 캘리브레이션 신호(22)를 생성하는 단계는:
    상기 디지털 DAC 워드 신호(31)를 DAC 블럭(34)에 의해 상기 VCO 튜닝 전압 신호(20)로 변환하는 단계를 더 포함하며, 여기서 상기 VCO 튜닝 전압 신호(20)는 아날로그 신호인 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 상기 카운터(36), 상기 분할기(35), 및 상기 DAC 블럭(34)은 상기 캘리브레이션 제어 모듈(16) 내에 포함되는 것을 특징으로 하는 방법.
  9. 제1항에 있어서, 상기 전압 제어 발진기(VCO)(10)는 전자 통신 장치의 일부분이며, 상기 전자 통신 장치(10) 내에서 정보를 송신하거나 수신하도록 사용되는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 전자 통신 장치의 사용자는 상기 예정된 기준을 입력하기 위해서 사용자 인터페이스(40)를 통하여 제어 및 계산 블럭(32)을 프로그램하는 것을 특징으로 하는 방법.
  11. 제9항에 있어서, 상기 전자 통신 장치는 송신기 또는 수신기이거나, 상기 송신기 및 수신기 모두이거나, 휴대용 통신 장치이거나, 이동 전자 장치이거나, 이동 전화기인 것을 특징으로 하는 방법.
  12. 청구항 제1항에 인용된 어떤 구성요소에 의해 실행되도록 기재된 청구항 제1항의 방법 단계들을 수행하는 명령들을 포함하는 특성화된 컴퓨터 프로그램 코드로 컴퓨터 프로세서에 의해 실행되도록 컴퓨터 프로그램 코드를 내장한 컴퓨터로 독출 가능한 저장 구조를 포함하는 컴퓨터 프로그램 생성물.
  13. 중심 주파수를 튜닝하고 동시에 위상 고정 루프(PLL)의 전압 제어 발진기(VCO)의 이득 변화를 제한할 수 있는 전자 장치는:
    VCO 출력 신호(24)를 제공하는 전압 제어 발진기(10);
    안정적인 참조 주파수를 포함하는 참조 주파수 신호(18)를 제공하는 참조 주파수 블럭(15); 및
    예정된 기준에 따라, 상기 중심 주파수 튜닝을 실행하고 동시에 상기 전압 제어 발진기(VCO)(10)의 VCO 출력 신호(24)의 이득 변화를 제한하기 위해서, 상기 VCO 출력 신호(24) 및 상기 참조 주파수 신호(18)에 응답하여, 상기 전압 제어 발진기(10)에 VCO 튜닝 전압 신호(20) 및 캘리브레이션 신호(22)를 제공하는 캘리브레이션 제어 모듈(16)을 포함하는 전자 장치.
  14. 제13항에 있어서, 상기 VCO 튜닝 전압 신호(20) 및 상기 캘리브레이션 신호(22)는 상기 예정된 기준에 따라 상기 VCO 출력 신호(24)를 분석함으로써, 그리고 선택적으로 상기 예정된 기준에 따라 미리 선택된 과거 기간에서 상기 캘리브레이션 제어 모듈(16)에 제공된 VCO 출력 신호들(24)의 선택된 수를 분석함으로써 생성되며, 여기서 상기 미리 선택된 수는 적어도 1인 정수인 것을 특징으로 하는 전자 장치.
  15. 제14항에 있어서, 상기 예정된 기준에 따른 상기 분석은 상기 VCO 출력 신호(24)의 주파수 및 상기 이전의 VCO 출력 신호들의 선택된 수를 측정하는 것, 상기 VCO 출력 신호(24)의 주파수 및 상기 이전의 VCO 출력 신호들(24)의 측정에 기반하고 상기 예정된 기준을 사용하여 상기 전압 제어 발진기(VCO)의 이득을 계산하는 것, 및 상기 분석은 상기 캘리브레이션 제어 모듈(16)의 제어 및 계산 블럭(32)에 의해 선택적으로 수행되는 것을 포함하는 전자 장치.
  16. 제13항에 있어서, 상기 전압 제어 발진기(10)는:
    상기 VCO 튜닝 전압 신호(20)에 응답하는 전압 제어 발진기 코어(12)를 포함하며, 상기 VCO 튜닝 전압 신호(20)는 선택적으로 아날로그 신호인 것을 특징으로 하는 전자 장치.
  17. 제13항에 있어서, 상기 전압 제어 발진기(10)는:
    상기 캘리브레이션 신호(22)에 응답하는 VOC 캘리브레이션 블럭(14)를 포함하며, 여기서 상기 캘리브레이션 신호(22)는 선택적으로 디지털 포멧이며, 상기 VOC 캘리브레이션 블럭(14)은 디지털로 제어되는 캐패시터인 것을 특징으로 하는 전자 장치.
  18. 제13항에 있어서, 상기 전압 제어 발진기(VCO)(10)는 정보를 송신하거나 수신하기 위해 사용되는 것을 특징으로 하는 전자 장치.
  19. 제13항에 있어서, 상기 캘리브레이션 제어 모듈(16)은:
    상기 VCO 출력 신호(24) 또는 선택적으로 주파수 도메인에서 미리 선택된 수로 나뉘는 상기 VCO 출력 신호(24)에 응답하여, 카운터 신호(38)를 제공하는 카운터(36);
    상기 카운터 신호(38)에 응답하여, 상기 캘리브레이션 신호(22) 및 DAC 워드 신호(31)를 제공하는 제어 및 계산 블럭(32)을 포함하며, 상기 DAC 워드 신호(31) 는 선택적으로 상기 VCO 튜닝 전압 신호(20)인 것을 특징으로 하는 전자 장치.
  20. 제19항에 있어서, 상기 VCO 출력 신호(24)에 응답하여, 주파수 도메인에서 상기 미리 선택된 수로 상기 VCO 출력 신호(24)의 분할을 수행하는 분할기(35)를 더 포함하는 것을 특징으로 하는 전자 장치.
  21. 제19항에 있어서, 상기 캘리브레이션 신호(22) 및 상기 제어 PLL 신호(31)는 모두 디지털 포멧이고, 상기 캘리브레이션 제어 모듈(16)은:
    상기 제어 PLL 신호(31)에 응답하여, 상기 VCO 튜닝 전압 신호(20)를 제공하는 DAC 블럭(34)을 더 포함하며, 여기서 상기 VCO 튜닝 전압 신호(20)는 아날로그 신호인 것을 특징으로 하는 전자 장치.
  22. 제13항에 있어서, 상기 전자 장치의 사용자는 상기 예정된 기준을 입력하기 위해서 사용자 인터페이스(40)를 통하여 제어 및 계산 블럭(32)을 프로그램하는 것을 특징으로 하는 방법.
  23. 제13항에 있어서, 상기 전자 장치는 송신기 또는 수신기이거나, 상기 송신기 및 수신기 모두이거나, 전자 통신 장치이거나, 휴대용 통신 장치이거나, 이동 전자 장치이거나, 이동 전화기인 것을 특징으로 하는 방법.
  24. 중심 주파수를 튜닝하고 동시에 위상 고정 루프(PLL)의 전압 제어 발진기(VCO)의 이득 변화를 제한할 수 있는 집적 회로는:
    VCO 출력 신호(24)를 제공하는 전압 제어 발진기(10); 및
    예정된 기준에 따라, 상기 중심 주파수 튜닝을 실행하고 동시에 상기 전압 제어 발진기(VCO)(10)의 VCO 출력 신호(24)의 이득 변화를 제한하기 위해, 상기 VCO 출력 신호(24) 및 안정적인 참조 주파수를 포함하는 상기 참조 주파수 신호(18)에 응답하여, VCO 튜닝 전압 신호(20) 및 캘리브레이션 신호(22)를 상기 전압 제어 발진기(10)에 제공하는 캘리브레이션 제어 모듈(16)을 포함하는 집적 회로.
  25. 제24항에 있어서, 상기 VCO 튜닝 전압 신호(20) 및 상기 캘리브레이션 신호(22)는 상기 예정된 기준에 따라 상기 VCO 출력 신호(24)를 분석함으로써, 그리고 선택적으로 상기 예정된 기준에 따라 미리 선택된 과거 기간에서 상기 캘리브레이션 제어 모듈(16)에 제공된 VCO 출력 신호들(24)의 선택된 수를 분석함으로써 생성되며, 여기서 상기 미리 선택된 수는 적어도 1인 정수인 것을 특징으로 하는 집적 회로.
  26. 제25항에 있어서, 상기 예정된 기준에 따른 상기 분석은 상기 VCO 출력 신호(24)의 주파수 및 상기 이전의 VCO 출력 신호들의 선택된 수를 측정하는 것, 상기 VCO 출력 신호(24)의 주파수 및 상기 이전의 VCO 출력 신호들(24)의 측정에 기 반고 상기 예정된 기준을 사용하여 상기 전압 제어 발진기(VCO)의 이득을 계산하는 것, 및 상기 분석은 상기 캘리브레이션 제어 모듈(16)의 제어 및 계산 블럭(32)에 의해 선택적으로 수행되는 것을 포함하는 집적 회로.
  27. 제24항에 있어서, 상기 안정적인 참조 주파수를 포함하는 상기 참조 주파수 신호를 제공하는 참조 주파수 블럭(15)을 더 포함하는 집접 회로.
KR1020077015022A 2004-12-30 2005-11-14 전압 제어 발진기의 중심 주파수의 튜닝 및 이득 변화의제한 KR100947529B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/027,563 2004-12-30
US11/027,563 US7142062B2 (en) 2004-12-30 2004-12-30 VCO center frequency tuning and limiting gain variation

Publications (2)

Publication Number Publication Date
KR20070086840A true KR20070086840A (ko) 2007-08-27
KR100947529B1 KR100947529B1 (ko) 2010-03-12

Family

ID=36614545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077015022A KR100947529B1 (ko) 2004-12-30 2005-11-14 전압 제어 발진기의 중심 주파수의 튜닝 및 이득 변화의제한

Country Status (5)

Country Link
US (1) US7142062B2 (ko)
EP (1) EP1831999A4 (ko)
KR (1) KR100947529B1 (ko)
CN (1) CN101091316B (ko)
WO (1) WO2006070224A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200070019A (ko) 2018-12-08 2020-06-17 이희진 온열이 가능한 자동식 애견 방석

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171170B2 (en) 2001-07-23 2007-01-30 Sequoia Communications Envelope limiting for polar modulators
US6985703B2 (en) 2001-10-04 2006-01-10 Sequoia Corporation Direct synthesis transmitter
US7489916B1 (en) 2002-06-04 2009-02-10 Sequoia Communications Direct down-conversion mixer architecture
US7496338B1 (en) 2003-12-29 2009-02-24 Sequoia Communications Multi-segment gain control system
US7609118B1 (en) 2003-12-29 2009-10-27 Sequoia Communications Phase-locked loop calibration system
US7522017B1 (en) 2004-04-21 2009-04-21 Sequoia Communications High-Q integrated RF filters
US7672648B1 (en) 2004-06-26 2010-03-02 Quintics Holdings System for linear amplitude modulation
US7742553B1 (en) * 2005-01-14 2010-06-22 Xilinx, Inc. VCO initial frequency calibration circuit and method therefore
US7548122B1 (en) 2005-03-01 2009-06-16 Sequoia Communications PLL with switched parameters
US7479815B1 (en) 2005-03-01 2009-01-20 Sequoia Communications PLL with dual edge sensitivity
US7675379B1 (en) 2005-03-05 2010-03-09 Quintics Holdings Linear wideband phase modulation system
US8073042B1 (en) * 2005-04-13 2011-12-06 Cypress Semiconductor Corporation Recursive range controller
US7595626B1 (en) 2005-05-05 2009-09-29 Sequoia Communications System for matched and isolated references
CN101496285A (zh) 2006-05-16 2009-07-29 巨杉通信公司 用于直接调频系统的多模式压控振荡器
US8090335B1 (en) 2006-07-11 2012-01-03 Xilinx, Inc. Method and apparatus for an adaptive step frequency calibration
US7679468B1 (en) 2006-07-28 2010-03-16 Quintic Holdings KFM frequency tracking system using a digital correlator
US7522005B1 (en) 2006-07-28 2009-04-21 Sequoia Communications KFM frequency tracking system using an analog correlator
US7894545B1 (en) 2006-08-14 2011-02-22 Quintic Holdings Time alignment of polar transmitter
US7920033B1 (en) 2006-09-28 2011-04-05 Groe John B Systems and methods for frequency modulation adjustment
KR100864721B1 (ko) 2007-01-24 2008-10-23 삼성전자주식회사 디지털 제어 발진기
US7675373B2 (en) * 2007-05-29 2010-03-09 Infineon Technologies Ag Voltage controlled oscillator circuit and a method for configuring a voltage controlled oscillator circuit
CN101322647B (zh) * 2007-06-15 2010-09-29 Ge医疗系统环球技术有限公司 磁共振成像设备和射频发射增益设置方法
US7609122B2 (en) * 2007-10-05 2009-10-27 Silicon Storage Technology, Inc. Method and system for calibration of a tank circuit in a phase lock loop
US8674771B2 (en) * 2008-01-29 2014-03-18 Broadcom Corporation Fixed bandwidth LO-GEN
US20100007392A1 (en) * 2008-07-09 2010-01-14 Mediatek Inc. Crystal auto-calibration method and apparatus
US8143958B2 (en) * 2009-05-20 2012-03-27 Qualcomm, Incorporated Systems and methods for self testing a voltage controlled oscillator in an open loop configuration
US20110195679A1 (en) * 2010-02-11 2011-08-11 Qualcomm Incorporated Ic component benchmarking without external references
CN102868399B (zh) * 2012-10-11 2015-01-21 广州润芯信息技术有限公司 锁相环频率综合器和锁相环失锁检测及调节方法
TWI630798B (zh) 2014-02-07 2018-07-21 美商線性科技股份有限公司 任意相位軌道的頻率合成器
US9337850B2 (en) * 2014-07-30 2016-05-10 Nxp, B.V. All-digital phase-locked loop (ADPLL) with reduced settling time
US9325324B1 (en) * 2014-12-17 2016-04-26 Stmicroelectronics International N.V. Phase locked loop (PLL) circuit with compensated bandwidth across process, voltage and temperature
CN112953523B (zh) * 2019-12-11 2022-08-09 上海交通大学 适用于模数转化器中环形压控振荡器的pvt数字校准方法
CN113644912B (zh) * 2021-07-27 2024-04-16 矽力杰半导体技术(杭州)有限公司 锁相环电路及其控制方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625325A (en) * 1995-12-22 1997-04-29 Microtune, Inc. System and method for phase lock loop gain stabilization
US6137372A (en) * 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US6327463B1 (en) * 1998-05-29 2001-12-04 Silicon Laboratories, Inc. Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications
US6233441B1 (en) * 1998-05-29 2001-05-15 Silicon Laboratories, Inc. Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications
US6308055B1 (en) 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
JP2000188527A (ja) 1998-12-22 2000-07-04 Sanyo Electric Co Ltd 電圧制御発振器
US6211745B1 (en) 1999-05-03 2001-04-03 Silicon Wave, Inc. Method and apparatus for digitally controlling the capacitance of an integrated circuit device using mos-field effect transistors
KR100295812B1 (ko) * 1999-06-18 2001-07-12 서평원 고속 위상검출기를 이용한 디지털 위상동기루프
US6545547B2 (en) 2000-08-18 2003-04-08 Texas Instruments Incorporated Method for tuning a VCO using a phase lock loop
US6552618B2 (en) * 2000-12-13 2003-04-22 Agere Systems Inc. VCO gain self-calibration for low voltage phase lock-loop applications
US6583675B2 (en) 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
JP3808338B2 (ja) * 2001-08-30 2006-08-09 株式会社ルネサステクノロジ 位相同期回路
US6825785B1 (en) * 2002-02-28 2004-11-30 Silicon Laboratories, Inc. Digital expander apparatus and method for generating multiple analog control signals particularly useful for controlling a sub-varactor array of a voltage controlled oscillator
US7103337B2 (en) * 2002-05-31 2006-09-05 Hitachi, Ltd. PLL circuit having a multi-band oscillator and compensating oscillation frequency
EP1460762B1 (en) * 2003-03-18 2008-11-05 Texas Instruments Incorporated High-speed, accurate trimming for electronically trimmed VCO

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200070019A (ko) 2018-12-08 2020-06-17 이희진 온열이 가능한 자동식 애견 방석

Also Published As

Publication number Publication date
US7142062B2 (en) 2006-11-28
CN101091316B (zh) 2011-02-23
CN101091316A (zh) 2007-12-19
KR100947529B1 (ko) 2010-03-12
EP1831999A1 (en) 2007-09-12
WO2006070224A1 (en) 2006-07-06
US20060145769A1 (en) 2006-07-06
EP1831999A4 (en) 2009-12-02

Similar Documents

Publication Publication Date Title
KR100947529B1 (ko) 전압 제어 발진기의 중심 주파수의 튜닝 및 이득 변화의제한
US7148760B2 (en) VCO gain tuning using voltage measurements and frequency iteration
US7714665B2 (en) Harmonic characterization and correction of device mismatch
US7439817B2 (en) Frequency tuning range extension and modulation resolution enhancement of a digitally controlled oscillator
US7800452B2 (en) Phase locked loop circuit
US6677788B2 (en) Semiconductor integrated circuit
US7755443B2 (en) Delay-based modulation of RF communications signals
US20110275341A1 (en) Ip2 calibration measurement and signal generation
Staszewski et al. Just-in-time gain estimation of an RF digitally-controlled oscillator for digital direct frequency modulation
US8040190B2 (en) Phase-locked loop
WO2010025563A1 (en) Method and system for calibrating a frequency synthesizer
KR20120101332A (ko) Ｐｌｌ 회로 및 그것을 탑재한 무선 통신 장치
US10236898B2 (en) Digital synthesizer, communication unit and method therefor
CN104488194A (zh) 确定振荡器增益的系统和方法
Staszewski et al. RF built-in self test of a wireless transmitter
US7236063B2 (en) Broadband modulation PLL, and modulation factor adjustment method thereof
TW201914215A (zh) 控制數位控制振盪器的方法
US20110260761A1 (en) Temperature compensation in a phase-locked loop
Kim et al. Self-calibrated digital two-point modulator for BLE RF transmitter
Bashir et al. Numerical model of an injection-locked wideband frequency modulator for polar transmitters
US11811415B2 (en) Direct digital synthesizer with frequency correction
US11171625B1 (en) Increasing yield and operating temperature range of transmitters
JPS60154716A (ja) デジタル制御型温度補償発振器
Ruffieux et al. MEMS-based all-digital frequency synthesis for ultralow-power radio for WBAN and WSN applications
Staszewski et al. Just-in-time gain estimation of an RF digitally-controlled oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee