TW201914215A - 控制數位控制振盪器的方法 - Google Patents
控制數位控制振盪器的方法 Download PDFInfo
- Publication number
- TW201914215A TW201914215A TW107129447A TW107129447A TW201914215A TW 201914215 A TW201914215 A TW 201914215A TW 107129447 A TW107129447 A TW 107129447A TW 107129447 A TW107129447 A TW 107129447A TW 201914215 A TW201914215 A TW 201914215A
- Authority
- TW
- Taiwan
- Prior art keywords
- digitally controlled
- frequency
- controlled oscillator
- gain
- oscillator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1218—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the generator being of the balanced type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
- H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1296—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the feedback circuit comprising a transformer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0072—Frequency hopping and enabling of rapid frequency changes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本公開提供用於使數位控制振盪器在多個通道中跳躍的系統和方法,其中數位控制振盪器的增益KDCO是頻率的非線性函數。產生對應於多個通道中的第一通道的第一標準化調諧字組。在對應於第一通道的第一頻率下,基於頻率的非線性函數或基於頻率的非線性函數估計產生第一標準化增益乘數X。用第一標準化調諧字組乘以第一標準化增益乘數X以獲得第一振盪器調諧字組。將第一振盪器調諧字組輸入至數位控制振盪器以使得數位控制振盪器跳躍到第一通道。一種用於在多個相應頻率下的多個通道中跳躍的系統,其包括鎖相回路、數位控制振盪器、增益乘數產生器以及算術模組。
Description
本發明的實施例是有關於一種控制數位控制振盪器的方法。
全數位鎖相回路(all-digital PLL;ADPLL)廣泛用於高級互補金屬氧化物半導體(complementary metal-oxide-semiconductor;CMOS)型的半導體元件。在所述半導體元件中,所述全數位鎖相回路採用電壓控制振盪器(voltage-controlled oscillator;VCO)(例如數位控制振盪器)的自然精細解析度,相比於模擬鎖相回路減少了面積和功耗。
在一些實施例中,本申請提供一種用於控制數位控制振盪器的方法,所述方法包括:產生對應於多個通道的第一通道的第一標準化調諧字組;在對應於所述第一通道的第一頻率下,基於頻率的非線性函數或所述頻率的非線性函數的估計產生第一標準化增益乘數;使所述第一標準化調諧字組與所述第一標準化增益乘數相乘以得到第一振盪器調諧字組;以及將所述第一振盪器調諧字組輸入至所述數位控制振盪器以使得所述數位控制振盪器跳躍到所述第一通道。
在一些實施例中,本申請提供一種用於控制數位控制振盪器的系統,所述系統包括:鎖相回路,配置成產生多個標準化調諧字組,所述多個標準化調諧字組的每一個對應於多個通道中的相應通道;數位控制振盪器,具有是頻率的非線性函數的增益;增益乘數產生器,配置成產生多個標準化增益乘數,所述多個標準化增益乘數的每一個在所述多個通道中的通道的相應頻率下是基於參考頻率f R
和所述頻率的非線性函數,或所述頻率的非線性函數的估計;以及算術模組,配置成基於相應標準化調諧字組和相應標準化增益乘數產生多個振盪器調諧字組,其中所述數位控制振盪器基於所述多個振盪器調諧字組中的相應振盪器調諧字組在所述多個通道當中跳躍。
在一些實施例中,本申請提供一種標準化數位控制振盪器,包括:數位控制振盪器,具有是頻率的非線性函數的增益;增益乘數產生器,配置成產生多個標準化增益乘數,在多個頻率中的相應頻率下,所述多個標準化增益乘數的每一個是基於參考頻率f R
以及所述頻率的非線性函數,或所述頻率的非線性函數的估計;以及算術模組,配置成基於所述多個標準化增益乘數的每一個產生相應振盪器調諧字組,所述數位控制振盪器基於每一振盪器調諧字組產生相應頻率。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述元件和佈置的特定實例以簡化本公開。當然,這些只是實例且並不意欲為限制性的。另外,本公開可以在各種實例中重複參考標號及/或字母。此重複是出於簡化和清楚的目的,且本身並不規定所論述的各種實施例和/或配置之間的關係。
此外,為易於描述,本文中可使用空間相對術語,例如“在…下方”、“下方”、“下部”、“在…上方”、“上部”以及其類似者,來描述如圖式中所示出的一個元件或特徵與另外一或多個元件或特徵的關係。除圖中所描繪的定向之外,空間相對術語意圖涵蓋在使用或操作中的裝置的不同定向。設備可以其它方式定向(旋轉90度或處於其它定向),且本文中所使用的空間相對描述詞同樣可相應地進行解釋。
數位控制振盪器可以各種形式實施。舉例來說,電感-電容(LC)型的數位控制振盪器(也可被稱作電感-電容槽路(tank))可實現較低功率消耗下改進的相位雜訊(phase noise;PN),其具有低頻率推移以及對製程和溫度變化的抗擾性。然而,電感-電容型數位控制振盪器在整個調諧帶內具有強烈的非線性行為。此非線性可導致潛在的穩定性問題,且可增加環路行為(loop’s behavior)的不確定性。在一些實施例中,本文中描述的系統和方法涉及用於補償數位控制振盪器(數位控制振盪器)增益非線性行為的技術以及相關系統和裝置。其它實施例描述基於內插的補償技術用於數位控制振盪器增益的三次方行為以及相關系統和裝置,例如基於中心線性內插的補償技術、系統以及裝置。舉例來說,某些實施例描述時鐘脈衝振盪(clock generation)技術、電感-電容槽路振盪器(電壓控制振盪器/數位控制振盪器)、非線性振盪器增益、線性內插技術、跳頻和/或快速鎖定,以及其適合的組合。
本文中的某些實施例描述用數位控制振盪器產生穩定且精細調諧的頻率,例如以供用於在數位電路(例如,電腦處理器)中產生時鐘信號;產生跳頻信號,例如以供用於蜂窩式(cellular)通信;以及其類似者。某些實施例描述一種用於將鎖相回路(例如,全數位鎖相回路)鎖定為由數位控制振盪器產生頻率的方法,所述數位控制振盪器展現隨頻率變化的非線性增益且因此原本可能難以在鎖相回路的情況下鎖定至穩定。某些實施例提供以下優勢中的一或多個:數位控制振盪器增益的非線性行為可經預測,且由此用於在鎖相回路的情況下鎖定至數位控制振盪器的頻率而無需在運行時測量數位控制振盪器的頻率,且因此提供以下中的一或多個:(1)在鎖定至數位控制振盪器的頻率時減少相位誤差;(2)更快速地鎖定至數位控制振盪器的頻率;(3)更精細地調諧數位控制振盪器的頻率;以及(4)更穩定地產生時鐘信號或通信頻率。
本公開的實例方法、系統以及裝置的細節描述於所附公開內容和圖式中。應注意,本技術不限於矽類數位控制振盪器或具有三次方增益行為的數位控制振盪器,而是也適用於基於其它材料和/或具有其它非線性行為的數位控制振盪器。
圖1A描繪根據一些實施例的標準化數位控制振盪器硬體抽象層的實例圖式。數位控制振盪器抽象層100可包括鎖相回路(例如,全數位鎖相回路110)和耦合到所述鎖相回路的電壓控制振盪器(例如,數位控制振盪器120)。數位控制振盪器120的增益KDCO
可具有非線性行為,全數位鎖相回路110可配置成補償此類非線性行為。舉例來說,被定義為在頻率f的至少一些範圍內,數位控制振盪器120的增益KDCO
可隨頻率f的三次方函數而變化,且全數位鎖相回路110可以例如本文中所提供的方式配置成產生可用於補償數位控制振盪器增益KDCO
的非線性(例如,三次方)行為的標準化增益乘數x。舉例來說,全數位鎖相回路 110可包括:增益估計模組112,其以例如本文中所描述的方式配置成基於增益KDCO
或估計增益和全數位鎖相回路所產生的參考頻率fR
來計算標準化增益乘數x;增益乘數產生器(multiplexer;MUX)114,其配置成基於計算“完成”信號而在標準化增益乘數x與初始增益乘數x0
之間進行選擇;以及算術模組116,其配置成基於x而產生振盪器調諧字組(oscillator tuning word;OTW)。全數位鎖相回路 100可包括配置成將振盪器調諧字組提供至數位控制振盪器 120的輸出端(例如,算術模組116的輸出端),所述數位控制振盪器基於所述振盪器調諧字組產生具有高準確度和相位穩定性的頻率。
圖1A繪示根據一些實施例的及時數位控制振盪器增益校準流程。在圖1A中,x指數位控制振盪器增益標準化值,NTW指標準化調諧字組,且OTW指振盪器調諧字組。初始值x0
用於開始的振盪器調諧字組計算。隨後,相對於原始鎖定頻率f0
的頻率改變Δf和數位控制振盪器增益變數ΔKDCO
可或將被引入至增益估計模組(計算器)112中以產生標準化增益乘數x(計算值),所述標準化增益乘數被提供至增益乘數產生器114。增益乘數產生器114基於計算“完成”信號而在初始值x0與標準化增益乘數x之間進行選擇。在計算完成時,新的且正確的標準化值x可或將代替初始值x0,且可在算術模組116處乘以標準化調諧字組以獲得輸入至數位控制振盪器 120的振盪器調諧字組。數位控制振盪器120將在校正(例如,三次方規則校正)之後輸出正確的頻率。算術模組116和數位控制振盪器 120的功能可一起組成函數122。
在一些實施例中,聯繫數位控制振盪器的頻率階躍(step)ΔfT
與所述數位控制振盪器的可切換電容ΔCT
的關係式由公式(1)控制或可表達為公式(1),所述數位控制振盪器例如圖1A中示出的數位控制振盪器 120,其具有例如圖7中示出的數位控制振盪器增益變數:
(1)
其中L為電感-電容槽路電感。L和ΔCT兩者均為穩定製程、電壓以及溫度(process, voltage, and temperature;PVT)的常量。在一些實施例中,L和ΔCT
為方程右側唯一的未知數且受製程、電壓以及溫度變化,因此將其以乘積形式組合在一起是合理的。共振頻率f受電感-電容槽路的總電容C控制。f通過全數位鎖相回路環路運算而精確已知(在頻率控制字組(frequency control word;FCW)解析度1.5 Hz/LSB內)。
因為KDCO
=|ΔfT
|,所以公式(1)可重寫為公式(2):
(2)
取得KDCO
相對於頻率f的導數,產生公式(3):
(3)
在一些實施例中,增益KDCO
估計值以例如本文中其它處所描述的方式由增益估計模組112產生,且在全數位鎖相回路頻率合成器中用於例如提供至增益乘數產生器114的數位控制振盪器標準化增益乘數值x的分母,以用於例如圖1A中所示基於增益KDCO
估計值和外部參考頻率fR
(該參考頻率可由全數位鎖相回路110產生)而產生x。在一些實施例中,可使用公式(4)來產生增益乘數x的值:
(4)
在一些實施例中,此方程的示例性目的是便利地分離整個系統中的相位和頻率資訊與通常影響數位控制振盪器120的增益KDCO
的製程、電壓以及溫度變化。舉例來說,可使用 將頻率資訊標準化為外部參考頻率fR
的值。此標準化可替代地在數位控制振盪器內執行,例如,在例如圖1B中所示的標準化數位控制振盪器(normalized DCO;nDCO)130內執行,所述圖1B描繪根據一些實施例的及時數位控制振盪器增益校準流程的實例圖式。說明性地,在一些實施例中,標準化數位控制振盪器的數位輸入為定點標準化調諧字組,其整數部分LSB可對應於fR。在一些實施例中,fR
/為數位控制振盪器增益估計準確度的程度,且影響頻率調製的精確度。在一些實施例中,由函數122所指示的算術模組116和數位控制振盪器120的功能可由標準化數位控制振盪器130表示,且更確切地由數位控制振盪器增益標準化模組132和數位控制振盪器 134表示。
基於所估計增益的標準化增益乘數x可表達為x =fR
/,或替代地,基於實際增益DCO
的標準化增益乘數x可表達為x =fR
/KDCO
。在任一實施例中,可使用專用硬體或軟體模組(例如,圖1A中所示的增益估計模組112和增益乘數產生器114),通過及時方法基於每個封包來執行x的產生。即使及時方法在本質上可以是數位(例如數位Δf類比及/或數位振盪器調諧字組測量值),測量振盪器調諧字組可能存在相當大量的差異。在一些實施例中,通過求平均值減小測量差異。在一些實施例中,為了節省功率消耗,產生能夠通過多個封包測量增益KDCO
的需求。
為了進一步減小數位解碼的設計複雜度,可使用一或多個線性功能,例如使用線性內插估計數位控制振盪器增益的非線性(例如三次方)表現。舉例來說,在一些實施例中,採用隨頻率變化的x =fR
/KDCO
(例如,基於實際數位控制振盪器增益KDCO
而不是估計數位控制振盪器增益)的導數產生公式(5):
(5)
其可方便地寫成公式(6):
(6)
公式(6)揭露,在一些實施例中,數位控制振盪器增益變數ΔKDCO
大致是頻率變數的3倍。
圖2以圖形方式繪示覆蓋所有全球行動通訊系統從直流至核心數位控制振盪器頻帶所需的頻率4000 MHz的較寬頻率跨度上的公式(2)中的三次方關係。核心數位控制振盪器可以由利用核心數位控制振盪器的應用程式使用的頻率的倍數來操作。核心數位控制振盪器的頻率可分頻下降(devided down)至由應用程式使用的頻率。舉例來說,核心數位控制振盪器以高頻帶全球行動通訊系統(1800 MHz和1900 MHz)頻率的雙倍操作。在其它頻帶中,核心數位控制振盪器可以使用核心數位控制振盪器的的頻率的4倍操作。允許核心數位控制振盪器以更廣頻率範圍操作。
圖3A以圖形方式繪示覆蓋四個全球行動通訊系統TX頻帶和RX頻帶的頻率跨度上的公式(2)的三次方關係。四個全球行動通訊系統 TX頻帶和RX頻帶包括850 MHz、900 MHz、1800 MHz以及1900 MHz頻帶。還繪示兩個極值點之間的線性內插以證明完整頻率範圍上的彎曲程度。圖3B描繪覆蓋四個全球行動通訊系統TX頻帶和RX頻帶的頻率跨度上的內插誤差。2.6%的最大KDCO
內插誤差對於覆蓋完整全球行動通訊系統頻譜的線性內插過高且圖中未繪示。
圖4A和圖4B類似於圖3A和3B,但它們覆蓋DCS-1800頻帶。圖4B將線性內插誤差描繪為僅0.14%,因此能夠在單一頻帶內的KDCO
值之間延展似乎是可實行的。
圖5描繪覆蓋四個全球行動通訊系統TX譜帶和RX譜帶的頻率跨度上的逆三次方關係,以及兩個極值點之間的線性內插以證明整個頻率範圍上的彎曲程度。
圖6描繪KDCO
補償演算法的流程圖。來自不同頻率處的封包的x = fR
/KDCO
估計可能與頻率無關或由逆三次方公式(4)或線性內插標準化,如圖6中所描繪。在步驟210處,確定完成封包的頻率,且在步驟220處,確定x的值。x的標準化值可由x0
[k]表示,其中k是樣本指數,且其對應於優選地位於全球行動通訊系統頻帶中間的某一頻率f0
。在步驟230處基於線性內插計算的標準化值x0
由公式(7)表示:
(7)
項次y0
[k]針對特定封包頻率f去標準化,使得y[k]可用作數位控制振盪器增益乘數。在此方法中,考慮到過多雜訊,及時計算樣本並未立即由標準化增益乘數取代,而是輸入到濾波演算法。隨後,在步驟240處,根據公式(8)中的“漏(leaky)積分器”的公式執行濾波:
(8)
其中α是一階無限脈衝回應(infinite impulse response;IIR)濾波器且y0
[k]是濾波標準化值。出於實際實施原因,α = 2-λ
其中λ是整數。因此,相乘可實現為右側位元移位(right bit shift)運算。
在步驟250處,確定新封包頻率f。在步驟260處計算的濾波乘數y的去標準化方程在公式(9)中所繪示:
(9)
在公式(9)中,y對應於數位控制振盪器增益變數ΔKDCO
,f0
對應于增益變數是100%的頻率,且y0
對應于增益變數是100%的數位控制振盪器增益變數ΔKDCO
的值。在步驟270處,y的計算值寫入及/或輸出為數位控制振盪器增益乘數。
圖7描繪根據一些實施例的數位控制振盪器增益變數與振盪頻率f的三次方規則曲線的實例圖式。圖7繪示後類比值的數位控制振盪器增益變數包括電磁(EM)類比之後的寄生電阻電容(RC)提取和電感。菱形指示選定頻率處的數位控制振盪器的類比增益,實心曲線指示擬合類比增益的多項式。已發現在一些實施例中,曲線可大約由具有較高相關性的三階多項式(例如,以Y=aX3
+bX2
+cX+d形式),即,以頻率的三次函數形式表示。在一些實施例中,數位控制振盪器頻率在藍牙頻帶處雙倍運算(例如在大約4.8 GHz處運算且頻率隨後減半到大約2.4 GHz,以便使用在可能需要在藍牙頻帶中直接產生頻率的更小的元件)。舉例來說,非線性數位控制振盪器增益變數可在GHz頻帶中。
減少的數位設計可得益於從三次方多項式到線性方程的簡化。舉例來說,圖8描繪根據一些實施例的從曲線的中心使用線性內插的所述曲線的實例圖式。圖8繪示以虛線310形式的來自公式(9)的線性內插的數位控制振盪器增益變數的示例性實施例,以菱形(對應於圖7中所示的菱形)形式的數位控制振盪器類比增益,以及以實心曲線320形式的數位控制振盪器增益三次擬合(對應於圖7中所示的曲線)。在此示例性實施例中,實心曲線320可由y = -6.5668x3
+ 98.228x2
- 488.77x + 810.12表示。在一些實施例中,線性內插將或可能產生相對較大的預測誤差於數位控制振盪器增益的三次方非線性曲線的操作頻率的中間。因此,在一些實施例中,可使用不同線性方程式(例如,圖8中所示的諸如以直線、實線330、實線340形式繪示的中心線性內插)以便減小預測誤差。在一些此配置中,可存在兩個公式F1(對應於線330)和公式F2(對應於線340),每一者在(f-f0
)/f0
之前與具有不同參數y0的公式(9)相同。舉例來說,在示例性實施例中,在F1中,y0
的變化值可從3到2.8(或其它合適的值),及/或在公式F2中,y0
的值可從3變化到3.3(或其它合適的值)。應瞭解,y0
的特定值可取決於曲線的中心點(對應於圖8中的點350)和三次方效果,且公式F1和公式F2中的y0
的值不限於大於或小於y0
的原始值。另外或替代地,應瞭解如果三次多項式不是以曲線的非線性部分形式,那麼從開始到結尾的線性內插(例如圖8中所示的線310)還可滿足恰當地用於系統設計的精確性。另外或替代地,應瞭解實心直線330、實心直線340的中點350不限於操作頻帶的中心,而是實際上可由系統設計和設計複雜度調整。
圖9描繪根據一些實施例的用於通道跳躍的完整數位控制振盪器增益校準流程的實例圖式。舉例來說,圖9繪示本文中所提供的示例性實施例的細節。開始時例如參考公式(1)匯出三次方式(操作510),例如本文中所描述。可任選地添加電感L(f)效果(操作520)。對於受限制解析度,電感變數應考慮在內,然而,電感L(f)不限於(例如,不必要)以電流形式添加,這是因為其對操作頻率產生影響相對輕微。
在匯出數位控制振盪器的非線性增益(操作530)之後,可用線性內插於減小頻率誤差(操作540),例如諸如本文中參考公式(7)和圖8所描述的中心線性內插。舉例來說,在一些實施例中,在上頻帶和下頻帶中將存在兩個公式(公式F1、公式F2),但應瞭解其不僅限於兩個。對於更精確預測,可存在若干公式以類比真實非線性(例如,三次方)規則。如果設計複雜度並不必考慮,那麼也可跳過線性內插。純非線性(例如,三次方)多項式可嵌入到系統中。
因為數位控制振盪器的增益隨頻率變化而非線性地變化,用於補償此非線性的估計值類似地可隨頻率變化而改變。因此,在將由數位控制振盪器產生的每一不同通道(頻帶)中,差異可能存在用於產生線性公式(F1、F2)的數位控制振盪器增益。在一些實施例中,可通過將Δf採用到方程中來計算估計數位控制振盪器增益。可替代地,數位控制振盪器增益的不同值KDCO
1…KDCO
N可存儲在查閱資料表中且基於通道(頻帶)選擇(操作550)而選擇。舉例來說,當系統接收通道跳躍(頻率更改/頻率鎖定)請求時,數位控制振盪器振盪器調諧字組計算器可使用查閱資料表來得到對應數位控制振盪器增益以獲得精確輸出頻率且基於其產生振盪器調諧字組(操作560),所述振盪器調諧字組提供到數位控制振盪器(操作570)以藉由數位控制振盪器產生頻率,舉例來說,所述頻率是由如圖10A所示的應用程式使用的所需頻率fckv
的兩倍。
在本文中的某些實施例中,預測的數位控制振盪器增益可接近實際矽表現,此可在相位鎖定過程的開始處明顯地減小全數位鎖相回路中的相位誤差。因此,此技術還可有助於改善鎖定時間和穩定時間。
圖10A描繪根據一些實施例的鎖相回路和數位控制振盪器硬體的實例圖式,且圖10B到圖10E描繪在根據一些實施例的圖10A的鎖相回路和數位控制振盪器硬體中的不同位置處的信號或操作的曲線的實例圖式。在圖10A中所示的實例中,數位控制振盪器640的增益非線性的多階補償可由鎖相回路600(例如,APDLL)執行。舉例來說,在第一級處,任意通道CH,本文是CH20(頻率fCH20
的通道20),用作中心點,且由此頻道頻率的鎖相回路600產生的頻率控制字組輸入到第一算術模組610,例如第一乘數模組。另外,用於任意通道的第一補償因數由鎖相回路600產生且輸入到第一算術模組610。舉例來說,第一補償因數可為或包括任意通道CH(例如CH20)處的標準化增益KDCO
(數位控制振盪器增益)。應注意,可例如通過校準數位控制振盪器而精准地得知KDCO,CH20
。鎖相回路600可包括用於以類似于本文中參考圖1A所描述的方式產生用於CH20的x(CH) = fR
/KDCO,CH
模組(例如,增益估計模組和增益乘數產生器)。鎖相回路600的算術模組610可配置成使FCWCH20與標準化增益乘數x(CH20)相乘得到初級振盪器調諧字組,在圖10A中稱為OTWPRE
。如圖10B所示,線612表示不具有通道(三次方)補償的數位控制振盪器頻率,線614表示具有例如由算術模組610和算術模組620施加的通道補償的數位控制振盪器頻率,且線616表示不具有例如在下文進一步描述的二進位誤差補償的數位控制振盪器頻率。
圖10A中所示的鎖相回路600的算術模組620可配置成補償非線性控制字組。舉例來說,給定頻率(通道)下數位控制振盪器的增益KDCO
可使用上文公式(2)來表達,且所述頻率(通道)下KDCO
的導數可使用上文公式(3)來表達。在圖10A中所示的實例中,針對特定通道CH,所述通道的估計增益可表達為:
(10)
且所述通道的標準化增益乘數x(CH)可表達為:
(11)
算術模組620(例如,乘數模組)可配置成使OTWPRE
與x(CH)相乘,以產生用於通道CH下特定跳躍頻率的輸出OTWHOP
。如圖10C中所示,與不具有通道補償的平直數位控制振盪器增益(線624)相比,此運算可產生大體上線性的估計數位控制振盪器增益(線622)。
圖10A中所示的鎖相回路600的算術模組630(例如,求和模組)可配置成將OTWHOP
變換成圖10D中的圖表632中所描繪的二進位碼,且配置成為了補償二進位控制中的任何非線性而使用以例如圖10C中所示的方式存儲頻率相關二進位誤差(LSB)的查閱資料表(look-up table;LUT)。任意通道下第三算術模組630的輸出(例如,CH20或其它合適的通道的OTWCH
,其可對應於標準化頻率控制字組)可在鎖相回路600的輸出端處提供且隨後輸入至數位控制振盪器640。在例如通過鎖相回路600的算術模組610、算術模組620以及算術模組630執行補償之後,數位控制振盪器 640的頻率控制字組輸入對於所述通道將為基本上線性的,且所有通道上的增益KDCO
將為基本上恒定的。如圖10E中所示,數位控制振盪器增益KDCO
跨越通道CH1至通道CH40的範圍。線642對應於無通道補償的數位控制振盪器增益,線646對應於無二進位誤差補償的數位控制振盪器增益,且線644對應於補償之後的數位控制振盪器增益。
在一個示例性實施方案中,通道CH和CH20為藍牙頻帶的兩倍,且數位控制振盪器640的輸出經輸入至算術模組650(例如,配置成將數位控制振盪器輸出除以2的模組),使得與在藍牙頻帶內直接產生數位控制振盪器輸出可能需要的模組大小相比,鎖相回路600及數位控制振盪器可具有相對較小模組。所需藍牙頻率由fckv
表示。
圖11描繪根據一些實施例的數位控制振盪器增益變數與振盪頻率的曲線的實例圖式。在圖11中,可以看出,類比數位控制振盪器(正方形)的增益變化相對接近於矽數位控制振盪器(菱形)的所測量增益變化,且兩者的增益變化大體上均為線性的(虛線)。
圖12描繪根據一些實施例的用於通道跳躍的數位控制振盪器電路1200(例如,數位控制振盪器電路120或數位控制振盪器電路640)的實例圖式。圖12的數位控制振盪器電路1200為耦合的變換器,且具有五種開關電容器(sw-cap)調諧組(tuning bank):用於鎖相回路環路鎖定的PVT、COAR及FINE,以及用於2點調製的HOP及FM。舉例來說,FM組可用于高斯頻移鍵控(Gauss Frequency Shift Keying;GFSK)調製。Hop1/Hop2組可覆蓋零跳躍時間的通道跳躍頻率。變換器匝比N=2及耦合係數(k=0.74)可設計以將被動電壓增益從跨導體對的汲極側提供至柵極側,由此將環路增益提高50%,且改進在較低供電0.23 V下的啟動。PVT組可為單位加權的(unit-weighted),且可提供相對大的10.2 MHz步進。PVT組可分成主要變換器(1)和次要變換器(2),以實現最大Q因數提高(Q-factor enhancement)。為確保每一調諧組中的充分覆蓋率,在一些實施例中,COAR組具有0.48 MHz的步進尺寸,且FINE組具有最細解析度(例如,16 kHz)以便消除大功耗數位控制振盪器抖動(dithering)的需要。為了實現最細解析度,FINE組可連接至初級線圈以得益於1/N2
的電容轉換。在一個示例性實施例中,FM開關電容器組可包括128單位加權的16 kHz單位,以便覆蓋±250 kHz的高斯頻移鍵控調製範圍。圖12的數位控制振盪器硬體的元件的示例性特性列於下表中:
振盪器調諧字組,例如是數位控制振盪器120中的振盪器調諧字組或是數位控制振盪器640的振盪器調諧字組,可由上方表中的示例性數位控制振盪器電路1200構成輸入,包括FM、FINE、COAR、PVT、Hop1以及Hop2。
圖13描繪根據一些實施例的用於校準數位控制振盪器增益的實例流程圖。雖然圖13的過程適用於多種不同系統及裝置,但為了易於理解,參考圖1及6A進行描述。流程圖1300包括產生標準化調諧字組的操作(操作1310)。舉例來說,圖1A中所示的全數位鎖相回路110或圖10A中所示的鎖相回路600可包括用於產生標準化調諧字組的合適模組,所述標準化調諧字組可被稱作頻率控制字組。
流程圖1300還包括基於參考頻率和數位控制振盪器增益的頻率的非線性函數的內插而產生標準化增益乘數的操作(操作1320)。舉例來說,圖1A中所示的全數位鎖相回路110或圖10A中所示的鎖相回路 600可包括用以基於增益KDCO
和參考頻率fR
產生標準化增益乘數x的合適模組,所述模組例如圖1A中所示的全數位鎖相回路110的增益乘數產生器114或耦合到圖10A中所示的鎖相回路600的第二算術模組620的合適模組。
流程圖1300還包括使標準化調諧字組與標準化增益乘數x相乘以獲得振盪器調諧字組的操作(操作1330)。舉例來說,圖1A中所示的全數位鎖相回路110或圖10A中所示的鎖相回路600可包括用於使標準化調諧字組與標準化增益乘數x相乘以獲得振盪器調諧字組的合適模組,所述模組例如圖1A中所示的全數位鎖相回路110的算術模組116或圖10A中所示的鎖相回路600的第二算術模組620。
流程圖1300還包括將振盪器調諧字組輸入至數位控制振盪器以使得數位控制振盪器跳躍至通道的操作(操作1340)。舉例來說,圖1A中所示的全數位鎖相回路110或圖10A中所示的鎖相回路600可耦合到數位控制振盪器以便將振盪器調諧字組提供至數位控制振盪器,所述數位控制振盪器配置以基於所述振盪器調諧字組而產生所需頻率,例如圖1A中所示的數位控制振盪器120或圖10A中所示的數位控制振盪器640。
應注意,本文所提供的模組的任何合適組合可視需要與鎖相回路或數位控制振盪器適當地集成或適當地耦合到鎖相回路或數位控制振盪器。舉例來說,參看圖9提及的增益估計模組、增益乘數產生器以及算術模組中的一些或全部的任何合適組合可作為數位控制振盪器的一部分而非作為鎖相回路的一部分提供,或可作為耦合在鎖相回路與數位控制振盪器之間的獨立元件的一部分提供。說明性地,圖1B中所示的標準化數位控制振盪器配置成以便從鎖相回路(未圖示)接收標準化調諧字組,且包括配置成以便執行例如本文所提供的數位控制振盪器增益標準化且將振盪器調諧字組輸出至數位控制振盪器以產生所需頻率的模組。另外,應注意,本文所提供的模組可使用硬體與軟體的任何合適組合來實施,例如可由適當程式設計的現場可程式設計閘陣列(field-programmable gate array;FPGA)或專用積體電路(application-specific integrated circuit;ASIC)提供和/或可通過經適當程式設計的電腦提供。
在本文提供的一個示例性方面下,匯出非線性數位控制振盪器增益行為作為振盪頻率的三次函數。舉例來說,在一些實施例中,隨著振盪頻率增加,數位控制振盪器增益將立方地增加。此外,本公開展示此非線性行為是可預測的且與製程、電壓以及溫度變化無關。基於此非線性(例如,三次方)增益的推導,例如基於中心線性內插,可在不需要測量增益的情況下基本上或完全實現自由運行數位控制振盪器頻率。在本文中所提供的另一個示例性方面下,類比矽行為的線性方法對於最細解析度應用來說還不夠。舉例來說,從曲線的中心的進行內插可大大改善矽與模擬行為之間的預測誤差。在本文中所提供的另一個示例性方面下,本方法可實施用於快速鎖定應用中的任何類型的數位控制振盪器。舉例來說,其可有助於最小化鎖定程式開始時的相位誤差。
因此,提供了數位控制振盪器增益的非線性行為的匯出三次方規則。線性內插可有助於獲得準確的數位控制振盪器增益,同時設計複雜度更低。中心線性內插技術另外可改善數位控制振盪器增益。“及時”數位控制振盪器增益校準流程可包括使用輸出最終標準化數位控制振盪器增益的計算器,配置成選擇正確標準化數位控制振盪器增益的增益乘數產生器和配置成在完成計算時將標準化調諧字組變為振盪器調諧字組的乘數。通常,“校準”暗示已在硬體操作之前執行的一系列步驟。然而,此處使用術語“及時校準”來描述校準類型過程,所述過程可在硬體操作期間執行且“及時”用於產生輸出。用於通道跳躍(頻段選擇)的完成的數位控制振盪器增益校準流程可包括使用匯出三次方公式、電感對頻率的影響、非線性數位控制振盪器增益曲線、中心線性內插方程式、查閱資料表、振盪器調諧字組計算器和數位控制振盪器。其可用於任何跳頻、快速鎖定及頻率預測應用。校準可與任何其它類型的數位控制振盪器增益/頻率校準,例如線性校準(二進位誤差),組合。數位控制振盪器設計可以是任何類型的電感-電容槽路振盪器,例如電感器及/或變換器。電容器組不限於實例且組合不限於二進位控制或單位加權。補償後的數位控制振盪器增益可以在相同的整個頻率範圍內。補償後,數位控制振盪器頻率曲線可與振盪頻率成線性關係。
在一個實施例中,用於控制數位控制振盪器的方法。產生對應於多個通道中的第一通道的第一標準化調諧字組。在對應於第一通道的第一頻率下,基於頻率的非線性函數與其估計產生第一標準化增益乘數X。用第一標準化調諧字組乘以第一X以獲得第一振盪器調諧字組。第一振盪器調諧字組輸入到數位控制振盪器以使得數位控制振盪器跳躍到第一通道。
在另一實施例中,用於控制數位控制振盪器的系統。所述系統包括:鎖相回路,配置成產生多個標準化的調諧字組,每一標準化調諧字組對應於多個通道的相應通道;數位控制振盪器,具有頻率的非線性函數的增益;增益乘數產生器,配置成產生多個標準化增益乘數X,每一X是基於多個通道中的一個通道的相應頻率下的基準頻率fR和頻率的非線性函數,或頻率的非線性函數的估計;和算術模組,配置成基於相應標準化調諧字組和相應X產生多個振盪器調諧字組,其中所述數位控制振盪器基於多個振盪器調諧字組的相應振盪器調諧字組在通道中跳躍。
在又一實施例中,標準化數位控制振盪器包括:數位控制振盪器,具有頻率的非線性函數的增益;增益乘數產生器,配置成產生多個標準化增益乘數X,每一X在多個頻率的相應頻率下,基於基準頻率fR和頻率的非線性函數,或頻率的非線性函數的估計;和算術模組,配置成基於每一X產生相應的振盪器調諧字組,數位控制振盪器基於每一振盪器調諧字組產生相應的頻率。
在一些實施例中,本申請提供一種用於控制數位控制振盪器的方法,所述方法包括:產生對應於多個通道的第一通道的第一標準化調諧字組;在對應於所述第一通道的第一頻率下,基於頻率的非線性函數或所述頻率的非線性函數的估計產生第一標準化增益乘數;使所述第一標準化調諧字組與所述第一標準化增益乘數相乘以得到第一振盪器調諧字組;以及將所述第一振盪器調諧字組輸入至所述數位控制振盪器以使得所述數位控制振盪器跳躍到所述第一通道。在一些實施例中,其中所述第一標準化增益乘數X還基於參考頻率fR
產生。在一些實施例中,其中所述參考頻率fR
是所述多個通道中的第二通道的頻率。在一些實施例中,其中所述第二通道是所述多個通道中的中心通道。在一些實施例中,所述的用於控制數位控制振盪器的方法進一步包括:產生對應於所述多個通道中的所述第一通道的第二標準化調諧字組;在對應於第二通道的第二頻率下基於所述頻率的非線性函數或在所述第二頻率下基於所述頻率的非線性函數的估計產生第二標準化增益乘數;使所述第二標準化調諧字組與所述第二標準化增益乘數相乘以得到第二振盪器調諧字組;以及將所述第二振盪器調諧字組輸入至所述數位控制振盪器以使得所述數位控制振盪器跳躍到所述第二通道。在一些實施例中,其中所述方法的至少部分在全數位鎖相回路中執行。在一些實施例中,其中所述第一標準化增益乘數是基於所述頻率的非線性函數在所述第一頻率下的線性內插。在一些實施例中,其中所述內插是基於所述頻率的非線性函數的中心點。在一些實施例中,其中所述頻率的非線性函數是頻率的三次函數。在一些實施例中,其中所述內插是基於:,其中y對應於所述數位控制振盪器增益變數的變化,f0
對應於所述數位控制振盪器所述增益變數是100%的頻率,以及y0
對應于所述增益變數是100%的所述數位控制振盪器所述增益變數的變化的值。
在一些實施例中,本申請提供一種用於控制數位控制振盪器的系統,所述系統包括:鎖相回路,配置成產生多個標準化調諧字組,所述多個標準化調諧字組的每一個對應於多個通道中的相應通道;數位控制振盪器,具有是頻率的非線性函數的增益;增益乘數產生器,配置成產生多個標準化增益乘數,所述多個標準化增益乘數的每一個在所述多個通道中的通道的相應頻率下是基於參考頻率fR
和所述頻率的非線性函數,或所述頻率的非線性函數的估計;以及算術模組,配置成基於相應標準化調諧字組和相應標準化增益乘數產生多個振盪器調諧字組,其中所述數位控制振盪器基於所述多個振盪器調諧字組中的相應振盪器調諧字組在所述多個通道當中跳躍。在一些實施例中,其中所述鎖相回路包括全數位鎖相回路。在一些實施例中,其中提供所述增益乘數產生器以及所述算術模組中的至少一者作為包括所述數位控制振盪器的標準化數位控制振盪器的部分。在一些實施例中,其中每一標準化增益乘數X是基於所述頻率的非線性函數的線性內插。在一些實施例中,其中所述內插是基於所述頻率的非線性函數的中心點。在一些實施例中,其中所述頻率的非線性函數是頻率的三次函數。在一些實施例中,其中所述內插是基於:,其中y對應於所述數位控制振盪器增益變數的變化,f0
對應於所述數位控制振盪器所述增益變數是100%的頻率,以及y0
對應于所述增益變數是100%的所述數位控制振盪器所述增益變數的變化的值。
在一些實施例中,本申請提供一種標準化數位控制振盪器,包括:數位控制振盪器,具有是頻率的非線性函數的增益;增益乘數產生器,配置成產生多個標準化增益乘數,在多個頻率中的相應頻率下,所述多個標準化增益乘數的每一個是基於參考頻率fR以及所述頻率的非線性函數,或所述頻率的非線性函數的估計;以及算術模組,配置成基於所述多個標準化增益乘數的每一個產生相應振盪器調諧字組,所述數位控制振盪器基於每一振盪器調諧字組產生相應頻率。在一些實施例中,其中所述多個標準化增益乘數的每一個是基於所述頻率的非線性函數的線性內插。在一些實施例中,其中所述線性內插是基於頻率範圍的中心點。
前文概述若干實施例的特徵以使得本領域的技術人員可更好地理解本公開的各方面。所屬領域的技術人員應瞭解,其可以易於使用本公開作為設計或修改用於進行本文中所介紹的實施例的相同目的和/或獲得相同優勢的其它製程和結構的基礎。所屬領域的技術人員還應認識到,這類等效構造並不脫離本公開的精神及範圍,且其可在不脫離本公開的精神和範圍的情況下在本文中進行各種改變、替代及更改。
此書面描述和以下權利要求可包括例如“在……上”的術語,所述術語僅用於描述性目的,並且不應被理解為具有限制性。本文中所描述的系統、鎖相回路和/或數位控制振盪器的實施例可以數個配置製造、使用或運送。
20‧‧‧通道
100‧‧‧數位控制振盪器抽象層
110‧‧‧全數位鎖相回路
112‧‧‧增益估計模組
114‧‧‧增益乘數產生器
116‧‧‧算術模組
120、134、640、1200‧‧‧數位控制振盪器
122‧‧‧函數
130‧‧‧標準化數位控制振盪器
132‧‧‧數位控制振盪器增益標準化模組
210、220、230、240、250、260、270‧‧‧步驟
310‧‧‧虛線
320‧‧‧實心曲線
330、340‧‧‧線
350‧‧‧點
510、520、530、540、550、560、570、1310、1320、1330、1340‧‧‧操作
600‧‧‧鎖相回路
610、620、630、650‧‧‧算術模組
612、614、616、642、644、646‧‧‧線
1300‧‧‧流程圖
F1、F2‧‧‧公式
結合附圖閱讀時,從以下詳細描述最好地理解本公開的各方面。應注意,根據業界的標準慣例,各個特徵未按比例繪製。實際上,為了論述清晰起見,可任意增大或減小各個特徵的尺寸。 圖1A描繪根據一些實施例的及時系統數位控制振盪器增益校準流程的實例圖式。 圖1B描繪根據一些實施例的標準化數位控制振盪器硬體抽象層(hardware abstraction layer)的實例圖式。 圖2以圖形方式繪示覆蓋所有全球行動通訊系統(Global System for Mobile Communication;GSM)從直流(DC)至核心數位控制振盪器的頻帶所需的上限範圍的較寬頻率跨度上的增益KDCO
(f)。 圖3A以圖形方式繪示覆蓋四個全球行動通訊系統 TX頻帶和RX頻帶的頻率跨度上的KDCO
(f)。 圖3B描繪覆蓋四個全球行動通訊系統TX頻帶和RX頻帶的頻率跨度上的內插誤差。 圖4A以圖形方式繪示覆蓋DCS-1800頻帶的頻率跨度上的增益KDCO
(f)。 圖4B描繪覆蓋DCS-1800頻帶的頻率跨度上的內插誤差。 圖5描繪覆蓋四個全球行動通訊系統TX頻帶和RX頻帶的頻率跨度上的逆三次方關係。 圖6描繪所提出的增益KDCO
補償演算法的流程圖。 圖7描繪根據一些實施例的數位控制振盪器增益變數與振盪頻率的三次方規則曲線的實例圖式。 圖8描繪根據一些實施例的從曲線的中心使用線性內插的所述曲線的實例圖式。 圖9描繪根據一些實施例的用於通道跳躍(channel hopping)的完整數位控制振盪器增益校準流程的實例圖式。 圖10A描繪根據一些實施例的鎖相回路和數位控制振盪器硬體的實例圖式。 圖10B至圖10E描繪根據一些實施例的在圖10A的鎖相回路和數位控制振盪器硬體中不同位置處的信號的曲線的實例圖式。 圖11描繪根據一些實施例的數位控制振盪器增益變數與振盪頻率的曲線的實例圖式。 圖12描繪根據一些實施例的用於通道跳躍的數位控制振盪器硬體的實例圖式。 圖13描繪根據一些實施例的用於校準數位控制振盪器增益的實例流程圖。
Claims (1)
- 一種用於控制數位控制振盪器的方法,所述方法包括: 產生對應於多個通道的第一通道的第一標準化調諧字組; 在對應於所述第一通道的第一頻率下,基於頻率的非線性函數或所述頻率的非線性函數的估計產生第一標準化增益乘數; 使所述第一標準化調諧字組與所述第一標準化增益乘數相乘以得到第一振盪器調諧字組;以及 將所述第一振盪器調諧字組輸入至所述數位控制振盪器以使得所述數位控制振盪器跳躍到所述第一通道。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762549004P | 2017-08-23 | 2017-08-23 | |
US62/549,004 | 2017-08-23 | ||
US16/106,163 | 2018-08-21 | ||
US16/106,163 US10659057B2 (en) | 2017-08-23 | 2018-08-21 | Compensation technique for the nonlinear behavior of digitally-controlled oscillator (DCO) gain |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201914215A true TW201914215A (zh) | 2019-04-01 |
Family
ID=65436180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107129447A TW201914215A (zh) | 2017-08-23 | 2018-08-23 | 控制數位控制振盪器的方法 |
Country Status (3)
Country | Link |
---|---|
US (4) | US10659057B2 (zh) |
CN (1) | CN109450443A (zh) |
TW (1) | TW201914215A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10659057B2 (en) | 2017-08-23 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company Limited | Compensation technique for the nonlinear behavior of digitally-controlled oscillator (DCO) gain |
US10511314B2 (en) * | 2017-08-29 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Frequency generator and associated method |
US10992262B2 (en) | 2018-06-29 | 2021-04-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Oscillator circuit, device, and method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6658748B1 (en) * | 2000-03-02 | 2003-12-09 | Texas Instruments Incorporated | Digitally-controlled L-C oscillator |
US20030050029A1 (en) * | 2001-09-06 | 2003-03-13 | Yaron Kaufmann | Fast locking wide band frequency synthesizer |
US7046098B2 (en) * | 2001-11-27 | 2006-05-16 | Texas Instruments Incorporated | All-digital frequency synthesis with capacitive re-introduction of dithered tuning information |
US7483508B2 (en) * | 2001-11-27 | 2009-01-27 | Texas Instruments Incorporated | All-digital frequency synthesis with non-linear differential term for handling frequency perturbations |
US8000428B2 (en) * | 2001-11-27 | 2011-08-16 | Texas Instruments Incorporated | All-digital frequency synthesis with DCO gain calculation |
US8045670B2 (en) | 2007-06-22 | 2011-10-25 | Texas Instruments Incorporated | Interpolative all-digital phase locked loop |
EP2451081A4 (en) * | 2009-07-02 | 2014-10-29 | Semiconductor Components Ind | PLL CIRCUIT AND RADIO COMMUNICATION DEVICE EQUIPPED WITH SAID CIRCUIT |
US10659057B2 (en) * | 2017-08-23 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company Limited | Compensation technique for the nonlinear behavior of digitally-controlled oscillator (DCO) gain |
US10931290B2 (en) * | 2018-03-30 | 2021-02-23 | Analog Devices International Unlimited Company | Fast settling ramp generation using phase-locked loop |
-
2018
- 2018-08-21 US US16/106,163 patent/US10659057B2/en active Active
- 2018-08-23 CN CN201810965782.0A patent/CN109450443A/zh active Pending
- 2018-08-23 TW TW107129447A patent/TW201914215A/zh unknown
-
2020
- 2020-04-17 US US16/851,452 patent/US10931285B2/en active Active
-
2021
- 2021-02-17 US US17/177,442 patent/US11349484B2/en active Active
-
2022
- 2022-05-24 US US17/752,355 patent/US20220294456A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US11349484B2 (en) | 2022-05-31 |
US20210184681A1 (en) | 2021-06-17 |
US20200244271A1 (en) | 2020-07-30 |
US20190068201A1 (en) | 2019-02-28 |
US10931285B2 (en) | 2021-02-23 |
CN109450443A (zh) | 2019-03-08 |
US10659057B2 (en) | 2020-05-19 |
US20220294456A1 (en) | 2022-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7714665B2 (en) | Harmonic characterization and correction of device mismatch | |
US10008980B2 (en) | Wideband digitally controlled injection-locked oscillator | |
CN105322960B (zh) | 使用自激振荡器的时钟发生器及其方法 | |
KR100947529B1 (ko) | 전압 제어 발진기의 중심 주파수의 튜닝 및 이득 변화의제한 | |
US7439817B2 (en) | Frequency tuning range extension and modulation resolution enhancement of a digitally controlled oscillator | |
US7365609B2 (en) | Hybrid stochastic gradient based digitally controlled oscillator gain KDCO estimation | |
US11349484B2 (en) | Compensation technique for the nonlinear behavior of digitally-controlled oscillator (DCO) gain | |
EP2959587B1 (en) | Single insertion trimming of highly accurate reference oscillators | |
US9379721B2 (en) | Capacitive arrangement for frequency synthesizers | |
US9660578B2 (en) | Electronic device with capacitor bank linearization and a linearization method | |
KR101304367B1 (ko) | 2-지점 변조 및 적응 지연 정합을 이용하는 디지털 위상-동기 루프 | |
US7609122B2 (en) | Method and system for calibration of a tank circuit in a phase lock loop | |
WO2011001652A1 (ja) | Pll回路、およびそれを搭載した無線通信装置 | |
US20100123490A1 (en) | Control circuitry | |
US10862427B1 (en) | Advanced multi-gain calibration for direct modulation synthesizer | |
US10103740B2 (en) | Method and apparatus for calibrating a digitally controlled oscillator | |
Li et al. | All-digital PLL for Bluetooth low energy using 32.768-kHz reference clock and≤ 0.45-V supply | |
US10008981B2 (en) | Integrated clock generator and method therefor | |
US20090243742A1 (en) | Method and system for frequency tuning based on characterization of an oscillator | |
US10680619B2 (en) | Digital phase locked loop frequency estimation | |
Ferriss et al. | A Gradient Descent Bias Optimizer for Oscillator Phase Noise Reduction Demonstrated in 45nm and 32nm SOI CMOS | |
Ipvt | PREDISTORTION I |