JP4835596B2 - シンセサイザまたは発振器モジュールと、このシンセサイザを用いたシンセサイザモジュール、受信装置、及び電子機器 - Google Patents
シンセサイザまたは発振器モジュールと、このシンセサイザを用いたシンセサイザモジュール、受信装置、及び電子機器 Download PDFInfo
- Publication number
- JP4835596B2 JP4835596B2 JP2008002672A JP2008002672A JP4835596B2 JP 4835596 B2 JP4835596 B2 JP 4835596B2 JP 2008002672 A JP2008002672 A JP 2008002672A JP 2008002672 A JP2008002672 A JP 2008002672A JP 4835596 B2 JP4835596 B2 JP 4835596B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- temperature
- control unit
- oscillator
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
以下、実施の形態1のシンセサイザについて図1を用いて説明する。図1において、シンセサイザ1は、MEMS発振器2から出力された基準発振信号(fREF1=10MHz)が第1分周器3で分周された後(fREF2=5MHz)、比較器4へ入力され、比較器4の出力信号に基づいて、電圧制御発振器5は発振信号を出力し、その一方は第2分周器6へ入力される。ここで、比較器4に基づいてというのは、少なくとも比較器4の出力結果を間接、或いは、直接受けてと言う意味で、間に、別の回路ブロックを介して、その出力を電圧制御発振器5が受けてもよい。本実施の形態では、比較器4の出力をチャージポンプ9により、電流成分に変換し、更に、そのチャージポンプ9の出力をループフィルタ10で受けて、直流近傍の成分のみ取り出して、電圧制御発振器5へ供給している。また、ループフィルタ10は、コンデンサによる比較器4からの電流(電荷)の充電部分と、低周波を通過させる低域通過フィルタで構成されている。次に、第2分周器6は、制御部7からの制御信号に基づいて電圧制御発振器5の発振信号を分周し、比較器4へ出力する。比較器4では、第2分周器6からの入力信号と前記した第1分周器3からの入力信号とを比較して、この比較結果を示す信号を電圧制御発振器5に出力する。以上の繰り返しにより、シンセサイザ1は動作する。温度検出部8は、周囲の温度を検知し、この温度データをアナログ量からデジタル量へ変換し、制御部7に送信する。制御部7は、温度を検出する温度検出部8の出力信号に基づいて第2分周器6へ適当な整数分周数Mや分数分周数Nの制御信号を送り、第2分周器6の分周比を変化させる。つまり、第2分周器6は、分周数Mが入力される整数部分と、分周数Nが入力される分数部分により構成される。制御部7は、温度を検出する温度検出部8の温度信号に基づいて第2分周器6の分周比を不均一な時間間隔で変化させる。ここで、この分周比を制御する時間間隔を等間隔にすると、電圧制御発振器5の出力信号の位相雑音が悪化してしまうことになる。図2(a)にその様子を示す。ここでは、均一な時間間隔、例えば、20msecおきに、周波数の制御を行った際の、シンセサイザ出力のスペクトルの様子を説明する。図2で、縦軸は、電力強度で、横軸は、周波数であり、一定期間の平均の周波数スペクトルを示している。図2で着目すべきは、本来のキャリア信号以外のスプリアス部分の周波数であり、これは、中心に位置するキャリア信号から、上下に、一定周波数、つまり、1/Tp=50Hz間隔で、位置している。この50Hzは、制御周期20msecに対応する周波数、つまり、1/(20×10^−3)に相当する。我々は、この結果に着目し、分周比の制御間隔を均一でない時間間隔で、制御することにより、スプリアスレベルを下げることができるということを見出した。図2(b)に、制御の間隔を不均一にした場合のシンセサイザ出力のスペクトルの様子を示している。ここでは、制御する時間間隔Tは、乱数を生成することによって決定されており、ほぼランダムになっている。これにより、一定間隔で現れるスプリアス(例えば、50Hz間隔)のレベルが下がり、位相雑音も軽減されることになる。
以下、実施の形態2の発振器モジュールについて、図9を用いて説明する。図9において、本発明の発振器モジュール12は、温度検出部8と、周波数可変発振器13とにより構成される。更に、周波数可変発振器13は、ドライバアンプ14と、ドライバアンプ14に接続された振動子15と、この振動子15に接続されたスイッチ部16と、このスイッチ部16とグランドの間に接続されたリアクタンス部17で構成される。制御部7は、温度検出部8の温度信号に基づいて、周波数可変発振器13の発振周波数を離散的に変化させる。具体的には、制御部7から送信される制御信号は、スイッチ部16へ入力され、温度変化により周波数変化を補正するために最適なスイッチの状態変更が成される。請求項11における「発振周波数を離散的に変化させる」とは、第1の周波数から第2の周波数へデジタル的に変化させることを指しており、バリキャップなどの印加電圧のみを用いて、アナログ的に周波数を変更していくことは指していない。アナログ的に周波数を変化させた場合には、位相の不連続が発生せず、位相雑音が発生しにくいためである。例えば、図中のスイッチ部16がなく、直接、リアクタンス部17に振動子15が接続されており、リアクタンス部17がバリキャップであり、バリキャップに印加する電圧をアナログ的に変化させるような構成の場合は、本実施の形態に当てはまらない。但し、バリキャップの電圧をデジタル的に、例えば、0.5V、1V、1.5Vなどから選ばれる離散量で制御する場合は、本実施の形態に当てはまり、その効果が得られる事になる。
本発明のシンセサイザを使用したテレビ受信用モジュールについて、図10を用いて説明する。図10において、本発明のシンセサイザは温度検出部8を含めて同一の半導体IC18に一括に形成され、ベース基板19に実装されている。また、基準発振器の構成要素としてMEMS振動子21が用いられ、ベース基板19の上に実装されている。基準発振器の構成要素としてMEMS振動子21を用いることで、テレビ受信用モジュール22の小型化を実現することができる。例えば、水晶振動子では2.5×2.0mmのサイズが必要だが、MEMS振動子では1.0×1.0mm〜0.3mm×0.3mmのサイズで構成できる。また、高さも半分以下となる。これは、MEMS振動子21が、例えば、シリコン振動子で構成される場合、半導体プロセス、例えば、RIE(Reactive Ion Etching)などの加工プロセスや、フォトリソグラフィープロセスで、形成できるためである。また、前記のサイズは、代表例であり、従来の水晶などの圧電単結晶などを用いる場合に比べ、より小型に作成できる可能性を有している。また、携帯電話に搭載するような小型のテレビ受信用モジュールでは、サイズが、9×9mm〜8×8mmと小型になっているため、以上のサイズ効果は非常に大きいものとなる。つまり、振動子サイズによる受信モジュールのサイズへの影響を軽減できる。他の構成要素に関して説明すると、ベース基板19には、アンテナ23が受信した受信信号が入力される第1フィルタ24と、第1フィルタ24の出力信号が入力されるLNA(Low Noise Amplifier)25と、LNA25の出力信号が入力される第2フィルタ26と、第2フィルタ26の出力信号が入力されるバラン27が実装されている。そして、バラン27の出力信号は半導体IC18に入力される。
2 基準発振器
3 第1分周器
4 比較器
5 電圧制御発振器
6 2分周器
7 制御部
8 温度検出部
9 チャージポンプ
10 ループフィルタ
11 混合器
12 発振器モジュール
13 周波数可変発振器
14 ドライバアンプ
15 振動子
16 スイッチ部
17 リアクタンス部
Claims (18)
- 基準発振器から出力された基準発振信号が入力される比較器と、
前記比較器の出力信号に基づいて発振信号を出力する電圧制御発振器と、
前記電圧制御発振器の出力信号を制御部からの制御信号に基づいて分周する分周器とを備え、
前記比較器は、前記分周器からの出力信号と前記基準発振器からの出力信号とを比較してこの比較結果を示す信号を前記電圧制御発振器に出力すると共に、
前記制御部は、温度を検出する温度検出部の温度信号に基づいて前記分周器の分周比を不均一な時間間隔で変化させるシンセサイザであって、
前記温度検出部からの温度信号が時間間隔T1で前記制御部へ送信され、
前回、前記制御部より制御信号が送信された任意時間t1よりT2=n(nは2以上の整数)*T1だけ時間が経過したt2において、新たに前記制御部より制御信号が送信された場合、t2以降は前記温度検出部からの温度信号が時間間隔T3=m(m>1の数)*T1で前記制御部へ送信されると共に、
前回、前記制御部より制御信号が送信された任意時間t1よりT2=T1だけ時間が経過したt2において、新たに前記制御部より制御信号が送信された場合、t2以降は前記温度検出部からの温度信号が時間間隔T4=k(kは0<k<1の少数)*T1で前記制御部へ送信されるシンセサイザ。 - (1/m)≠kとなる請求項1に記載のシンセサイザ。
- 基準発振器から出力された基準発振信号が入力される比較器と、
前記比較器の出力信号に基づいて発振信号を出力する電圧制御発振器と、
前記電圧制御発振器の出力信号を制御部からの制御信号に基づいて分周する分周器とを備え、
前記比較器は、前記分周器からの出力信号と前記基準発振器からの出力信号とを比較してこの比較結果を示す信号を前記電圧制御発振器に出力すると共に、
前記制御部は、温度を検出する温度検出部の温度信号に基づいて前記分周器の分周比を不均一な時間間隔で変化させるシンセサイザであって、
過去の任意回数分の制御信号の送信間隔がメモリに記録されており、
前記制御部が制御信号を送信する際は、前記メモリより過去の任意回数分の制御信号の送信間隔を読み出し、それら送信間隔と異なる間隔で制御信号を送信するシンサセイザ。 - 前記メモリは、温度と制御信号の内容が1対1の関係で複数の対をなして記録されたデータを有し、
前記制御部は前記温度検出部の温度信号を基に前記メモリから送信すべき制御信号の内容を取り出すと共に、
前記メモリに記録された温度データの温度間隔は、少なくとも前記データの一部において等しい間隔ではない請求項3に記載のシンサセイザ。 - 基準発振器から出力された基準発振信号が入力される比較器と、
前記比較器の出力信号に基づいて発振信号を出力する電圧制御発振器と、
前記電圧制御発振器の出力信号を制御部からの制御信号に基づいて分周する分周器とを備え、
前記比較器は、前記分周器からの出力信号と前記基準発振器からの出力信号とを比較してこの比較結果を示す信号を前記電圧制御発振器に出力すると共に、
前記制御部は、温度を検出する温度検出部の温度信号に基づいて前記分周器の分周比を不均一な時間間隔で変化させるシンセサイザであって、
前記温度検出部から前記制御部へ前記温度信号が送信される時間間隔は、
前記温度検出部が検知した前回の温度と今回の温度との差が既定値より小さい場合には、次回の前記時間間隔は前回の前記時間間隔より長くなり、
前記温度検出部が検知した前回の温度と今回の温度との差が既定値より大きい場合には、次回の前記時間間隔は前回の前記時間間隔より短くなるシンセサイザ。 - 基準発振器から出力された基準発振信号が入力される比較器と、
前記比較器の出力信号に基づいて発振信号を出力する電圧制御発振器と、
前記電圧制御発振器の出力信号を制御部からの制御信号に基づいて分周する分周器とを備え、
前記比較器は、前記分周器からの出力信号と前記基準発振器からの出力信号とを比較してこの比較結果を示す信号を前記電圧制御発振器に出力すると共に、
前記制御部は、温度を検出する温度検出部の温度信号に基づいて前記分周器の分周比を不均一な時間間隔で変化させるシンセサイザであって、
前記温度検出部が検知した前回の温度と今回の温度との差が既定値より小さい場合には、前記制御部が前記制御信号を送信する単位時間あたりの回数を減少させ、
前記温度検出部が検知した前回の温度と今回の温度との差が既定値より大きい場合には、前記制御部が前記制御信号を送信する単位時間あたりの回数を増加させるシンセサイザ。 - 温度検出部が、サーミスタ、又は、半導体トランジスタ、又は、熱電対の内、少なくとも1つから構成されている請求項1又は請求項3又は請求項5又は請求項6に記載のシンセサイザ。
- 温度検出部と、周波数可変発振器と、
前記温度検出部の温度信号に基づいて前記周波数可変発振器の発振周波数を制御信号により離散的に変化させる制御部とを備え、
前記制御部による前記周波数可変発振器の制御は不均一な時間間隔で行われる発振器モジュールであって、
前記温度検出部からの温度信号が時間間隔T1で前記制御部へ送信され、
前回、前記制御部より制御信号が送信された任意時間t1よりT2=n(nは2以上の整数)*T1だけ時間が経過したt2において、新たに前記制御部より制御信号が送信された場合、t2以降は前記温度検出部からの温度信号が時間間隔T3=m(m>1の数)*T1で前記制御部へ送信されると共に、
前回、前記制御部より制御信号が送信された任意時間t1よりT2=T1だけ時間が経過したt2において、新たに前記制御部より制御信号が送信された場合、t2以降は前記温度検出部からの温度信号が時間間隔T4=k(kは0<k<1の少数)*T1で前記制御部へ送信される発振器モジュール。 - (1/m)≠kとなる請求項8に記載の発振器モジュール。
- 温度検出部と、周波数可変発振器と、
前記温度検出部の温度信号に基づいて前記周波数可変発振器の発振周波数を制御信号により離散的に変化させる制御部とを備え、
前記制御部による前記周波数可変発振器の制御は不均一な時間間隔で行われる発振器モジュールであって、
過去の任意回数分の制御信号の送信間隔がメモリに記録されており、
前記制御部が制御信号を送信する際は、前記メモリより過去の任意回数分の制御信号の送信間隔を読み出し、それら送信間隔と異なる間隔で制御信号を送信する発振器モジュール。 - 前記メモリは、温度と制御信号の内容が1対1の関係で複数の対をなして記録されたデータを有し、
前記制御部は前記温度検出部の温度信号を基に前記メモリから送信すべき制御信号の内容を取り出すと共に、
前記メモリに記録された温度データの温度間隔は、少なくとも前記データの一部において等しい間隔ではない請求項10に記載の発振器モジュール。 - 温度検出部と、周波数可変発振器と、
前記温度検出部の温度信号に基づいて前記周波数可変発振器の発振周波数を制御信号により離散的に変化させる制御部とを備え、
前記制御部による前記周波数可変発振器の制御は不均一な時間間隔で行われる発振器モジュールであって、
前記温度検出部から前記制御部へ前記温度信号が送信される時間間隔は、
前記温度検出部が検知した前回の温度と今回の温度との差が既定値より小さい場合には、次回の前記時間間隔は前回の前記時間間隔より長くなり、
前記温度検出部が検知した前回の温度と今回の温度との差が既定値より大きい場合には、次回の前記時間間隔は前回の前記時間間隔より短くなる発振器モジュール。 - 温度検出部と、周波数可変発振器と、
前記温度検出部の温度信号に基づいて前記周波数可変発振器の発振周波数を制御信号により離散的に変化させる制御部とを備え、
前記制御部による前記周波数可変発振器の制御は不均一な時間間隔で行われる発振器モジュールであって、
前記温度検出部が検知した前回の温度と今回の温度との差が既定値より小さい場合には、前記制御部が前記制御信号を送信する単位時間あたりの回数を減少させ、
前記温度検出部が検知した前回の温度と今回の温度との差が既定値より大きい場合には、前記制御部が前記制御信号を送信する単位時間あたりの回数を増加させる発振器モジュール。 - 請求項1から請求項7のいずれかに記載のシンセサイザと、
前記シンセサイザの前記比較器に基準発振信号を入力する基準発振器とを備えたシンセサイザモジュール。 - 前記基準発振器は、MEMS素子からなる振動子により構成され、
前記基準発振器を構成するMEMS素子と前記シンセサイザとが同一の半導体基板に形成された請求項14に記載のシンセサイザモジュール。 - 請求項1から請求項7のいずれかに記載のシンセサイザと、
前記シンセサイザからの前記発振信号に基づいて、受信信号の周波数を変換する混合器とを備えた受信装置。 - 前記温度検出部は、前記シンセサイザからの前記発振信号と、受信信号との周波数の差異を検出することにより、温度情報を検出する請求項16に記載の受信装置。
- 請求項17に記載の受信装置と、
前記受信装置の出力側に接続された信号処理部と、
この信号処理部の出力側に接続された表示部とを備えた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008002672A JP4835596B2 (ja) | 2008-01-10 | 2008-01-10 | シンセサイザまたは発振器モジュールと、このシンセサイザを用いたシンセサイザモジュール、受信装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008002672A JP4835596B2 (ja) | 2008-01-10 | 2008-01-10 | シンセサイザまたは発振器モジュールと、このシンセサイザを用いたシンセサイザモジュール、受信装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009165044A JP2009165044A (ja) | 2009-07-23 |
JP4835596B2 true JP4835596B2 (ja) | 2011-12-14 |
Family
ID=40967090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008002672A Expired - Fee Related JP4835596B2 (ja) | 2008-01-10 | 2008-01-10 | シンセサイザまたは発振器モジュールと、このシンセサイザを用いたシンセサイザモジュール、受信装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4835596B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07245563A (ja) * | 1994-03-04 | 1995-09-19 | Hitachi Ltd | 自動周波数制御方式 |
US5604468A (en) * | 1996-04-22 | 1997-02-18 | Motorola, Inc. | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same |
JP2001014057A (ja) * | 1999-07-02 | 2001-01-19 | Nec Yonezawa Ltd | 温度管理機能搭載クロックジェネレータ |
JP2003069426A (ja) * | 2001-08-23 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザー |
US6995622B2 (en) * | 2004-01-09 | 2006-02-07 | Robert Bosh Gmbh | Frequency and/or phase compensated microelectromechanical oscillator |
-
2008
- 2008-01-10 JP JP2008002672A patent/JP4835596B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009165044A (ja) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8384449B2 (en) | Synthesizer and reception device using the same | |
US8552775B2 (en) | Digital phase-locked loop apparatus using frequency shift keying and method of controlling the same | |
JP4648380B2 (ja) | 分数周波数シンセサイザ | |
US8604888B2 (en) | Oscillators having arbitrary frequencies and related systems and methods | |
US8736388B2 (en) | Oscillators having arbitrary frequencies and related systems and methods | |
US8704604B2 (en) | Oscillators having arbitrary frequencies and related systems and methods | |
JP2009225234A (ja) | シンセサイザと、これを用いた受信装置、及び電子機器 | |
JP2008160594A (ja) | 時間デジタル変換装置およびデジタル位相同期ループ装置、受信機 | |
KR100980229B1 (ko) | 수신 장치 | |
JPWO2008099545A1 (ja) | 多チャンネル無線信号処理集積回路 | |
JP2010193240A (ja) | シンセサイザと、これを用いた受信装置及び電子機器 | |
JP4811417B2 (ja) | 受信装置及び電子機器 | |
JP4683153B2 (ja) | シンセサイザ、シンセサイザモジュール、およびこれを用いた受信装置、電子機器 | |
EP1193589A1 (en) | Method and circuit for deriving a second clock signal from a first clock signal | |
JP4835596B2 (ja) | シンセサイザまたは発振器モジュールと、このシンセサイザを用いたシンセサイザモジュール、受信装置、及び電子機器 | |
US11043954B2 (en) | Oscillation circuit, oscillator, communication device, and method of controlling oscillation circuit | |
JP4824801B2 (ja) | デジタル位相同期回路 | |
JPWO2006078009A1 (ja) | 受信装置及びこれを用いた電子機器 | |
JP3883411B2 (ja) | 発振回路 | |
JP2009194428A (ja) | シンセサイザと、これを用いた受信装置、および電子機器 | |
JP2006319927A (ja) | Afc回路 | |
JP5381268B2 (ja) | 受信装置と、これを用いた受信モジュール及び電子機器 | |
TWI226755B (en) | Fast frequency synthesizing and modulating apparatus and method | |
JP2004312247A (ja) | ローカル信号発生装置 | |
JP2008113068A (ja) | 無線機の周波数調整方法および周波数調整装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101214 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |